CN104576396A - 利于制造环绕式栅极纳米线场效电晶体的方法 - Google Patents

利于制造环绕式栅极纳米线场效电晶体的方法 Download PDF

Info

Publication number
CN104576396A
CN104576396A CN201410532886.4A CN201410532886A CN104576396A CN 104576396 A CN104576396 A CN 104576396A CN 201410532886 A CN201410532886 A CN 201410532886A CN 104576396 A CN104576396 A CN 104576396A
Authority
CN
China
Prior art keywords
projection
nano wire
fin
rhombus
stacking structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410532886.4A
Other languages
English (en)
Other versions
CN104576396B (zh
Inventor
刘金平
万景
A·魏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN104576396A publication Critical patent/CN104576396A/zh
Application granted granted Critical
Publication of CN104576396B publication Critical patent/CN104576396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及利于制造环绕式栅极纳米线场效电晶体的方法。该方法包括，例如:提供至少一个堆迭结构，该至少一个堆迭结构包含至少一个分层或凸块在该基板结构之上延伸；选择性地氧化该至少一个堆迭结构的至少一部分，以形成至少一个纳米线，该至少一个纳米线在被该堆迭结构的氧化材料所包围的该堆迭结构中延伸；以及从该堆迭结构去除该氧化材料，暴露该纳米线。此选择性地氧化可包括氧化该基板结构的上部，像是支撑该堆迭结构的一个或多个鳍部的上部，以促进该纳米线的完全360度暴露。于一实施例中，该堆迭结构包括一个或多个菱形凸块或脊部。

Description

利于制造环绕式栅极纳米线场效电晶体的方法
技术领域
本发明关于集成电路以及制造集成电路的方法，更详而言之，本发明有关于利于制造具有一个或多个纳米线的半导体元件，像是环绕式栅极纳米线场效电晶体的方法。
背景技术
互补式金氧半导体(CMOS)技术是应用于超大型集成电路(ULSI)的主要技术。在过去的几十年内，缩小互补式金氧半导体的尺寸一直是微电子产业的原则重点。
电晶体，例如金氧半场效电晶体(MOSFET)，通常是块状半导体型元件或是绝缘体上覆硅(SOI)型元件。大部分集成电路是在块状半导体基板上以互补式金氧半导体制程制造出。
在块状半导体型元件中，电晶体，像是金氧半场效电晶体，被建于块状基板表面的顶部上。该基板被掺杂以形成源极区与漏极区，而导电层被设置于该源极区与该漏极区之间。该导电层于电晶体中作为栅极来使用，而该栅极控制表面与该漏极区之间的通道中的电流。随着电晶体越来越小，该电晶体的主体厚度(或是位于反转通道之下的空乏层厚度)必须按照比例缩小以实现优异的短通道性能。
实际上，该栅极与通道区的几何形状可变得相当复杂。在一种元件的类型中，栅极可被配置在该通道下方，以及该通道顶部和两侧上，以定义环绕式栅极元件，例如环绕式栅极金氧半场效电晶体元件。该环绕式栅极组构有利且显著地增加该反转层的范围。
发明内容
习知技术的各种缺点皆被克服，且在一态样中，通过提供一种利于制造具有至少一个纳米线的半导体元件的方法来提供其他优点。该利于制造的方法包括:提供具有至少一个分层或凸块的至少一个堆迭结构于基板结构之上；选择性氧化该至少一个堆迭结构的至少一部分以形成至少一个纳米线在被该至少一个堆迭结构的氧化材料所围绕的区域中延伸；以及从该至少一个堆迭结构去除该氧化材料，暴露出该至少一个纳米线。
通过本发明的技术可实现其他的特征与优点。本发明的其他实施例与态样将在本文中详细描述且被认为是请求项保护范围内的一部分。
附图说明
于本说明书的结论中，已特别指出本发明的一个或多个态样且明确要求作为请求范围的例子。本发明的前述与其他目的、特征以及优点在以下实施方式结合附图将为显而易见:
图1A-图1E根据本发明的一个或多个态样，描述利于制造包括一个或多个纳米线的半导体元件的方法的一个实施例；
图2A-图2E根据本发明的一个或多个态样，描述提供包括多个堆迭菱形凸块或脊部的堆迭结构从基板结构的鳍部延伸出的制程的一个实施例，且其可用于促进制造包含至少一个纳米线的半导体元件；
图3A-图3E根据本发明的一个或多个态样，描述形成从基板结构的鳍部延伸多个堆迭菱形凸块或脊部的制程的另一实施例，且其可用于促进制造包括至少一个纳米线的半导体元件；以及
图4A-图4F根据本发明的一个或多个态样，描述从基板结构促进制造具有一个或多个纳米线的半导体元件的制程的另一实施例，如同图2A-2E与图3A-3E所提供的制程。
具体实施方式
本发明的态样和某些特征、优点和细节，将参照在附图中示出的非限制性实施例更全面地说明如下。习知的材料、制造工具、加工技术等描述将省略以免不必要地模糊本发明的细节。然而，应当理解的是，在实施方式和具体例子虽然指示本发明的各态样，都仅是以例示的方式给出的，并且不限定方式。在基本发明概念的精神与范围内，于本公开内容中各种替代、修改、添加和/或排列对于本领域的相关技术人员皆是显而易见的。
本文中所揭露的，至少部分地，利于制造具有一个或多个纳米线的半导体材料的方法。如本文所使用的，纳米线为细长结构与，例如，直径几纳米或更小的数量级。或者，纳米线可被定义为具有厚度或直径限制为，例如，十纳米或更小，以及无限制的长度的细长结构。通过示例，本文中所讨论的半导体元件使用半导体纳米线。于一个实施例中，纳米线被并入电晶体中，例如金氧半场效电晶体(MOSFET)。
有利的是，本文所揭露的制程适用于互补式金氧半导体(CMOS)加工。如上所述，场效电晶体(FET)的栅极与通道的几何形状可以为相当复杂。在其中一种类型的半导体元件中，栅极可被设置于通道下方以及在该通道上方与它的两侧上，用以定义环绕式栅极元件，例如环绕式栅极金氧半场效电晶体元件。环绕式栅极金氧半场效电晶体元件的有利之处在于其具有显著增加的反转层。在一实施例中，该环绕式栅极金氧半场效电晶体元件可用纳米线实施，栅极结构围绕该纳米线形成。
因为对于通道具有优异的栅极控制性能以及最小化短通道效应，所以具有环绕式栅极结构的纳米线场效电晶体在半导体制造业中受到相当大的关注。然而，纳米线场效电晶体的制造可以是有挑战性的。此外，纳米线场线电晶体的驱动电流很大程度会被单个纳米线的小横截面面积限制住。本文所建议的是制造纳米线的不同制程，包括多个纳米线垂直排列成平行间隔关系，以便形成垂直堆迭或鳍部的类型。该多个纳米线的垂直对齐能提供每一元件区更高的驱动电流。更进一步而言，本文所揭露的制程能被用于不同类型的纳米线，像是不同类型的半导体纳米线包括，例如，硅纳米线、硅锗或是锗纳米线。
一般来说，本文所揭露的是利于制造具有一个或多个纳米线的半导体元件的方法。所述的有利方法包括，例如:提供具有至少一个分层或凸块延伸于基板结构上的至少一个堆迭结构；选择性氧化该至少一个堆迭结构的至少一部分，以形成至少一个纳米线，该至少一个纳米线于被该至少一个堆迭结构的氧化材料所围绕的区域中延伸；以及从该至少一个堆迭结构去除该氧化材料，露出该至少一个纳米线。于一实施例中，该堆迭结构包括延伸于该基板结构上的多个分层或凸块，所述的选择性氧化该堆迭结构的至少一部分利于形成多个纳米线在被该堆迭结构的氧化材料所围绕的区域中延伸，以及所述的从该堆迭结构中去除氧化材料而露出多个纳米线。藉由示例的方式，该多个纳米线可被隔开且实质上以平行、垂直的方向延伸，例如，鳍部或延伸的鳍部。
于一实施例中，提供至少一个堆迭结构可包括生长第一半导体材料与第二半导体材料的多层在该基板结构上方，以及对该多个材料层进行蚀刻以提供堆迭结构。藉由具体示例的方式，可在基板结构上方生长该第一半导体材料与该第二半导体材料的多个交替层，例如在延伸于基板之上的一个或多个鳍部上方。作为一个例子，该第一半导体材料可以为或可包括硅锗(SiGe)，而该第二半导体材料可为或可包括硅(Si)。
于一实施例中，所述的选择性氧化可包括氧化基板结构的上部，而所述去除可包括从该基板结构的上部去除氧化材料以利于该至少一个纳米线的至少一部分的完全360度的暴露，例如，接着利于形成环绕式栅极结构在该露出的纳米线周围。
于一实施例中，该堆迭结构包括一个或多个凸块(如一个或多个脊部)延伸于基板结构之上，而该一个或多个凸块可被组构或定位为菱形凸块。藉由示例的方式，多个菱形凸块可用连续的磊晶制程生长，如下文所述者。于一实施例中，从基板结构的鳍部的上部延伸出一个或多个凸块，且所述的选择性氧化可包括氧化该鳍部的上部。在这样的情况下，所述的去除包括去除(至少部分地)该鳍部的上部的氧化材料，例如，用以促进大部分较低的纳米线的完全360度的暴露。
在某些实施例中，不同的技术被提出用以建立多个堆迭的菱形凸块延伸于基板结构之上。于一实施例中，所提供的该堆迭结构可包括:经由第一磊晶制程，形成多个凸块中从该基板结构的上部延伸出(像是鳍部在基板之上延伸的上部)的第一菱形凸块；提供硬遮罩层保形地缠绕该第一菱形凸块；对该硬遮罩层进行蚀刻以显露出尖部或该第一菱形凸块的上部；经由第二磊晶制程形成第二菱形凸块从该第一菱形凸块中延伸出；接着从该第一菱形凸块中去除该硬遮罩层以显露出该多个凸块。如果需要三个或更多个菱形凸块，则对于该堆迭结构中(或鳍部)生长的连续凸块重复该制程。
在替代制程中，提供该堆迭结构可包括:经由第一磊晶制程，从基板结构的上部形成该多个凸块中的第一菱形凸块；沉积隔离层覆盖在该第一菱形凸块上方；对该隔离层进行蚀刻以露出尖部或该第一菱形凸块的上部；经由第二磊晶过程，从该第一菱形凸块中生长第二菱形凸块；以及进一步对该隔离层进行蚀刻以露出该多个凸块中的第一菱形凸块与第二菱形凸块。再一次，如果需要三个或更多个菱形凸块，可对于该堆迭结构中(或鳍部)生长的连续凸块重复此制程。
可参考下面的附图，这是不按比例绘制的，为了易于理解，其中不同的附图中使用相同的元件符号表示相同或相似的部件。
图1A-1E根据本发明的一个或多个态样，描述利于制造具有至少一个纳米线的半导体元件的制程实施例。参考图1A，所述的制程包括提供中间结构100，其中包括基板结构101与设置于该基板结构101之上的多层110。在这个实作中，该多层110包括第一材料111与第二材料112的多个交替层。在一实施例中，该第一材料与第二材料分别皆是半导体材料，像是硅锗或硅。这些多层110可被生长在一大块的基板结构101上方，在一实施例中，基板结构本身可以为半导体基板，像是硅基板。在另一实作中，基板结构101可为具有例如尖部或表面硅层的结晶绝缘体(COI)基板，且大块基板藉由埋入氧化物于其中而被分隔开以形成结晶绝缘体(COI)基板。其他类型的结晶材料，像是硅锗也可能是有用的。
在一实施例中，基板结构101可以是一大块半导体材料像是，例如，一大块硅晶圆。在另一实施例中，基板结构101可以是任何含硅的基板，包括但不限于，硅(Si)、单晶硅、多晶硅、非晶硅、，悬空硅(SON)、绝缘体上覆硅(SOI)或替代绝缘体上覆硅(SRI)或其他类似者。基板结构101可以另外或替代地包括各种隔离、掺杂和/或元件特征。例如，基板可包括其他合适的元素半导体，像是例如，锗(Ge)晶体；化合物半导体，像是碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GAP)、磷化铟(InP)、砷化铟(InAs)，和/或锑化铟(InSb)或其组合；合金半导体，包括磷化砷镓、砷化铟铝、砷化铟镓、磷化铟镓、或磷化砷铟镓或其组合。
在一实施例中，第一材料111可用磊晶生长的方式或沉积在基板结构101上方，且可为磊晶的单晶半导体层。例如，第一材料111可包括硅锗层，其可以表示成Si1-xGex，其中x为锗在硅中的原子比率，可为小于或实质上约等于1，但在一实施例中该原子比率为约0.3到约0.7。作为一具体的实施例，锗存在于硅锗层的原子比率可约为0.5。藉由各种磊晶生长制程，像是超高真空化学气相沉积(UHV-CVD)、低压化学气相沉积(LPCVD)、降压化学气相沉积(RPCVD)、快速加热化学气相沉积(RTCVD)或是分子束磊晶(MBE)，可形成硅锗第一材料111。在一实施例中，以化学气相沉积为基础的磊晶生长可发生在约600度C到约1100度C的温度之间，其中分子束磊晶通常可使用较低的温度。在一具体实施例中，硅锗层的选择性磊晶生长可在600度C以下的温度使用锗卤化物(halogermanes)和硅烷为原料气体而进行。硅锗第一材料111可具有约10到100纳米的厚度，而这取决于该Si1-xGex层的亚稳态厚度。
第二材料112在第一材料111上方的沉积可发生在使用像是化学气相沉积或是分子束磊晶的制程中，而该厚度可约为10纳米到100纳米，仅作为示例。在一具体实施例中，第二材料112的厚度可在，例如，10纳米到100纳米之间，而且第二材料(像是硅层)可藉由使反应气体(例如二氯硅烷SiH2Cl2、三氯硅烷SiHCl3、四氯化硅SiCl4或硅烷SiH4)与载体气体(例如氢气)在结构上方流动来生长，以形成均匀的硅第二材料112。
如图1B所示，一个或多个堆迭结构115自图1A中的多层110中使用微影与蚀刻制程来设置。在此实作中，堆迭结构115(或鳍部)包括第一材料111和第二材料112的交替层。作为一具体的实施例，该堆迭结构可被组构且定尺寸为延伸在基板结构101之上的鳍部图案。例如，该堆迭结构115可取代传统鳍部且利于鳍式元件的制造，例如鳍式场效电晶体(FinFET)，也就是以鳍部为基础的多栅极电晶体架构，例如非平面双栅极电晶体。
藉由示例，堆迭结构115的形成可通过利用各种方法进行图案化来达成，例如，直接微影；侧壁图形传送技术；极紫外光微影(EUV)；电子束技术；双微影蚀刻(litho-etch litho-etch)；或是微影-蚀刻微影-冻结(litho-etch litho-freeze)的技术。可藉由任何合适的蚀刻制程，例如非等向性干蚀刻制程(例如，在六氟化硫(SF6)中的反应式离子蚀刻(RIE))，进行所述的蚀刻。
在提供该堆迭结构之后，在一实施例中，该制程包括热氧化该结构以完全地氧化该堆迭结构115内的硅而获得氧化材料120，如图1C所示。由于氧化反应的各种侵袭，该热氧化制程会导致该第一材料层111(例如，硅锗层)浓缩至纳米线111’中，该纳米线111’于各自的堆迭结构115内延伸且被氧化材料120所包围。而且，在一实施例中要注意的是，基板结构101的上部102在热氧化制程期间也可被氧化。此外，应注意到，可控制氧化条件(例如温度)以确保在这实施例中第二材料的氧化速度快于第一材料的氧化速度，从而确保(例如)硅的氧化速度快于硅锗的氧化速度。该硅锗可被部分地氧化使得锗浓度能集中浓缩到该纳米线111’中。在一极端实施例中，该硅锗层中的硅成份可被完全氧化，因此该纳米线可为纯锗。
如图1D所示，根据所制造的元件，一个或多个支撑件130可被设置在该纳米线的相对端上。假设纳米线场效电晶体(FET)要被制造，这些支撑件130可被形成为该电晶体的源极与漏极区。藉由示例，源极与漏极区可分别包括，例如，不同的掺杂，像是第一极性掺杂与第二极性掺杂。在一实施例中，该第一极性掺杂可为，例如，P型掺杂，而第二极性掺杂可为，例如，n型掺杂。
也应注意的是，在本文中，P型掺杂指添加杂质到栅极结构(包括，例如，由本质半导体形成的牺牲材料)以造成价电子的缺乏。P型掺质的例子可包括被添加到栅极结构的多晶硅牺牲材料中的硼、铝、镓或铟。n型掺质指，例如，添加到栅极结构的本质半导体材料中的杂质，其贡献更多的电子给本质材料，可包括例如磷、锑或砷。
如图1D所示，氧化材料120(图1C)被蚀刻以完全露出至少一部分的纳米线111’。在一实施例中，所显示出的纳米线111’被支撑件130维持为平行隔开的关系。需注意的是，根据实作，在该纳米线因蚀刻氧化材料而被释放之前，支撑件130可包括任何所期望的结构或是锚状物以维持该纳米线在固定位置。
图1E显示出图1D的半导体元件的一个实施例。在半导体元件为例如金氧半场效电晶体的情况中，栅极结构(未图示)基本上可被设置在图示中的源极与漏极支撑件130之间以围绕纳米线111’且形成环绕式栅极结构。需注意的是，在图1A-1E所示的堆迭结构中，两个垂直对齐的纳米线仅以示例方式叙述。在其他实施例中，一个或三个或更多个纳米线可用本文所公开的制程形成在支撑件之间的半导体元件内。
如上所述，在一实施例中，堆迭结构可各包括一个或多个凸块或由一个或多个凸块定义，这些凸块可在基板结构上延伸一长度作为一个或多个脊部。例如，这些一个或多个凸块可被组构或定位在边缘上成为菱形凸块，且可被垂直对齐或堆迭在堆迭结构中。图2A-2E与图3A-3E显示出提供此种堆迭结构的替代实施例。
首先参照图2A-2E中的制程，中间结构200的一个实施例如图2A所示。如图所示，中间结构200包括基板结构，该基板结构具有，例如，基板201与延伸在该基板201之上的多个鳍部210。在这个例子中，鳍部210被隔离层214(如浅沟槽隔离层)包围，且每个鳍部210包括从其上部延伸出的菱形凸块220。在一实施例中，菱形凸块220已经形成的第一菱形凸块，例如，经由第一磊晶制程，藉由从鳍部210的个别上部中生出凸块。
藉由示例，基板201可为块状半导体材料，像是例如，在晶体结构中的块状硅晶圆，其具有任何适当的结晶方向，例如，(100)和(110)方向。在一实施例中，该半导体基板具有平面(100)的结晶面方向(称为”(100)”面)，且其中该半导体基板为晶圆，可进一步包括在晶圆边缘的缺口端(未图示)，沿着任何合适的方向，像是，例如<110>(最著名的)或<100>方向。需注意，该结晶方向被表示为”<100>”，但该结晶面被记为(100)。藉由示例，该基板201可为任何包含硅的基板，包括但不限于下列制成的基板：硅(Si)、单晶硅、多晶硅、非晶硅、悬空硅(SON)、绝缘体上覆硅(SOI)或是替代绝缘体上覆硅(SRI)等。基板201可另外或替代性地包括各种隔离、掺杂和/或元件特征。例如，该基板可包括其他合适的元素半导体，像是例如，锗(Ge)晶体；化合物半导体，像是碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)和/或锑化铟(InSb)或它们的组合；合金半导体，包括磷化砷镓、砷化铟铝、砷化铟镓、磷化铟镓或磷化砷铟镓或它们的组合。
如本领域技术人员将理解的是，其中基板201为包含定位缺口端(在<110>或<100>方向)的半导体晶圆，多个鳍部210可实质上平行或垂直于由指向<110>或<100>方向的缺口端(或平面)所定义的方向。多个鳍部210可呈现矩形形状，其具有(100)结晶面取向的上表面以及在侧壁面的(110)结晶面，以免该缺口端指向<110>方向。或者，在该基板包括缺口端对准<100>方向的情况下，多个鳍部210的上表面与侧壁面的结晶方向可包括(100)表面方向。
可经由各种方法(例如，化学气相沉积、降压化学气相沉积、低压化学气相沉积或其他可用的方法)使用选择性磊晶生长，从多个鳍部210的个别上部磊晶生长第一菱形凸块220。在一实施例中，第一菱形凸块220可包括硅或其他材料(像是掺杂碳或磷的硅Si:C(P))或由其制成，其中碳的原子百分比可约为1％到约为3％或者掺杂磷的硅(SiP)且其中磷的原子百分比可在例如约0.1％到约10％之间变化。于一实施例中，掺杂磷的硅可使用气体像是例如二氯甲硅烷(SiH2Cl2)气体或混和磷化氢(PH3)的硅烷(SiH4)来形成。在另一实施例中，半导体来源气体可为硅源气体，像是例如硅烷(SiH4)气体、乙硅烷(Si2H6)气体、二氯甲硅烷(SiH2Cl2)气体、三氯氢硅气体和四氯化硅气体，或者可以包括用于生长碳化硅的碳源气体。
在另一实施例中，第一菱形凸块220可包括一些材料或由其制成，像是例如硅锗(SiGe)，其中锗的原子百分比可在例如约0.1％到约10％之间变化，而且该第一菱形凸块220可在硅(Si)鳍部之上进行磊晶生长。该磊晶生长可经由各种方法使用选择性磊晶生长来实现，像是例如化学气相沉积、降压化学气相沉积或其他合适的方法，且该磊晶生长可使用硅锗来源气体来启动，其可包括硅源气体与锗源气体的化学计量比例。该化学计量比例根据所生长的硅锗的百分比而决定。另外，硅锗也可被掺杂。半导体来源气体可以是，例如锗烷基硅烷家族中更高级的气体之一，像是H3GeSiH3、(H3Ge)2SiH2、(H3Ge)3SiH或(H3Ge)4Si。
如图2B所示，薄硬遮罩或隔离层230被保形地铺设而缠绕该第一菱形凸块220。藉由示例，此薄硬遮罩层可为或包括保形地沉积在第一菱形凸块220的暴露表面上的氧化物或氮化物。
藉由示例，薄硬遮罩或隔离层230可用传统的沉积制程而被沉积，像是例如化学气相沉积(CVD)、低压化学气相沉积或是电浆加强化学气相沉积(PE-CVD)。在一实施例中，隔离层230可具有常规厚度和包括像例如氮化硅的材料或由其制成。在具体例子中，氮化硅可使用制程气体(像是例如二氯硅甲烷(SiH2Cl2)和氨气(NH3))以及使用已知的制程进行沉积。
如图2C所示，然后第一菱形凸块220的顶端或上部221可藉由例如稍微蚀刻硬遮罩层230而被显露出。例如，可使用反应性离子蚀刻制程让第一菱形凸块的顶端221微露出。于一实施例中，硬遮罩层230在垂直方向具有较薄的硬遮罩厚度，以利于仅部分显露该第一菱形凸块220的尖端或上部221。
接着，如图2D所示，经由第二磊晶制程，从第一菱形凸块220中形成第二菱形凸块220’。然后，该薄硬遮罩层230可如图2E所示被去除以例如实质上完全露出该堆迭结构215，其中每一个堆迭结构215包括第一和第二堆迭菱形凸块220、220’。若需要更高的堆迭结构，则可进行硬遮罩或隔离层沉积、部分蚀刻和磊晶制程多次循环以用于添加额外的菱形凸块(或脊部)到该堆迭结构中。
可从第一菱形凸块220的各自的上部221，经由各种方法(像是例如，化学气相沉积、降压化学气相沉积、低压化学气相沉积或其他合适的方法)使用选择性磊晶生长以进行磊晶生长第二菱形凸块220’。在一实施例中，第二菱形凸块220’可包括像是掺杂碳与磷的硅Si:C(P)的材料或由其制成，其中碳的原子百分比可约为1％到约为3％或者是掺杂磷的硅(SiP)，其中磷的原子百分比可以在例如约0.1％到10％之间变化。在一实施例中，掺杂磷的硅可使用气体像是，例如，二氯硅甲烷(SiH2Cl2)气体或是含有三氢化磷(PH3)的硅烷(SiH4)来形成。在另一实施例中，该半导体来源气体可为硅源气体，像是例如硅烷(SiH4)气体、乙硅烷(Si2H6)气体、二氯甲硅烷(SiH2Cl2)气体、三氯氢硅气体和四氯化硅气体，或者可以包括用于碳化硅生长的碳源气体。
在另一实施例中，第二菱形凸块220’可包括像是例如硅锗(SiGe)的材料或由其制成，其中锗的原子百分比可在例如约0.1％到10％之间变化，且第二菱形凸块220’还可磊晶生长在该硅(Si)鳍部之上。该磊晶生长可藉由各种方法(像是例如，化学气相沉积、降压化学气相沉积或其他合适的方法)使用选择性磊晶生长来实现，并且可使用硅锗来源气体来启动，其中包括硅源气体与锗源气体的化学计量比例。该化学计量比例根据所生长的硅锗的百分比而决定。另外，硅锗也可被掺杂。该半导体来源气体可以是例如，锗烷基硅烷家族中更高级的气体之一，像是H3GeSiH3、(H3Ge)2SiH2、(H3Ge)3SiH或(H3Ge)4Si。
如上所述，图3A-3E示出用于提供堆迭结构的制程的替代实施例，其包括多个垂直对齐或堆迭的凸块，像是多个垂直对齐或堆迭的菱形凸块(或脊部)。如图3A所示，在一实施例中，获得中间结构300，其中包括基板301和多个延伸于基板301之上的鳍部310。在这个例子中，鳍部310被隔离层314(像是浅沟槽隔离层)包围，而每个鳍部310包含从其上部延伸的菱形凸块320。在一实施例中，菱形凸块320为已经形成的第一菱形凸块，例如，经由第一磊晶制程，藉由从鳍部310的各自上部生长。
藉由示例，基板301可为块状半导体材料，像是例如，在晶体结构中的块状硅晶圆，其具有任何适合的结晶方向，例如，(100)和(110)方向。在一实施例中，半导体基板具有平面(100)结晶表面方向(称之为”(100)”表面)且，其中该半导体基板为晶圆，可进一步包括在晶圆边缘的缺口端(未图示)，沿着任何合适方向，像是，例如，<110>(最著名)或是<100>方向。需注意，该晶体方向被表示为”<100>”，而该晶体表面被记为(100)。藉由示例，基板301可为任何包含硅的基板，包括但不限于，下列制成的基板：硅(Si)、单晶硅、多晶硅、非晶硅、悬空硅(SON)、绝缘体上覆硅(SOI)或是替代绝缘体上覆硅(SRI)等。基板301可以另外或替代地包括各种隔离、掺杂和/或元件特征。例如，基板可包括其他合适的元素半导体，像是例如，锗晶体；化合物半导体，像是碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GAP)，磷化铟(InP)，砷化铟(砷化铟)，和/或锑化铟(InSb)或其组合；合金半导体，包括磷化砷镓、砷化铟铝、砷化铟镓、磷化铟镓或磷化砷铟镓或其组合。
如本领域技术人员将理解的，其中基板301为包含定位缺口端(在<110>或<100>方向)的半导体晶圆，多个鳍部310可实质上平行或垂直于由指向<110>或<100>方向的缺口端(或平面)所定义的方向。多个鳍部310可呈现矩形形状，其具有(100)结晶表面方向的上表面以及在侧壁面上的(110)结晶表面，以免缺口端指向<110>方向。或者，多个鳍部310的上表面和侧壁面的结晶方向可包括(100)表面方向，在这情况下该基板包括朝向<100>方向对齐的缺口端。
可藉由各种方法(例如，化学气相沉积、降压化学气相沉积、低压化学气相沉积或其他可用的方法)使用选择性磊晶生长以从多个鳍部310的上部磊晶生长菱形凸块320。在一实施例中，第一菱形凸块320可包括例如掺杂碳和磷的硅Si:C(P)的材料或由其制成，其中碳的原子百分比可约为1％到约为3％，或者是掺杂磷的硅(SiP)，其中磷的原子百分比可在例如约0.1％到约10％之间变化。在一实施例中，掺杂磷的硅可使用像是例如二氯甲硅烷(SiH2Cl2)气体或混和磷化氢(PH3)的硅烷(SiH4)气体来形成。在另一实施例中，半导体来源气体可为硅源气体，像是例如硅烷(SiH4)气体、乙硅烷(Si2H6)气体、二氯甲硅烷(SiH2Cl2)气体、三氯氢硅气体和四氯化硅气体，或者可以包括用于碳化硅生长的碳源气体。
在另一实施例中，第一菱形凸块320可包括像是例如硅锗(SiGe)的材料或由其制成，其中的锗原子百分比可在例如约0.1％到约10％之间变化，而且该第一菱形凸块320可在硅(Si)鳍部上进行磊晶生长。该磊晶生长可经由各种方法(像是例如，化学气相沉积、降压化学气相沉积或其他合适的方法)使用选择性磊晶生长来实现，并且可使用硅锗来源气体来启动，其中包括硅源气体与锗源气体的化学计量比例。该化学计量比例根据所生长的硅锗的百分比而决定。另外，硅锗也可被掺杂。该半导体来源气体可以是例如，锗烷基硅烷家族中更高级的气体之一，像是H3GeSiH3、(H3Ge)2SiH2、(H3Ge)3SiH或(H3Ge)4Si。
如图3B所示，提供隔离层330，覆盖在菱形凸块320上方。隔离层330可藉由例如沉积隔离材料(像是氧化物)以及化学机械平面化该结构来提供。
如图3C所示，隔离层330例如经由非等向性蚀刻而被部分去除，以显露出被隔离层330覆盖的该菱形凸块320的尖部或上部321。例如，可使用反应性离子蚀刻制程可以使该菱形凸块320的尖部321稍微露出。
接着，如图3D所示，第二菱形凸块320’经由第二磊晶制程从第一菱形凸块320形成。此后，该隔离层330可进一步回蚀，如图3E所示，以更充分地暴露出堆迭结构315，其中每一个堆迭结构315包括第一和第二堆迭菱形凸块320、320’。当需要更高的堆迭结构时，则进行多个回合的隔离层沉积、部分回蚀以及磊晶制程以添加额外的菱形凸块(或脊部)到堆迭结构315中。
可从第一菱形凸块220的各自的上部221，经由各种方法(例如，化学气相沉积、降压化学气相沉积、低压化学气相沉积或其他合适的方法)使用选择性地磊晶生长以进行磊晶生长第二菱形凸块220’。在一实施例中，第二菱形凸块220’可包括像是掺杂碳与磷的硅Si:C(P)的材料或由其制成，其中碳的原子百分比可约为1％到约为3％，或者是掺杂磷的硅(SiP)，其中磷的原子百分比可以在，例如，约0.1％到10％之间变化。在一实施例中，掺杂磷的硅可使用像是例如二氯硅甲烷(SiH2Cl2)气体或是含有三氢化磷(PH3)的硅烷(SiH4)的气体来形成。在另一实施例中，半导体来源气体可为硅源气体，像是例如硅烷(SiH4)气体、乙硅烷(Si2H6)气体、二氯甲硅烷(SiH2Cl2)气体、三氯氢硅气体和四氯化硅气体，或者可以包括用于碳化硅生长的碳源气体。
在另一实施例中，第二菱形凸块220’可包括像是例如，硅锗(SiGe)的材料或由其制成，其中锗的原子百分比可在，例如，约0.1％到10％之间变化，且第二菱形凸块220’可磊晶生长在硅(Si)鳍部之上。经由各种方法(例如，化学气相沉积、降压化学气相沉积或其他合适的方法)使用选择性地磊晶生长来实现磊晶生长，并且可使用硅锗来源气体来启动，其中包括硅源气体与锗源气体的化学计量比例。该化学计量比例根据所生长的硅锗的百分比而决定。另外，硅锗也可被掺杂。半导体来源气体可以是，例如锗烷基硅烷家族中更高级的气体之一，像是H3GeSiH3、(H3Ge)2SiH2、(H3Ge)3SiH或(H3Ge)4Si。
图4A-4F根据本发明的一个或多个态样，显示利于制造具有一个或多个纳米线的半导体元件的制程的另一实施例。
参考图4A，此制程包括提供中间结构400，其中包括基板结构，该基板结构具有基板401与延伸在该基板401之上的多个鳍部410。在这个例子中，鳍部410被隔离层414环绕，如浅沟槽隔离层，且每个鳍部包括从其上表面延伸出的堆迭结构415。如本领域技术人员将理解的是，隔离层414可包括氧化材料或由其制成。例如，高密度电浆(HDP)氧化物、高纵深比制程(HARP)氧化物或硅酸四乙脂(TEOS)为基础的二氧化硅可利用电浆增强化学气相沉积制程来被沉积。堆迭结构415包括(仅藉由示例的方式)第一和第二堆迭菱形凸块420、420’。堆迭结构415可经由磊晶制程使用如图2A-2E的方法来形成，或者用如图3A-3E的方法，两者皆仅是示例的范例。
如图4B所示，对隔离层414进行回拉(pull-back)或部分去除以部分地暴露出该基板结构的鳍部410的上部411。在一实施例中，提供该堆迭结构与拉回隔离层之后，这个制程包括热氧化该结构以从该堆迭菱形凸块中形成分开、垂直对齐的纳米线450，以及获得氧化材料440，如图4C所示。藉由示例，如果原始的磊晶生长的菱形凸块420、420’为硅锗(SiGe)，则所得到的纳米线450的锗含量会在热氧化制程期间增加。在一极端的实施例中，硅锗凸块中的硅成分可被完全地氧化，在此情况下的纳米线即为纯锗(Ge)。需注意，参照图4C所示，鳍部410的暴露上部411也被氧化，将有利于随后在堆迭结构中的最下层纳米线的360度曝光。
如图4D所示，在堆迭结构415之间的间隙填充隔离层441(像是氧化材料)，可沉积在隔离层414之上，以及经由例如化学机械结构平面化来平坦化。接着，氧化物被回蚀以露出每个堆迭结构450内至少一部分的多个纳米线450。需注意，要避免纳米线450的崩坏，支撑件460可保持或被形成在纳米线450的相对端，如图4E所示。假设纳米线场效电晶体(FET)被制造成像是纳米线鳍式场效电晶体，则这些支撑件460可被形成且用来作为电晶体的源极区和漏极区(由于它们相对大的表面积和体积)，配合在图4F中示出的图4E的半导体元件，通过示例的方式表现。需注意，在这例子中，并未显示栅极结构，它是随后被形成在图中示出的源极和漏极支撑件460之间，以便围绕至少一部分的纳米线450，从而形成(举例)环绕式栅极结构。注意如图4A-4F中于堆迭结构中的两个垂直对齐的纳米线450仅藉由示例呈现。在其他实施例中，一个纳米线，或三个或更多个纳米线，可用本文所公开的制程形成在半导体元件内的支撑件之间。
本文所用的术语仅用于描述特定实施例的目的，并不意在限制本发明。如本文所使用的，单数形式“一”、“一个”和“该”意为也包括多个形式，除非上下文清楚地指出。将了解到，术语“包括”(以及任何形式的包括，如“包括”和“包含”)、“具有”(以及任何形式的具有，例如“具有”和“具有”)、“含有”(以及任何形式的含有，例如“包含”和“包括”)以及“包含”(以及任何形式的包含，例如“包含”和“含有”)是开放式连缀动词。因此，“包括”、“具有”、“包含”或“含有”一个或多个步骤或元件的一种方法或装置拥有那些一个或多个步骤或元件，但并不限定于仅仅拥有这些一个或多个步骤或元件。同样的，方法的步骤或装置的元件“包括”、“具有”、“包含”或“含有”一个或多个特征指拥有那些一个或多个特征，但不限于仅仅拥有那些一个或多个特征。而且，以一定的方式组构的元件或结构至少以这种方式组构，但也可以用未列出的方式来组构。
对应的结构、材料、动作和权利要求中的所有手段或步骤功能用语的等同物(如果有的话)意指包括结合如具体请求的其他请求元件用来执行功能的任何结构、材料或动作。本发明的描述用于说明和叙述，并非意在穷举或限制本发明中所公开的形式。在没有背离本发明的范围与精神的条件下，许多修改和变化对于本领域中具备一般技术的人士而言将是显而易见的。被选择且描述的实施例是用以最佳解释本发明与实际应用中的一个或多个态样的原理，以及使其他本领域中具备一般技术的人员能够理解本发明中适用于预期的特定用途所做的各种修改的各种实施例的一个或多个态样。

Claims (21)

1.一种方法，包括:
利于包含至少一个纳米线的半导体元件的制造，包括:
提供至少一个堆迭结构，该至少一个堆迭结构包含至少一个分层或凸块在基板结构之上延伸；
选择性地氧化该至少一个堆迭结构的至少一部分，以形成至少一个纳米线，该至少一个纳米线在被该至少一个堆迭结构的氧化材料所包围的区域中延伸；以及
从该至少一个堆迭结构去除该氧化材料，暴露出该至少一个纳米线。
2.根据权利要求1所述的方法，其中，该至少一个堆迭结构包括多个堆迭层或凸块在该基板结构之上延伸，而该多个堆迭层或凸块包括该至少一个分层或凸块，且其中:
该选择性地氧化该至少一个堆迭结构的该至少一部分有助于形成多个纳米线在被该至少一个堆迭结构的该氧化材料所包围的区域中延伸；以及
从该至少一个堆迭结构去除该氧化材料使该多个纳米线暴露出，该多个纳米线以实质上平行、垂直对齐的方式延伸。
3.根据权利要求2所述的方法，其中，该提供包括在该基板结构上方生长多个硅锗(SiGe)与硅(Si)的交替层以及蚀刻该多个层以提供该至少一个堆迭结构。
4.根据权利要求3所述的方法，其中，该选择性地氧化浓缩该硅锗(SiGe)层的锗(Ge)到该多个纳米线中。
5.根据权利要求1所述的方法，其中，该选择性地氧化更包括氧化该基板结构的上部，而该去除包括从该基板结构的该上部去除氧化材料，以促进该至少一个纳米线的完全360度暴露。
6.根据权利要求5所述的方法，其中，该基板结构包括硅(Si)，而该至少一个分层或凸块包括硅锗(SiGe)。
7.根据权利要求1所述的方法，其中，该去除包括蚀刻掉该氧化材料，以达到该至少一个纳米线的至少一部分的完全360度暴露。
8.根据权利要求1所述的方法，其中，该至少一个堆迭结构的至少一个分层或凸块包括至少一个凸块在该基板结构之上延伸，该至少一个凸块中的每一凸块被组构为菱形凸块。
9.根据权利要求8所述的方法，其中，该提供包括于该基板结构之上磊晶生长该菱形凸块。
10.根据权利要求8所述的方法，其中，该基板结构包括至少一个鳍部延伸于基板之上，该至少一个凸块属于该至少一个鳍部的上部的该至少一个鳍部的部分或是从该至少一个鳍部的上部的该至少一个鳍部延伸。
11.根据权利要求10所述的方法，其中，该选择性地氧化包括选择性地氧化该至少一个鳍部的该上部，以及该去除包括至少部分地从该至少一个鳍部的该上部去除该氧化材料，以促进该至少一个纳米线的至少一部分的完全360度暴露。
12.根据权利要求11所述的方法，其中，该去除更包括提供氧化物层以覆盖在该至少一个堆迭结构上方、平坦化该氧化物层、以及回蚀该氧化物层与该氧化材料，以显现出该至少一个纳米线。
13.根据权利要求8所述的方法，其中，该提供包括提供该至少一个堆迭结构，且多个堆迭凸块延伸于该基板结构之上，该多个堆迭凸块包括该至少一个凸块，而每一凸块被组构为菱形凸块，且一个菱形凸块被设置在该至少一个堆迭结构的该多个堆迭凸块的另一个菱形凸块之上。
14.根据权利要求13所述的方法，其中，该提供包括:
经由第一磊晶制程，形成该多个堆迭凸块的第一菱形凸块从该基板结构的上部延伸；
提供硬遮罩层，以保形地缠绕该第一菱形凸块；
对该硬遮罩层进行蚀刻，以显现出该第一菱形凸块的上部；
经由第二磊晶制程，形成第二菱形凸块从该第一菱形凸块的该上部延伸；以及
从该第一菱形凸块去除该硬遮罩层，以显现出该多个堆迭凸块。
15.根据权利要求14所述的方法，其中，该硬遮罩层包括氧化物或氮化物两者的其中一者，以保形地缠绕该第一菱形凸块。
16.根据权利要求13所述的方法，其中，该提供包括:
经由第一磊晶制程，形成该多个堆迭凸块的第一菱形凸块从该基板结构的上部延伸；
沉积隔离层覆盖在该第一菱形凸块上方；
对该隔离层进行蚀刻，以显现出该第一菱形凸块的上部；
经由第二磊晶制程，形成第二菱形凸块从该第一菱形凸块的该上部延伸；以及
进一步对该隔离层进行蚀刻，以显现出该多个堆迭凸块的该第一菱形凸块以及该第二菱形凸块。
17.根据权利要求1所述的方法，其中，该至少一个堆迭结构包括:
多个凸块，该多个凸块是该基板结构的鳍部的一部分或是从该基板结构的鳍部之上延伸，且该多个凸块包含该至少一个堆迭结构的该至少一个分层或凸块，其中，每一凸块被组构为菱形凸块；以及
该选择性地氧化该至少一个堆迭结构的该至少一部分促进形成在被该至少一个堆迭结构的该氧化材料所包围的区域中延伸的多个纳米线；以及
从该至少一个堆迭结构去除该氧化材料使该多个纳米线露出，该多个纳米线以实质上平行、垂直对齐的方式延伸。
18.根据权利要求17所述的方法，更包括在该选择性氧化之前，去除至少部分地环绕着该基板结构的该鳍部的隔离层的上部，以露出该鳍部的上部，且其中，该选择性地氧化包含选择性地氧化该鳍部的该上部，以及该去除包含从该鳍部的该上部至少部分去除氧化材料，以促进该多个纳米线的其中一个纳米线的至少一部分的完全360度的暴露。
19.根据权利要求17所述的方法，其中，该选择性地氧化使该多个凸块中在该多个纳米线的相对端剩下未氧化的至少第一支撑部与第二支撑部，以在从该至少一个堆迭结构去除该氧化材料之后支撑该多个纳米线。
20.根据权利要求19所述的方法，其中，该半导体元件包括鳍式场效电晶体，该多个凸块的该第一支撑部是该鳍式场效电晶体的源极区，而该多个凸块的该第二支撑部是该鳍式场效电晶体的漏极区。
21.根据权利要求1所述的方法，更包括提供第一支撑部与第二支撑部在该至少一个纳米线的相对端，以在从该至少一个堆迭结构去除该氧化材料之后支撑该至少一个纳米线。
CN201410532886.4A 2013-10-10 2014-10-10 利于制造环绕式栅极纳米线场效电晶体的方法 Active CN104576396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/050,494 US9263520B2 (en) 2013-10-10 2013-10-10 Facilitating fabricating gate-all-around nanowire field-effect transistors
US14/050,494 2013-10-10

Publications (2)

Publication Number Publication Date
CN104576396A true CN104576396A (zh) 2015-04-29
CN104576396B CN104576396B (zh) 2017-09-12

Family

ID=52810016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410532886.4A Active CN104576396B (zh) 2013-10-10 2014-10-10 利于制造环绕式栅极纳米线场效电晶体的方法

Country Status (3)

Country Link
US (2) US9263520B2 (zh)
CN (1) CN104576396B (zh)
TW (1) TWI539499B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952909A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107017205A (zh) * 2015-11-30 2017-08-04 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN109119340A (zh) * 2017-06-22 2019-01-01 格芯公司 由不同半导体材料组成的堆栈长条纳米形状及其结构
CN109216199A (zh) * 2017-07-04 2019-01-15 Imec 非营利协会 锗纳米线制造

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136332B2 (en) * 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9595525B2 (en) * 2014-02-10 2017-03-14 International Business Machines Corporation Semiconductor device including nanowire transistors with hybrid channels
US20160141360A1 (en) * 2014-11-19 2016-05-19 International Business Machines Corporation Iii-v semiconductor devices with selective oxidation
US9853128B2 (en) * 2015-06-10 2017-12-26 Globalfoundries Inc. Devices and methods of forming unmerged epitaxy for FinFET device
CN108028275A (zh) 2015-09-25 2018-05-11 英特尔公司 纳米线晶体管设备架构
US9496263B1 (en) * 2015-10-23 2016-11-15 International Business Machines Corporation Stacked strained and strain-relaxed hexagonal nanowires
US9985101B2 (en) 2015-10-30 2018-05-29 Varian Semiconductor Equipment Associates, Inc. Encapsulated nanostructures and method for fabricating
US9899387B2 (en) * 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US10978591B2 (en) 2015-12-07 2021-04-13 Institute of Microelectronics, Chinese Academy of Sciences Nanowire semiconductor device having high-quality epitaxial layer and method of manufacturing the same
CN105633166B (zh) 2015-12-07 2019-06-18 中国科学院微电子研究所 具有高质量外延层的纳米线半导体器件及其制造方法
KR102409962B1 (ko) 2015-12-16 2022-06-16 삼성전자주식회사 반도체 장치
US9425293B1 (en) * 2015-12-30 2016-08-23 International Business Machines Corporation Stacked nanowires with multi-threshold voltage solution for pFETs
KR102343470B1 (ko) 2016-01-28 2021-12-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN107154428B (zh) * 2016-03-03 2019-12-24 上海新昇半导体科技有限公司 互补纳米线半导体器件及其制备方法
CN107204311A (zh) * 2016-03-16 2017-09-26 上海新昇半导体科技有限公司 纳米线半导体器件及其制造方法
US10354930B2 (en) 2016-04-21 2019-07-16 International Business Machines Corporation S/D contact resistance measurement on FinFETs
US10020186B2 (en) * 2016-07-29 2018-07-10 Applied Materials, Inc. Silicon germanium selective oxidation process
CN107968072B (zh) * 2016-10-20 2020-05-01 上海新昇半导体科技有限公司 互补cmos管的制造方法
US10535780B2 (en) * 2017-05-08 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including an epitaxial layer wrapping around the nanowires
US10170304B1 (en) 2017-10-25 2019-01-01 Globalfoundries Inc. Self-aligned nanotube structures
US11380803B2 (en) 2017-10-30 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10868127B2 (en) * 2017-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around structure and manufacturing method for the same
US10157796B1 (en) 2017-11-14 2018-12-18 Globalfoundries Inc. Forming of marking trenches in structure for multiple patterning lithography
US10090382B1 (en) 2017-11-14 2018-10-02 Globalfoundries Inc. Integrated circuit structure including single diffusion break and end isolation region, and methods of forming same
US10388652B2 (en) 2017-11-14 2019-08-20 Globalfoundries Inc. Intergrated circuit structure including single diffusion break abutting end isolation region, and methods of forming same
US10403548B2 (en) 2017-11-14 2019-09-03 Globalfoundries Inc. Forming single diffusion break and end isolation region after metal gate replacement, and related structure
US10971604B2 (en) 2017-12-12 2021-04-06 International Business Machines Corporation Gate all around fin field effect transistor
KR102452925B1 (ko) * 2018-02-23 2022-10-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10756089B2 (en) 2018-05-16 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid semiconductor transistor structure and manufacturing method for the same
US11398476B2 (en) 2018-05-16 2022-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with hybrid fins
US10825933B2 (en) * 2018-06-11 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around structure and manufacturing method for the same
US11367783B2 (en) * 2018-08-17 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
KR20200111997A (ko) 2019-03-20 2020-10-05 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11569370B2 (en) * 2019-06-27 2023-01-31 Intel Corporation DEPOP using cyclic selective spacer etch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135949A1 (en) * 2006-12-08 2008-06-12 Agency For Science, Technology And Research Stacked silicon-germanium nanowire structure and method of forming the same
WO2013095645A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Semiconductor devices having modulated nanowire counts
CN104425495A (zh) * 2013-08-20 2015-03-18 台湾积体电路制造股份有限公司 硅和硅锗纳米线的形成

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497019A (en) 1994-09-22 1996-03-05 The Aerospace Corporation Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods
US6391782B1 (en) 2000-06-20 2002-05-21 Advanced Micro Devices, Inc. Process for forming multiple active lines and gate-all-around MOSFET
US20050003592A1 (en) 2003-06-18 2005-01-06 Jones A. Brooke All-around MOSFET gate and methods of manufacture thereof
US8384065B2 (en) 2009-12-04 2013-02-26 International Business Machines Corporation Gate-all-around nanowire field effect transistors
US8338280B2 (en) 2010-07-08 2012-12-25 Globalfoundries Singapore Pte. Ltd. Method for fabricating nano devices
US9171843B2 (en) * 2013-08-02 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9035277B2 (en) * 2013-08-01 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9252016B2 (en) * 2013-09-04 2016-02-02 Globalfoundries Inc. Stacked nanowire

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135949A1 (en) * 2006-12-08 2008-06-12 Agency For Science, Technology And Research Stacked silicon-germanium nanowire structure and method of forming the same
WO2013095645A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Semiconductor devices having modulated nanowire counts
CN104425495A (zh) * 2013-08-20 2015-03-18 台湾积体电路制造股份有限公司 硅和硅锗纳米线的形成

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017205A (zh) * 2015-11-30 2017-08-04 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107017205B (zh) * 2015-11-30 2020-04-28 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN106952909A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106952909B (zh) * 2016-01-06 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109119340A (zh) * 2017-06-22 2019-01-01 格芯公司 由不同半导体材料组成的堆栈长条纳米形状及其结构
CN109119340B (zh) * 2017-06-22 2021-09-10 格芯(美国)集成电路科技有限公司 由不同半导体材料组成的堆栈长条纳米形状及其结构
CN109216199A (zh) * 2017-07-04 2019-01-15 Imec 非营利协会 锗纳米线制造
CN109216199B (zh) * 2017-07-04 2021-08-03 Imec 非营利协会 锗纳米线制造

Also Published As

Publication number Publication date
TWI539499B (zh) 2016-06-21
TW201515071A (zh) 2015-04-16
US9263520B2 (en) 2016-02-16
CN104576396B (zh) 2017-09-12
US20160099344A1 (en) 2016-04-07
US20150104918A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
CN104576396A (zh) 利于制造环绕式栅极纳米线场效电晶体的方法
CN103871894B (zh) 半导体器件及其形成方法
US20190221483A1 (en) Single work function enablement for silicon nanowire device
US8900934B2 (en) FinFET devices containing merged epitaxial Fin-containing contact regions
US10411120B2 (en) Self-aligned inner-spacer replacement process using implantation
US8653599B1 (en) Strained SiGe nanowire having (111)-oriented sidewalls
US20170054035A1 (en) Method of fabricating electrostatically enhanced fins and stacked nanowire field effect transistors
US10629698B2 (en) Method and structure for enabling high aspect ratio sacrificial gates
US10217818B2 (en) Method of formation of germanium nanowires on bulk substrates
US8927397B2 (en) Diode structure and method for gate all around silicon nanowire technologies
JP2015517220A (ja) フィン構造を有する半導体装置、およびフィン構造を有する半導体装置を形成する方法
TW201301508A (zh) 半導體裝置及其製造方法
KR20140082839A (ko) 실리콘 카바이드 에피택시
US9917089B2 (en) III-V semiconductor CMOS FinFET device
US20150249139A1 (en) Methods of forming germanium-containing and/or iii-v nanowire gate-all-around transistors
US10998441B2 (en) Strained silicon complementary metal oxide semiconductor including a silicon containing tensile n-type fin field effect transistor and silicon containing compressive p-type fin field effect transistor formed using a dual relaxed substrate
JP6236260B2 (ja) バンド設計された半導体デバイスおよびその製造方法
US9947586B2 (en) Tunneling fin type field effect transistor with epitaxial source and drain regions
US20160149003A1 (en) Methods of Manufacturing Semiconductor Devices
CN111627815A (zh) 非平面型场效应晶体管的形成方法
CN110896027A (zh) 一种半导体器件纳米线及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210223

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right