CN104575586B - 基于错误信息的存储器设备保持模式 - Google Patents

基于错误信息的存储器设备保持模式 Download PDF

Info

Publication number
CN104575586B
CN104575586B CN201310480380.9A CN201310480380A CN104575586B CN 104575586 B CN104575586 B CN 104575586B CN 201310480380 A CN201310480380 A CN 201310480380A CN 104575586 B CN104575586 B CN 104575586B
Authority
CN
China
Prior art keywords
voltage
parameter
memory
holding
memory component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310480380.9A
Other languages
English (en)
Other versions
CN104575586A (zh
Inventor
郭子瑜
孔祥明
章沙雁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201310480380.9A priority Critical patent/CN104575586B/zh
Priority to US14/463,674 priority patent/US9343183B2/en
Publication of CN104575586A publication Critical patent/CN104575586A/zh
Application granted granted Critical
Publication of CN104575586B publication Critical patent/CN104575586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及基于错误信息的存储器设备保持模式。用于存储器设备的控制器，具有用于控制提供给在操作模式下和在保持模式下的存储器元件的功率的功率控制部。监视部接收并监视错误信息且存储部存储保持参数。在操作模式下，功率控制部使得操作电压被施加于存储器元件，并且在保持模式下，功率控制部使得时变电压被施加于存储器。功率控制部还基于保持参数而使得跨存储器元件的电压在第一保持电压与第二保持电压之间改变。

Description

基于错误信息的存储器设备保持模式
背景技术
本发明一般地涉及存储器设备，并且更具体地涉及用于具有低功率保持模式的存储器设备的控制器。
为了减少功率消耗，某些设备可以在不活动时被置于低功率模式。在低功率模式下，某些部件可能被供应低于正常工作电压的电压。降低跨部件的电压能够减少漏电流，导致设备的功率消耗的减少。
对于某些电路而言，诸如静态随机存取存储器（SRAM）设备，可能需要在部件处于节能模式的同时保持逻辑值。SRAM被视为一种易失性存储器，因为数据最后将在电源被去除之后丢失。然而，存储在SRAM中的数据通常将在电源被去除之后短时间持续。
本发明提供了一种存储器控制器和用于保持数据、然而仍节省功率的方法。
附图说明
通过参考优选实施例的以下描述以及附图，可以最好地理解本发明以及其目的和优点，在所述附图中：
图1是具有低功率模式的电子设备的示意性方框图；
图2是图示出根据本发明的实施例的用于调整保持参数的方法的流程图；
图3是示出了根据本发明的实施例的跨存储器元件的电压的时序图；
图4是示出了根据本发明的实施例的跨存储器元件的电压的时序图；
图5是根据本发明的实施例的跨存储器元件的电压的时序图，示出了已调整的VDDmin；
图6是根据本发明的实施例的跨存储器元件的电压的时序图，示出了已调整的TSW；
图7是图示出根据本发明的实施例的用于调整不止一个保持参数的方法的流程图；以及
图8是根据本发明的实施例的控制器的示意性方框图。
具体实施方式
下面结合附图所阐述的详细描述意图作为本发明的目前优选实施例的描述，并且并不意图表示可以用以实施本发明的仅有形式。应理解的是可以通过意图被涵盖在本发明的精神和范围内的不同实施例来实现相同或等价功能。在图中，自始至终使用相同的参考标号来指示相同的元件。此外，术语“包括”、“包含”或其任何其他变体意图涵盖非排他性包括，使得包括一列元件或步骤的模块、电路、设备部件、结构和方法步骤不仅包括那些元件，而且可以包括未明确地列出或为此类模块、电路、设备部件或步骤所固有的其他元件或步骤。以“包括...”继续的元件或步骤在没有更多约束的情况下并不排除包括该元件或步骤的附加相同元件或步骤的存在。
在一个实施例中，本发明提供了一种用于存储器设备的控制器。该控制器包括功率控制部以控制提供给在操作模式下和保持模式下的存储器设备的存储器元件的功率。监视部接收并监视指示存储器设备中的错误的错误信息。存储部存储保持参数。该保持参数是基于错误信息设置的。功率控制部促使操作电压被施加于在操作模式下的存储器元件，并且促使时变电压被施加于在保持模式下的存储器元件。功率控制部促使跨在保持模式下的存储器元件的电压在第一保持电压与第二保持电压之间改变，其中，第二保持电压小于第一保持电压，并且第一保持电压小于操作电压。功率控制部基于保持参数来控制第二保持电压。
在另一实施例中，本发明提供了一种包括存储器和存储器控制器的电子设备。该存储器控制器包括功率控制部以控制提供给在操作模式下和保持模式下的存储器设备的存储器元件的功率。监视部接收并监视指示存储器设备中的错误的错误信息。存储部存储保持参数。功率控制部促使操作电压被施加于在操作模式下的存储器元件，并且促使时变电压被施加于在保持模式下的存储器元件。功率控制部促使跨在保持模式下的存储器元件的电压在第一保持电压与第二保持电压之间改变，其中，第二保持电压小于第一保持电压，并且第一保持电压小于操作电压。功率控制部基于保持参数来控制第二保持电压，其中该保持参数是基于错误信息设置的。
在另一实施例中，本发明提供了一种控制到存储器设备的功率的方法。该方法包括向在操作模式下的存储器设备提供操作电压，并且向在保持模式下的存储器设备提供时变电压。该方法还包括基于保持参数在第一保持电压（VDDret）和第二保持电压（VDDmin）之间改变跨存储器设备的存储器元件的电压，其中，第二保持电压（VDDmin）小于第一保持电压（VDDret），并且第一保持电压（VDDret）小于操作电压（VDDOP）；接收指示存储器设备中的错误的错误信息；以及基于错误信息来设置保持参数。
现在参考图1，示出了根据本发明的实施例的电子设备100。设备100包括控制器110、存储器设备120以及错误处理器130。控制器110控制向存储器设备120提供电能的电源140。
存储器设备120与错误处理器130通信。错误处理器130包括检错部133和纠错部135。存储数据被从存储器设备120读取并提供给错误处理器130。还可以在存储器设备120与错误处理器130之间传递关于数据的存储器位置的地址信息。在一个实施例中，错误处理器130使用纠错码（ECC）来确认数据的完整性。存储在存储器设备120中的数据可以结合纠错码。当数据被读取时，检错部133基于纠错码来确定在数据中是否已出现错误。当由检错部133检测到错误时，关于错误的信息被提供给控制器110。关联地址信息也可以被传递至控制器110。在一个实施例中，检错部133还将数据传递至纠错部135。
纠错部135尝试修正所检测的错误。在某些示例中，进行关于所检测错误是否能够被修正的确定。在某些示例中，检错部133确定所检测错误是否能够被修正，并且只有当确定该错误能够被修正式，才将数据传递至纠错部135。在某些示例中，纠错部135确定所检测错误是否能够被修正，并且只有当确定该错误能够被修正时才尝试修正错误。当确定该错误不能被修正时，可以执行其他补救措施，诸如重新启动设备100。
在某些示例中，检错部133能够检测单个位或双位错误，并且纠错部135能够修正单个位错误。
在某些示例中，错误处理器130可以包括错误地址检测器以确定所检测错误的存储器地址。此外，错误处理器130可以包括错误故障率检测器以确定错误在同一地址处重新发生的速率或频率。
控制器110控制到在操作模式下和保持模式下的存储器设备120的功率。操作模式是存储器设备120的正常操作模式，其中，存储器可以被读出和写入。保持模式是低功率模式，其中，存储器不进行操作（即不是可读或可写的），但是保持存储在存储器设备120中的数据。保持模式可以与睡眠模式相关联，并且例如，可以在预定休止时段之后进入。在保持模式下，控制器110促使跨存储器设备120的存储器元件的保持电压在第一保持电压与第二保持电压之间改变，其中，第二保持电压小于第一保持电压，并且第一保持电压小于操作电压。在低功率模式下施加于存储器设备120的电压基于所存储的保持参数被控制器110控制。保持参数控制保持模式下的功率减少与保持模式下的引入数据错误的风险之间的平衡。在某些示例中，ECC单个位故障率被用作存储器保持的稳健性的度量。
保持参数被控制器110基于从错误处理器130的检错部133提供给控制器110的关于所检测错误的信息来设置或重置。
图2示出了用于确定保持参数是否将被设置（即，重置或调整）的方法200的示例的流程图。
该方法在210处开始。在210处，确定是否已检测到诸如位故障的数据错误。在某些示例中，一旦从保持模式进入操作模式之后，对整个存储器设备120检查错误一次。如果未检测到错误，则确定保持参数是适当的，并且该方法在280处终止。当在220处检测到错误时，该方法移动至230，在那里确定位A是否已失效（fail）。位A指的是先前已被检测作为弱位或由于低电源电压而易于发生错误的位的存储器设备的存储器元素。位A可以由例如内置自测试（BIST）来确定。如果确定位A已失效，则方法前进至260。如果位A未失效，则该方法前进至240。在240处，失效位（其不是位A）被指示为位X。如果这是此特定位第一次失效，则方法移动至250，在那里与此位相关联的计数器被增量。替换地，可以以某种其他方式来跟踪此特定位的故障。该过程然后在280处终止。用于位X的增量计数器在保持模式与操作模式之间的后续循环期间被保持（例如，直至在后续操作模式下在步骤260中被重置）。因此，同一位X的进一步故障在计数器已被重置之前导致该方法在步骤240处遵循“是”分支。如果在步骤240处确定（例如，基于用于该特定位的计数器）位X先前已失效（即，当前故障是位X的第二次故障），在方法移动至步骤260。在步骤260处，先前已经失效的位的计数器被重置，或者失效位的跟踪被以某种其他方式更新，以反映保持参数已被调整。在步骤270处，调整保持参数以便减少后续保持模式下的数据错误的发生。该方法然后在280处结束。在某些示例中，保持参数在保持模式的连续时段之间至多被调整一次。这避免了基于参数处于其前一值发生的错误对保持参数的进一步调整。
在图2中所示的实施例中，位X中的一个错误不会导致保持参数的调整，但是同一位中的两个错误会这样，可能在有界时间段内。例如，如果位X在连续保持模式下失效两次，则可以调整保持参数，使得位X的第二次故障将不会促使保持参数被调整，如果保持模式在故障之间发生且位X在该保持模式下并未失效。这帮助辨别可能由保持模式下的电压不足而引起的错误（例如，由于不良设置或亚最佳保持参数），其被预期从被预期在随机位处发生的错误（例如，由例如辐射引起的软错误）开始反复地在同一位处发生。
其他算法是可能的，例如仅基于位A中的故障，或者仅基于位X的故障。引起保持参数的改变所需的位A和位X的故障数目在上述示例中分别地是1和2，但是可以选择其他值。例如，在调整保持参数之前可能要求位A中的不止一个错误。同样地，在调整保持参数之前，可能要求位X中的单个错误或位X中的超过两个错误。在某些实施例中，只有最近的位X故障被记录，使得要求同一位的两次连续故障以引起保持参数的改变。还可以使用其他标准。例如，可以要求超过预定阈值数目的不同位的故障。可以使用标准的组合。已检测到其数据错误的位的跟踪（例如，用于位X的计数器）可以被以许多方式且在各种时间重置。例如，如果在预定数目的到数据保持模式的过渡和返回操作模式之后未再检测到错误，则可以将该跟踪重置。
图3示出了图示出在控制器110的控制下由电源140供应给存储器设备120的电压的示例的图表。
在时间t1，存储器设备处于操作模式，并且被供应电压VDDOP。在时间t2，存储器设备过渡至第一低功率模式，并且在t2与t3之间保持在第一低功率模式。在第一低功率模式下，存储器设备120在小于工作电压VDDOP的电压VDDLP1下接收功率。在第一低功率模式下，跨存储器设备120的元件的电压相对于操作模式下的电压被减小，减少了漏电流。VDDLP1可以被设置在足以可靠地保持存储器设备中的数据的电平。在某些示例中，VDDLP1被设置成由制造厂指定的最小数据保持电压VDDM。在某些示例中，VDDM可以是例如0.57V。通常，VDDM被保守地设置，并且大于测量的最小保持电压Vmin，以便覆盖由存储器元件的大样本范围上（例如>8MB的SRAM位）的变化引起的非固有界外值。例如，Vmin可以是例如0.5V。t2与t3之间的时间段TWAIT可以是例如使用时钟信号计数的预定时间段。
从VDDOP至VDDLP1的过渡被示为本质上即刻的，但是在实践中，该过渡可能是逐渐的，并且可以由存储器设备的阻抗、功率控制系统的输出性能和/或用户的选择来确定。
在时间t3，存储器设备过渡至第二低功率模式，其中可变电压被施加于存储器设备。在t3与t4之间，电压VDDLP2被施加于存储器设备的存储器元件。VDDLP2小于VDDLP1。在t3与t4之间，跨存储器元件的电压从VDDLP1下降至VDDmin。在时间t4，跨存储器元件的电压达到VDDmin且跨存储器元件施加电压VDDLP3。VDDLP3大于VDDLP2和VDDmin，促使跨存储器元件的电压增加。在时间t5，跨存储器元件的电压达到VDDret且施加于存储器元件的电压再次被减小至VDDLP2。VDDLP2与VDDLP3之间的交变施加电压的图案被重复至t7为止。在t7处，存储器设备被置于操作，并且VDDOP被施加于存储器元件。跨存储器元件的电压增加，并且在t8处，跨存储器元件的电压为VDDOP。
如能够看到的，VDDmin≥VDDLP2，并且VDDret≤VDDLP3。在某些实施例中，VDDLP2可以是接地电压。在其他示例中，VDDLP2可以等于VDDmin。在某些示例中，VDDret可以等于VDDLP3。在某些示例中，VDDLP3<VDDLP1，并且在某些示例中VDDLP3＝VDDLP1。还可以有VDDLP3>VDDLP1。
可以将VDDret视为第一保持电压，并且可以将VDDmin视为第二保持电压。
当VDDLP2＝VDDmin时，跨存储器元件的电压可以被保持在VDDmin达一非零时间段（例如，预定时间段）。同样地，当VDDret＝VDDLP3时，存储器元件可以被保持在VDDret达一非零时间段（例如预定时间段）。
图4示出了跨存储器元件的电压的示例，其中，跨存储器元件的电压被保持在VDDret和VDDmin中的每一个达一非零时间段。在某些示例中，跨存储器元件的电压被保持在VDDret和VDDmin中的仅一个或两者都不是达一非零时间段。在图4处，在t1，跨存储器元件的电压从VDDret开始下降，并且在时间t2达到VDDmin。电压保持在VDDmin直至t3为止，那时较高电压（VDDLP3＝VDDret）被施加于存储器元件。在t4处，电压达到VDDret并保持在此电压直至t5为止，那时施加电压被减小（至VDDLP2＝VDDmin）。在t6处，跨存储器元件的电压达到VDDmin，并且该过程持续至保持模式被终止。
在图3和4中，两个电压电平之间的过渡仅仅是示意性的。通常，过渡的速率和形式将特别地取决于存储部和关联电力导体网的阻抗和电源的电容，并且可以有其他形式（例如本质上线性的过渡）。
第二低功率模式具有比第一低功率模式低的RMS电压，并且因此漏电流在第二低功率模式下较低。VDDLP3的间歇性施加刷新或恢复存储器元件中的电荷，以避免或减少由于在VDDLP1以下的电压的施加而引起的数据错误的发生。
第一低功率模式（例如，图3的t2和t3之间的时段）可以被视为数据保持模式的一部分。然而，出于本描述的目的，数据保持模式描述第二低功率模式（例如，图3中的t3与t7之间的时段）。模式之间电压过渡时段，例如图3的t7和t8之间，能够被分配给相邻模式中的任一个或两者都不分配给。例如，可以将t7和t8之间的时段视为第二低功率模式（数据保持模式）的一部分，可以视为操作模式的一部分，或者可以视为单独过渡模式。在某些示例中，只有当跨存储器元件的电压已达到工作电压电平VDDOP时，存储器设备才被视为处于操作模式。这能够帮助避免在电压在标称工作电压以下时使存储器设备操作，改善了可靠性。
在某些示例中，存储器设备直接从操作模式过渡至第二低功率模式，而不经由第一低功率模式过去。
在某些示例中，响应于第二低功率模式将不被使用的确定，存储器设备直接从第一低功率模式过渡至操作模式，而不经由第二低功率模式过去。例如，该确定可以基于用户的选择，例如按照由用户设置的控制寄存器中的值来控制。
图5示出了保持参数改变时的跨存储器元件的电压的示例。在图5的示例中，保持参数是VDDmin。在t1和t2之间的时段中，存储器设备处于操作模式，如在图3的示例中。在图5的示例中，不存在第一低功率模式，并且在t2处存储器设备直接从操作模式过渡至第二低功率模式。在本示例中，VDDmin是具有初始值VDDmin0的参数。在某些示例中，VDDmin0被设置成使得VDDM>VDDmin0≥VDDmin。第二低功率模式与图3的类似。施加电压在VDDLP2和VDDLP3之间切换，因此跨存储器元件的电压在VDDmin与VDDret之间改变，如在图3中。在t7处，存储器设备将返回至操作模式，并且施加电压增加至VDDOP。在t8和t9之间，存储器设备处于操作模式，并且正常地执行读/写操作。出于本示例的目的，在t8与t9之间的时段期间，检测一个或多个数据错误并确定应改变保持参数以改善保持模式的可靠性。根据本示例，根据VDDmin1＝VDdmin0+ΔVDDM来调整参数VDDmin，其中，ΔVDDM是描述最小电压变化的预定参数。在某些实例中，ΔVDDM可以具有固定值（例如0.01V）或者可以根据算法来确定，诸如ΔDDM=(VDDLP3-VDDmin)/k，其中，VDDmin1是VDDmin的当前值，（例如最近的VDDmin0、VDDmin1等）且k是固定整数，例如2、5或10。存在用于设置ΔVDDM的其他可能性。
在t9，存储器设备将过渡至第二低功率模式，并且VDDLP2′被供应给存储器设备。在某些示例中VDDLP2′＝VDDmin1。在某些示例中VDDLP2′＝VDDLP2且可以通过检测跨存储器设备的电压来控制电源电压以确定跨存储器元件的电压何时达到VDDmin1。在t10与t11之间，VDDLP3′被供应给存储器设备。在某些示例中，VDDLP3′＝VDDLP3。在某些示例中VDDLP3′>VDDLP3，例如VDDLP3′=VDDLP3+ΔVDDM。其中，VDDLP3′＝VDDLP3，不需要生成附加电压电平，简化了电源要求。
在t11处，跨存储器元件的电压达到VDDret′。在某些示例中，供应给存储器设备的电压被控制，使得VDDret′＝VDDret。在其他示例中，可以控制电压供应，使得VDDret′>VDDret。例如，VDDret′＝VDDret+ΔVDDM。在某些示例中，VDDret′的值并未受到直接控制，而是VDDmin1、VDDLP3′、t10与t11之间的时间段和存储器设备的阻抗性质等的值的结果。
在后续操作循环中，例如在返回操作模式和进一步检测的错误之后，可以进一步调整参数VDDmin，使得VDDmink+i=VDDmink+ΔVDDM，其中，ΔVDDM能够在VDDmin的调整之间改变，这可以表示为VDDmin k+l=VDDmin k+ΔVDDM k+1。
图6示出了其中保持参数是电源切换时段TSW、以及其间VDDLP2被供应给存储器设备的时间段的示例。在t1和t6之间，图6类似于图5。t5与t6之间的时间段对应于TSW的初始值，TSW0。根据某些示例，间接地通过设置TSW来控制VDDmin，使得VDDmin特别地取决于TSW、VDDLP2、VDDret以及存储器设备的阻抗。在某些示例中，跨存储器元件的电压可以在t6之前达到VDDLP2。在这种情况下，VDDmin＝VDDLP2，并且TSW控制跨存储器设备的电压保持在VDDmin的时间段。
如在图5中，存储器设备返回至在t8与t9之间的操作模式，并且保持参数TSW在这种情况下由于一个或多个所检测的数据错误而被调整（例如，如相对于图2所述）。在这种情况下，TSW从TSW0变成TSW1，其中，TSW1<TSW0。结果，当存储器设备返回至保持模式时，施加VDDLP2的时间段被减小，如t11和t12之间所示。相应地，施加保持电压VDDLP3之间的时间段被减小，降低了数据错误的可能性。在某些示例中，其中，跨存储器元件的电压到t12时尚未达到VDDLP2，跨存储器元件的最小电压例如从VDDmin增加至VDDmin′，如图6中所示。这也降低了数据错误的可能性。在某些示例中，当VDDmin′>VDDmin时，可以减少电压从VDDmin′增加至VDDret所需的时间（例如，将t3至t5与图6中的t12至t13相比较）。在某些情况下，如图6中所示，可以相应地减小用于施加VDDLP3的时段（例如，通过施加VDDLP3达到基于跨存储器元件的电压的测量结果而确定的时段）。在其他情况下，当TSW改变时，不改变施加VDDLP3的时间段。因此，电压VDDret可以随着TSW被减小而增加（至VDDLP3的最大值）。在电压在施加VDDLP3的时段结束之前（例如，在图6中的t13之前）达到VDDLP3的情况下，TSW的减小将导致跨存储器元件的电压较早地达到VDDLP3，并且因此被保持在VDDLP3更长时间。
可以有各种选择用于设置TSW1。例如TW1=TSW0/2，或者更一般地TSW1=TSW0/q，其中，q是大于1的预定正实数或整数值。
出于举例说明的目的，图6示出了在t2与t3之间下降至VDDmin且在t9与t19之间下降至VDDmin′的跨存储器元件的电压。然而，在某些示例中，时间段t2至t3及t9和t10等于TSW（即，分别地TSW0和TSW1）。在这种情况下，跨存储器元件的电压将不一定分别在时间t3和t10达到VDDmin或VDDmin′。在这种情况下，跨存储器元件的电压的细节VDDmin′>VDDmin将取决于施加电压的值、电压被施加的时间段、存储器设备的阻抗等。
在替换示例中，当TSW减小时，调整电源电路的加载以在施加电压从VDDLP2变成VDDLP3时（例如，在图6的t11与t12之间）增加电压降的速率，使得VDDmin′=VDDmin。同样地，当TSW增加时，调整电源电路的加载以减小电压降的速率，以每当设备进入第二低功率模式时保持VDDmin本质上相同。
根据某些示例，调整保持参数允许存储器设备对保持模式进行调谐以在降低保持模式下的功率的同时降低数据错误的可能性。在某些示例中，可以将设备视为“学习”最佳（或接近于最佳）保持参数。调谐或学习自动地将由过程变化等引起的特定设备的性质考虑在内。此外，根据某些示例，调谐或学习允许保持模式随存储器的改变而改变，例如在一个先前可靠的位（位X）已变得更易于在保持模式下发生故障的情况下。位X的此类改变可以是例如老化或暴露于高温的结果。
在某些示例中，仅一个保持参数改变。在某些示例中，可以改变不止一个保持参数。例如，当检测到数据错误时，可以同时地改变两个（或更多）保持参数。在某些示例中，不止一个保持参数是可改变的，但是每次只有一个改变（使得设备在参数的每次改变之间进入保持模式）。在此类示例中，改变的保持参数可以取决于错误类型（例如，位A或位X），可以替代地，或者可以取决于保持参数的相应值。
根据某些示例，当保持参数将改变时，TSW被减半。当要求后续参数改变时，VDDmin增加且TSW被设置成其原始值。
图7是根据本发明的实施例的方法700的流程图。该方法在703处开始并前进至步骤705，在那里，诸如VDDret和TSW的参数值被初始化例如成默认值。最弱位、位A的位置被存储。还可以发生其他初始化，诸如设置ΔVDDM的值。
在步骤710处，设备进入数据保持模式（第二低功率模式）。在某些示例中，设备可以在步骤720处直接从705进入操作模式，而不是在步骤710处首先进入数据保持模式。
在步骤720处，设备被带入操作模式，并在步骤730处对位错误执行检查。在本示例中，假设单个位错误能够被修正，而两个或更多位中的错误不一定能被修正。然而，还可以有其他错误处理方法。
如果未检测到错误，则在723处，确定是否已经历了其中未检测到或仅检测到非重复单个位错误的预定间隔（例如，保持模式和操作模式的时间段或多个循环）。在这种情况下，非重复单个位错误是位X中的错误，而同一位X在预定间隔中未经历第二次错误。此类错误很可能是由于在设备外部引起且与设备在保持模式下的操作无关的随机事件而引起的，诸如辐射。可以将该时间段定义为预定数目的保持模式/操作模式而不是恒定时间段。在某些示例中，732可以测试该间隔中的存储器设备中的所有错误的不存在。在某些示例中，可以施加不止一个测试，并且可以对每个测试使用不同的间隔。例如，在732处，可以测试(P(1)AND P(2))OR P(3)是否为真，其中，P(1)＝“不超过一个单个位错误在位X中在至少一个第一间隔期间已发生”，P(2)＝没有错误在位A中在至少一个第二间隔期间发生，并且P(3)＝没有错误在位A或位X中在至少一个第三间隔期间发生错误，其中，每个间隔的结尾是当前时间。在某些示例中，第三间隔可以短于第一和第二间隔。在某些示例中，间隔被不同地测量（例如，在保持与操作模式之间的循环中测量第一和第二间隔，并且可以将第三间隔测量为时间段）。
如果预定间隔尚未经历错误或仅非重复单个位错误，则该方法在设备下一次被置于保持模式中时返回至710。然而，如果在732处，确定在预定间隔期间未发生错误或无重复错误，则该方法移动至733。在733处确定是否将调整TSW，例如通过检查在本文中被称为Opt2的用户定义参数。当Ope 2处于第一状态时，TSW的调整被启用，而当Opt 2处于第二状态时，TSW的调整被禁用。如果将调整TSW，则该方法移动至735且TSW增加。在某些示例中通过设置TSW=2*TSW0而增加TSW。在某些示例中，TSW被设置成为其当前值的双倍：TSW=TSW×2。在某些示例中，可以针对TSW来设置预定值TSWMAX，例如，如果TSW＝TSW×2是TSW的正常增量，则TSW=MIN(TSWMAX,TSW×2)。在某些示例中，对TSW的调整可以由频率控制器820进行，如下面更详细地描述的。如果TSW将不会被调整，则方法移动至738，在那里，VDDmin被减小（例如ΔVDDM）且TSW被重置成TSW0。因此，在预定时间段（例如，预定数目的保持循环）内未发生可归于保持参数的错误时，能够调整保持参数以减少保持模式下的能量。当对于许多连续保持模式而言未发生错误时，可能的是保持参数过于保守，并且通过使用不那么保守的保持参数，可以在保持模式下实现更大的功率节省。在随后由于错误（例如，位A中，或者位X中的反复错误）的存在确定新保持参数不保守的情况下，可以再次对保持参数进行改变以降低错误风险，遵循后续保持模式，如图7中所示。
如果在730处检测到错误，则确定位A是否失效。如果位A失效，则该方法移动至770，否则该方法移动至750。在750处，由于已发生位错误，并且在位A中未发生错误，位X（其为除位A之外的任何位）被确定为已失效。在750处确定特定位X先前是否已被检测到失效。在位X先前已失效的情况下，该方法前进至770。在其为位X的第一次检测故障的情况下，该方法移动至760，在那里，位X的地址被存储（以便促进750处的未来检查）且数据被修正（例如由纠错部135）。该方法然后返回至710。
当在740处已检测到位A中的故障或者在750处检测到位X中的第二次故障时，该方法前进至770。在770处，以与上文相对于733所述类似的方式，确定是否将调整TSW。当要调整TSW时，该方法前进至780，在那里，TSW被减小（例如，在某些示例中，TSW可以被减半），并且该方法然后移动至790，在那里，数据被修正（例如，由纠错部135）。如果在770处确定将不会调整TSW，则该方法移动至785，在那里，VDDmin被增加VDDM且TSW被重置成初始值TSW0。该方法然后移动至790，在那里数据被修正。在保持参数已被更新（在780处或785处）且数据已被修正（在790处）之后，该方法返回至710。
应注意的是当从760或790返回至710时，设备不需要直接返回至保持模式。该设备可以保持在操作模式，并且继续检查和修正错误。然而，此类错误的检测将不会促使该方法执行步骤740至790中的任何一个，因为保持参数已被更新，并且错误不是具有当前保持参数的保持模式的结果。当设备下一次进入保持模式时，该方法从图7的710继续。
技术人员将想到用于设置或重置保持参数的各种规则。
图8是根据本发明的实施例的控制器110的示意性方框图。控制器110包括用于控制由电源140供应给存储器设备120的电压的功率控制器830。保持模式被提供给功率控制器830的输入Opt启用或禁用。在一个实施例中，opt是用户可选择的以启用或禁用保持模式。在本文中，用户不一定是最终用户，而是可以是包括控制器110的设备的制造商。
非易失性存储器810存储保持参数和在该方法中使用的在存储器120被断电之后将被保持的其他信息。例如，NVM 810可以包括初始值寄存器815以存储初始值，诸如保持参数的默认值（例如，TSW0和VDDmin0）、最弱位的位置（例如，Addr(A)、位A的地址）以及在调整保持参数时所使用的参数（例如，ΔVDDM）。NVM 810还可以包括寄存器817以存储保持参数的当前值和供在保持方法中使用的在设备的初始化之后确定的其他信息。例如，寄存器817可以存储VDDmin的当前值、TSW0的当前值和/或自从保持参数的最后一次改变以来已失效的任何位（可能不包括位A）的地址（Addr(X)）。由于这些被存储在非易失性存储器中，所以即使当设备被断电时，这些参数的当前值也能够被保持，使得当设备下一次被通电时，不需要再次从头开始确定优选保持参数。
在某些示例中，实际参数值不需要被存储。例如，在使用图7的方法的情况下，TSW0/2可以简单地表示指示TSW的当前值是TSW0还是TSW0/2的一位标志。
可以基于来自错误处理器130的输出来设置寄存器817中的值。VDDmin的值被提供给线选择器840。线选择器840从初始值寄存器815接收VDDmin0并从寄存器817接收VDDmin，并且基于用户可选择参数Opt1的值将这些输入中的一个提供给第二选择器845。Opt1定义VDDmin在保持模式下是否能够被改变。当Opt1被设置成允许VDDmin改变时，线选择器840传递VDDmin，并且当Opt 1被设置成不允许VDDmin改变时，线选择器840传递VDdmin0。
第二选择器845从线选择器840接收VDDmin或VDdmin0，并且还接收VDDLP1。第二选择器845然后基于用户可选择参数Opt的值将接收到的值中的一个传递至功率控制器830。Opt确定第二节能模式在设备中是否被禁用。如果Opt被设置成禁用第二低功率模式，则第二选择器845将VDDLP1传递至功率控制器830，而如果第二节能模式被启用，则第二选择器845将从线选择器840接收到的值（VDDmin或VDDmin0）传递至功率控制器830。因此，当Opt 1被设置成防止第二低功率模式时，只有VDDLP1、供在第一节能模式下使用的电压被传递至功率控制器830。在这种状态下，设备将直接在第一低功率模式与操作模式之间过渡，而不向/从第二低功率模式过渡。
频率控制器820控制在第二低功率模式下施加VDDLP2的时间段。计数器823从寄存器815和817接收TSW0和TSW0/2的值。计数器823还从低功率计时器824接收时钟信号。低功率计时器824可以提供例如1KHz时钟。
计数器823向第三选择器825输出指示TSW0和TSW的时序的信号。第三选择器825基于用户可选择信号Opt2将TSW0或TSW传递至同步部827。Opt2指示TSW在保持模式下是否能够改变。同步部827使来自第三选择器825的信号与系统时钟CLK同步并向功率控制器830输出时钟信号。
在图8的示例中，控制器110能够控制VDDmin和TSW中的一者或两者。可以根据图7的方法来控制VDDmin和TSW。
在某些示例中，TSW可以采取除TSW0和TSW0/2之外的值。在此类示例中，寄存器817存储TSW的当前值并将其传递至计数器823。
如上所述，根据某些示例，由ECC位故障的原因和速率来动态地控制一个或多个保持参数（例如，TSW和/或VDDmin0）。
在前述说明书中，已参考本发明的实施例的特定示例描述了本发明。然而，将显而易见的是在不脱离如在所附权利要求中所阐述的本发明的宽泛精神和范围的情况下可以对其进行各种修改和变更。
在本文中所讨论的连接可以是适合于例如经由中间设备从和向各节点、单元或设备传输信号的任何类型的连接。相应地，除非另外暗示或说明，该连接可以例如为直接连接或间接连接。该连接是相对于单个连接、多个连接、单向连接或双向连接图示或描述的。然而，不同的实施例可以改变连接的实施方式。例如，可以使用单独的单向连接而不是双向连接且反之亦然。并且，可以用串行地或以时间复用方式来传输多个信号的单个连接来替换多个连接。同样地，可以将载送多个信号的单个连接分离成载送这些信号的子集的各种不同连接。因此，存在用于传输信号的许多选项。
本文所述的每个逻辑信号可以被设计为正或负逻辑。在负逻辑信号的情况下，信号是低电平有效的，其中逻辑真状态对应于逻辑电平零。在正逻辑信号的情况下，信号是高电平有效的，其中逻辑真状态对应于逻辑电平一。请注意，本文所述的任何信号能够被设计为负或正逻辑信号。因此，在替换实施例中，被描述为正逻辑信号的那些信号可以被实现为负逻辑信号，并且被描述为负逻辑信号的那些信号可以被实现为正逻辑信号。
本领域的技术人将认识到逻辑块之间的边界仅仅是说明性，并且替换实施例可以将逻辑块或电路元件合并，或者对各种逻辑块或电路元件施加功能的替换分解。因此，应理解的是本文所描述的架构仅仅是示例性的，并且事实上，能够实现许多其他架构，其实现相同的功能。例如，可以在单个寄存器中实现图8和815和817的寄存器。在使用多个寄存器的情况下，它们之间的数据分配不受特别限制。
用以实现相同功能的部件的任何布置都是有效地“关联的”，使得实现期望的功能。因此，可以将被组合以实现特定功能的本文中的任何两个部件视为彼此“相关联”，使得实现期望的功能，无论架构或中间部件如何。同样地，还可以将这样关联的任何两个部件视为被相互“可操作地连接”或“可操作地耦合”以实现期望的功能。
此外，本领域的技术人将认识到上述操作之间的边界仅仅是说明性的。可以将多个操作组合成单个操作，可以将单个操作分配在附加操作中，并且可以在时间上至少部分地重叠地执行操作。此外，替换实施例可以包括特定操作的多个实例，并且在各种其他实施例中可以改变操作的顺序。
并且例如，在一个实施例中，可以将所示实施例实现为位于单个集成电路上或同一设备内的电路。替换地，可以将示例实现为以适当的方式被彼此互连的任何数目的单独集成电路或单独设备。
并且，例如可以将示例或其一部分实现为物理电路或可转换成物理电路的逻辑表示的软或代码表示，诸如用任何适当类型的硬件描述语言。
并且，本发明不限于用不可编程硬件实现的物理设备或单元，而是还能够应用于能够通过根据适当程序代码来操作而执行期望设备功能的可编程设备或单元，诸如大型机、微型计算机、服务器、工作站、个人计算机、笔记本、个人数字助理、电子游戏、汽车及其它嵌入式系统、蜂窝电话和各种其他无线设备，在本申请中共同地表示为“计算机系统”。
本发明的优选实施例的描述是出于图示和描述的目的而提出的，但是并不意图是排他性的或使本发明局限于所公开的形式。本领域的技术人员将认识到的是在不脱离其宽泛发明构思的情况下可以对上述实施例进行改变。因此，应理解的是本发明不限于公开的特定实施例，而是覆盖在由所附权利要求定义的本发明的精神和范围内的修改。

Claims (20)

1.一种用于存储器设备的控制器，包括：
功率控制部，用于控制提供给在操作模式下和在保持模式下的存储器设备的存储器元件的功率；
监视部，用于接收和监视指示存储器设备中的错误的错误信息；以及
存储部，用于存储保持参数，其中，
所述功率控制部使得操作电压被施加于在操作模式下的存储器元件，并且使得时变电压被施加于在保持模式下的存储器元件，
所述时变电压在第一保持电压和第二保持电压之间改变，第二保持电压小于第一保持电压，并且第一保持电压小于操作电压，
所述功率控制部基于保持参数来控制第二保持电压，以及
所述保持参数基于错误信息被设置。
2.根据权利要求1的控制器，其中，所述错误信息是基于纠错码的。
3.根据权利要求1的控制器，其中，所述错误信息是基于读取在操作模式下的存储器的结果而确定的。
4.根据权利要求1的控制器，其中，所述保持参数基于指示存储器元件中的错误的错误信息被设置，并且所述存储器元件是选自形成所述存储器设备的多个存储器元件的参考存储器元件，该参考存储器元件是基于确定参考存储器元件由于比所述多个存储器元件中的其他存储器元件低的电压而更易于发生错误被选择的。
5.根据权利要求1的控制器，其中，所述保持参数基于指示存储器元件中的错误的错误信息被设置。
6.根据权利要求5的控制器，其中，所述保持参数基于存储器元件中的所检测错误的数目超过预定阈值而被设置。
7.根据权利要求1的控制器，其中，在保持模式下，所述功率控制部使得第一施加电压和第二施加电压被施加于存储器元件，并且其中所述保持参数被用来确定
第二施加电压的值和
用于在保持模式下施加第一施加电压和第二施加电压中的一者或两者的时序中的至少一个，
使得在保持模式下，跨存储器元件的电压在第一保持电压和第二保持电压之间改变。
8.根据权利要求1的控制器，其中，所述保持参数基于用户控制设置从多个保持参数中选择。
9.根据权利要求1的控制器，还包括：
频率控制器，被布置成接收用户控制的设置和保持参数，以用于控制第一施加电压和第二施加电压被供应给存储器设备的时间段，
其中，所述频率控制器包括
选择部，基于用户控制的设置来选择基于保持参数的默认值的时钟和基于保持参数的已调整值的时钟中的一个，以及
同步部，使由所述选择部所选择的时钟与系统时钟同步。
10.一种用于存储器设备的控制器，包括：
存储器设备；以及
控制器，被耦合到存储器设备，该控制器包括：
功率控制部，用于控制提供给在操作模式下和在保持模式下的存储器设备的存储器元件的功率；
监视部，用于接收和监视指示存储器设备中的错误的错误信息；以及
存储部，用于存储保持参数，其中，
所述功率控制部使得操作电压被施加于在操作模式下的存储器元件，并且使得时变电压被施加于在保持模式下的存储器元件，
所述功率控制部使得所述时变电压在第一保持电压和第二保持电压之间改变，第二保持电压小于第一保持电压，并且第一保持电压小于操作电压，
所述功率控制部基于保持参数来控制第二保持电压，所述保持参数基于错误信息被设置。
11.一种控制提供给存储器设备的多个存储器元件的功率的方法，包括：
向在操作模式下的存储器设备提供操作电压；
向在保持模式下的存储器设备提供时变电压；
基于保持参数来改变时变电压，以在第一保持电压与第二保持电压之间改变跨存储器元件的电压，该第二保持电压小于第一保持电压，并且该第一保持电压小于操作电压；
接收指示存储器设备中的错误的错误信息；以及
基于该错误信息来设置保持参数。
12.根据权利要求11的方法，其中，所述错误信息是基于纠错码的。
13.根据权利要求11的方法，其中，所述错误信息是基于读取在操作模式下的存储器的结果的。
14.根据权利要求11的方法，其中，所述保持参数基于指示参考存储器元件中的错误的错误信息被设置，该参考存储器元件是基于确定该参考存储器元件由于比所述多个存储器元件中的其他存储器元件低的电压而更易于发生错误而从所述多个存储器元件中被选择出的。
15.根据权利要求11的方法，其中，所述保持参数基于指示所述多个存储器元件中的存储器元件中的错误的错误信息被设置。
16.根据权利要求15的方法，其中，所述保持参数基于存储器元件中的所检测错误的数目超过预定阈值而被设置。
17.根据权利要求11的方法，其中，所述保持参数当所接收的错误信息指示在预选择的参考存储器元件中错误发生一次和除预选择的参考存储器元件以外的存储器元件中错误发生至少两次中的至少一个时改变。
18.根据权利要求11的方法，其中，在保持模式下，第一保持和第二保持电压被施加于存储器元件，并且其中保持参数确定第二施加电压的值和用于施加第一保持和第二保持电压中的一者或两者的时序中的至少一个，使得跨存储器元件的电压在第一保持电压和第二保持电压之间改变。
19.根据权利要求11的方法，其中，所述保持参数基于用户控制的设置而从多个保持参数中选择。
20.根据权利要求11的方法，还包括：
当错误信息指示所检测错误满足预定条件时设置保持参数，所述预定条件是以下各项中的一个：
a)在存储器设备中无错误达第一时间间隔段；
b)在第二时间间隔段中只有单个位错误；
c)在预定参考存储器元件中无错误；以及
d)a至c中的两个或更多个的逻辑组合。
CN201310480380.9A 2013-10-15 2013-10-15 基于错误信息的存储器设备保持模式 Active CN104575586B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310480380.9A CN104575586B (zh) 2013-10-15 2013-10-15 基于错误信息的存储器设备保持模式
US14/463,674 US9343183B2 (en) 2013-10-15 2014-08-20 Memory device retention mode based on error information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310480380.9A CN104575586B (zh) 2013-10-15 2013-10-15 基于错误信息的存储器设备保持模式

Publications (2)

Publication Number Publication Date
CN104575586A CN104575586A (zh) 2015-04-29
CN104575586B true CN104575586B (zh) 2019-02-22

Family

ID=52810705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310480380.9A Active CN104575586B (zh) 2013-10-15 2013-10-15 基于错误信息的存储器设备保持模式

Country Status (2)

Country Link
US (1) US9343183B2 (zh)
CN (1) CN104575586B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101439815B1 (ko) * 2013-03-08 2014-09-11 고려대학교 산학협력단 메모리에서의 에러 정정 처리 회로 및 에러 정정 처리 방법
US9786356B2 (en) * 2015-01-30 2017-10-10 Qualcomm Incorporated Memory device with adaptive voltage scaling based on error information
US9495000B1 (en) * 2015-04-30 2016-11-15 Qualcomm Technologies International, Ltd. Power management of a wireless device
CN105719702A (zh) * 2016-01-26 2016-06-29 中国科学院微电子研究所 改进型存储器错误检测方法及装置
US10896138B2 (en) * 2016-05-27 2021-01-19 Apple Inc. Dynamically controlling random access memory retention in a wireless device
CN108073211B (zh) * 2016-11-11 2020-07-10 中芯国际集成电路制造(上海)有限公司 一种保持电压的产生电路及电子设备
CN107301881B (zh) * 2017-06-30 2020-06-09 哈尔滨工业大学 一种基于4位相邻和3位突发纠错码的sram存储器抗辐射加固方法及存储器系统
US10825486B2 (en) 2018-04-09 2020-11-03 Nxp Usa, Inc. High performance method for reduction of memory power consumption employing RAM retention mode control with low latency and maximum granularity
US11094395B2 (en) * 2019-11-07 2021-08-17 Apple Inc. Retention voltage management for a volatile memory
CN114121056A (zh) * 2020-08-26 2022-03-01 恩智浦美国有限公司 用于易失性存储器中的自适应保留电压的装置和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742482A (en) * 1985-10-29 1988-05-03 Hayes Microcomputer Products, Inc. Modem controller
CN1359485A (zh) * 1999-06-29 2002-07-17 英特尔公司 用于动态改变控制存储器的功耗水平的池的尺寸的方法和设备
CN103064500A (zh) * 2011-09-22 2013-04-24 株式会社东芝 控制设备和控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3969278B2 (ja) * 2002-10-21 2007-09-05 株式会社デンソー 電子制御装置
US7365596B2 (en) * 2004-04-06 2008-04-29 Freescale Semiconductor, Inc. State retention within a data processing system
US7183825B2 (en) * 2004-04-06 2007-02-27 Freescale Semiconductor, Inc. State retention within a data processing system
US7437626B2 (en) 2005-02-11 2008-10-14 International Business Machines Corporation Efficient method of test and soft repair of SRAM with redundancy
US7400545B2 (en) 2006-08-31 2008-07-15 Freescale Semiconductor, Inc. Storage circuit with efficient sleep mode and method
US7596012B1 (en) 2006-12-04 2009-09-29 Marvell International Ltd. Write-assist and power-down circuit for low power SRAM applications
US20080307240A1 (en) * 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
US7872916B2 (en) * 2008-12-09 2011-01-18 Spansion Llc Deterministic-based programming in memory
US8365030B1 (en) * 2009-03-30 2013-01-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices and error correction methods thereof
US8514611B2 (en) 2010-08-04 2013-08-20 Freescale Semiconductor, Inc. Memory with low voltage mode operation
US8719660B2 (en) * 2011-12-20 2014-05-06 Sandisk Technologies Inc. Apparatus and methods for indicating the health of removable storage devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742482A (en) * 1985-10-29 1988-05-03 Hayes Microcomputer Products, Inc. Modem controller
CN1359485A (zh) * 1999-06-29 2002-07-17 英特尔公司 用于动态改变控制存储器的功耗水平的池的尺寸的方法和设备
CN103064500A (zh) * 2011-09-22 2013-04-24 株式会社东芝 控制设备和控制方法

Also Published As

Publication number Publication date
US20150106671A1 (en) 2015-04-16
CN104575586A (zh) 2015-04-29
US9343183B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
CN104575586B (zh) 基于错误信息的存储器设备保持模式
US8060767B1 (en) Ultra low power sleep mode
US7848899B2 (en) Systems and methods for testing integrated circuit devices
US9329210B1 (en) Voltage monitoring circuit
JP2002074811A (ja) 電源供給制御システム及び電源供給制御方法
US8627132B2 (en) Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments
CN105528308A (zh) 掉电处理方法、装置及电子设备
US9429630B2 (en) Circuit for testing power supplies in multiple power modes
CN107290650B (zh) Bist逻辑电路、低功耗芯片、存储器的测试方法及电子设备
US20110087824A1 (en) Flash memory accessing apparatus and method thereof
KR101660019B1 (ko) 하나 이상의 모듈 간에 전력을 순차적으로 분배하는 시스템 및 방법
JP2010066961A (ja) プログラマブル論理回路の起動保障方法及びそのプログラマブル論理回路装置
JP2011014197A (ja) 半導体装置
CN108304140A (zh) 闪存数据管理方法、装置及微控制器
CN103890713B (zh) 用于管理处理系统内的寄存器信息的装置及方法
US8823428B2 (en) Semiconductor device, method for operating the same, and memory system including the same
JP6377288B2 (ja) ワイヤレスデバイスの電源管理
US20150198988A1 (en) Core specific process voltage scaling for optimizing multi-core operation
KR101533081B1 (ko) 저전력과 신뢰성을 동시에 확보하기 위한 이중화 대응 장치, 이중화 시스템 및 이중화 구성 설정 방법
US10340706B2 (en) Assembled battery monitoring apparatus and assembled battery monitoring system
US9621167B2 (en) Logic circuit and method for controlling a setting circuit
CN115167255A (zh) 一种自动休眠唤醒系统、方法和装置、设备
CN107274931B (zh) 测试半导体器件的方法和系统
US8954778B2 (en) Electronic timekeeping circuit and a method for operating timekeeping circuit
JP2012052902A (ja) 半導体集積回路の試験システムおよびその試験方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant