CN114121056A - 用于易失性存储器中的自适应保留电压的装置和方法 - Google Patents

用于易失性存储器中的自适应保留电压的装置和方法 Download PDF

Info

Publication number
CN114121056A
CN114121056A CN202010874323.9A CN202010874323A CN114121056A CN 114121056 A CN114121056 A CN 114121056A CN 202010874323 A CN202010874323 A CN 202010874323A CN 114121056 A CN114121056 A CN 114121056A
Authority
CN
China
Prior art keywords
voltage
blocks
retention
mode
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010874323.9A
Other languages
English (en)
Inventor
尤尔根·盖林斯
格伦·查尔斯·阿贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN202010874323.9A priority Critical patent/CN114121056A/zh
Priority to US17/405,240 priority patent/US11615836B2/en
Publication of CN114121056A publication Critical patent/CN114121056A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

一种集成电路(IC)，所述集成电路包括多个易失性存储器(VM)块，以及被配置成控制对多个VM块中的每个VM块的功率门控的功率门控制电路。所述IC包括功率模式控制器电路，所述功率模式控制器电路被配置成选择功率模式，并且响应于选择保留模式作为所述功率模式，所述功率模式控制器电路对来自所述多个VM块的所选子集中的每个块的供应电压进行门控，并允许保留电压给所述所选子集外部的所述多个VM块的其余子集中的每个VM块供电。所述IC包括电压控制器电路，所述电压控制器电路被配置成基于所述其余子集中的每个VM块所需的最小保留电压来确定所述保留电压的电压电平。

Description

用于易失性存储器中的自适应保留电压的装置和方法
技术领域
本公开大体上涉及半导体装置，且更具体地说，涉及调适用于易失性存储器块的保留电压。
背景技术
半导体装置可以切换到电路系统处于非作用中状态的低功率模式，但电路状态会保留在易失性存储器中，以免装置完全断电。低功率模式可以通过允许用户在进入低功率模式之前从他们中断的位置处开始，而不需要完全断电/加电循环以及丢失来自上一会话的数据，从而节省时间和工作量。状态保留期间的电压电平低于作用电平，以降低功耗。在用于在易失性存储器中，例如在微控制器中，保留状态的现有低功率状态保留解决方案中，保留电压电平是基于要保留的易失性存储器的最大存储容量。泄漏电流与施加到存储器装置中的位单元的电压电平成正比。
包含例如大于1兆字节的易失性存储器位单元的大量存储器单元的阵列的泄漏电流在保留电压下将为特定值，所述特定值允许在所有位单元的过程、电压和温度(PVT)变化范围内进行恰当操作。保留电压由位单元故障的概率确定，所述位单元发生故障是由于供应的电压不足以保留由位单元保存的数据。这种故障概率与保留模式下的位单元的数量成比例。然而，当易失性存储器的存储容量减小到更小的量(例如，32千字节)时，可以减小保留电压，从而减小泄漏电流。通常，针对包括保留模式下的大量位单元的最差情况来选择保留电压。
发明内容
根据本发明的第一方面，提供一种集成电路，包括：
多个易失性存储器(VM)块；
功率门控制电路，所述功率门控制电路被配置成控制对所述多个VM块中的每个VM块的功率门控；
功率模式控制器电路，所述功率模式控制器电路被配置成选择用于所述集成电路的功率模式，其中响应于所述功率模式控制器电路选择保留模式作为所述功率模式，所述功率门控制电路对来自所述多个VM块的所选子集中的每个块的供应电压进行门控，并允许保留电压给所述所选子集外部的所述多个VM块的其余子集中的每个VM块供电；以及
电压控制器电路，所述电压控制器电路被配置成基于所述其余子集中的每个VM块所需的最小保留电压来确定所述保留电压的电压电平。
根据一个或多个实施例，集成电路另外包括：存储电路，其耦合到所述电压控制器电路，所述存储电路被配置成存储用于所述多个VM块中的每个VM块的对应最小保留电压。
根据一个或多个实施例，所述电压控制器电路被配置成通过选择对应于VM块的所述其余子集的所述最小保留电压的最大值来确定所述保留电压的所述电压电平。
根据一个或多个实施例，所述保留电压的所述电压电平包括除维持所述其余子集的所述VM块中的状态所需的电压之外的容限电压。
根据一个或多个实施例，集成电路另外包括：电压调节器，所述电压调节器被配置成向所述多个块中的每个VM块提供对应供应电压，其中所述电压控制器电路被配置成向所述电压调节器指示所述保留电压的所述电压电平。
根据一个或多个实施例，所述电压调节器在所述保留模式期间提供由所述电压控制器电路指示的所述保留电压的所述电压电平来作为所述对应供应电压。
根据一个或多个实施例，所述电压调节器被配置成在所述保留模式期间提供一组预定已调节电压中的一个已调节电压来作为所述对应供应电压，其中所述电压控制器电路被配置成通过从所述一组预定已调节电压中选择一个预定已调节电压来指示所述保留电压的所述电压电平。
根据一个或多个实施例，所述集成电路包括静态随机存取存储器(SRAM)，其中所述SRAM被分成多个NV存储器块。
根据一个或多个实施例，所述电压控制器电路被配置成基于所述其余子集中的VM块的总数来确定所述保留电压的所述电压电平。
根据一个或多个实施例，响应于所述功率模式控制器电路选择作用中模式作为所述功率模式，所述功率门控制电路允许操作供应电压给所述多个VM块的第二所选子集中的每个VM块供电。
根据一个或多个实施例，响应于所述功率模式控制器电路选择作用中模式作为所述功率模式，所述功率门控制电路另外对来自所述第二所选子集外部的所述多个VM块中的一个或多个VM块的功率进行门控。
根据一个或多个实施例，响应于所述功率模式控制器电路选择作用中模式作为所述功率模式，所述功率门控制电路另外允许第二保留电压给所述第二所选子集外部的所述多个VM块中的一个或多个VM块供电。
根据本发明的第二方面，提供一种集成电路，包括：
易失性存储器，所述易失性存储器被分成多个块；
电压调节器，所述电压调节器被配置成向所述多个块中的每个块提供供应电压；
功率门控制电路，所述功率门控制电路被配置成控制对所述多个块中的每个块的所述供应电压的功率门控；
功率模式控制器，所述功率模式控制器被配置成选择用于所述集成电路的功率模式，其中响应于选择保留模式，所述功率门控制电路阻止所述供应电压给所述多个块的所选子集中的每个块供电，并允许所述供应电压给所述多个块的所述所选子集外部的所述多个块的其余子集中的每个块供电；以及
电压控制器电路，所述电压控制器电路被配置成向所述电压调节器指示保留电压电平以在所述保留模式期间提供所述保留电压电平作为所述供应电压，其中所述电压控制器被配置成基于所述其余子集中的每个块所需的最小保留电压电平来确定所述保留电压电平。
根据一个或多个实施例，集成电路另外包括：存储电路，其耦合到所述电压控制器电路，所述存储电路被配置成存储用于所述其余子集中的每个块的对应最小保留电压电平。
根据一个或多个实施例，所述电压控制器电路被配置成选择对应于所述其余子集的所述块的所述最小保留电压电平的最大值，并且基于所选最大值来指示所述保留电压电平。
根据一个或多个实施例，所述电压调节器被配置成提供一组预定已调节电压中的一个已调节电压作为所述供应电压，其中所述电压控制器电路被配置成通过从所述一组预定已调节电压中选择一个预定已调节电压来指示所述保留电压电平。
根据一个或多个实施例，所述非易失性存储器被表征为静态随机存取存储器(SRAM)。
根据本发明的另一方面，提供一种方法，包括：
进入易失性存储器的数据保留模式，其中所述易失性存储器被分成多个块；
响应于进入所述数据保留模式，选择所述多个块的保留子集，其中在所述数据保留模式下，所述保留子集中的每个块由保留电压保持供电，并且在所述数据保留模式下，不在所述保留子集中的所述多个块中的每个块被断电；并且
基于所述保留子集中的每个块所需的最小保留电压来确定在所述保留模式期间被提供到所述保留子集中的每个块的所述保留电压的电压电平。
根据一个或多个实施例，所述确定包括：选择所述保留子集的所述块所需的所述最小保留电压的最大值；并且基于所选最大值来设置所述保留电压的所述电压电平。
根据一个或多个实施例，所述确定另外包括：访问存储电路，所述存储电路被配置成存储用于所述多个块中的每个块的对应最小保留电压。
附图说明
本公开借助于例子示出并且不受附图的限制，在附图中类似标记指示类似元件。为简单和清晰起见示出图中的元件，并且元件不一定按比例绘制。
图1示出根据本发明的所选实施例的处理系统的组件的框图。
图2示出根据本发明的所选实施例的处理系统的框图。
具体实施方式
公开了系统和方法的实施例，其中基于块中的位单元的数量来针对每个块确定在易失性存储器的块中保留数据所需的最低电压电平。一旦进入需要保留至少一些块中的数据的低功率模式，就选择处于保留模式的一组块的最低电压电平的最大值作为组中的所有块的保留电压。在现有已知系统中，即使在低功率模式期间最大块可能不在具有要保留数据的那些块中，也基于整个易失性存储器装置中的存储器的总存储容量来选择保留电压。具有较少的存储器单元的块需要较小的保留电压。通过基于块子集中的最大块中要保留的易失性存储器的存储容量来选择保留电压，可以明显减小泄漏电流，甚至以指数因数来减小泄漏电流，从而降低功耗。
图1示出根据本发明的所选实施例的用于控制处理系统中具有不同数量的位单元的易失性存储器块的保留电压的组件的框图。组件包括功率模式控制器电路102、具有功率门控制电路104的存储器控制器电路103、具有分组成块106、108、110的位单元阵列的易失性存储器装置105、电压控制/调节器电路112，以及用于存储易失性存储器块106、108、110的最小保留模式电压(Vmin，k)要求的值的存储电路116。
功率模式控制器电路102从另一装置，例如从主控处理核心(未示出)，接收操作模式作为输入。处理系统通常会实施作用中操作模式以及一个或多个降低功率模式，在所述作用中操作模式下所有所需的电路系统均被供电以提供全部功能能力，所述一个或多个降低功率模式实施各个级别的简化功能性。降低功率模式的实施旨在降低功耗并节省可用功率，尤其是在电池供电的装置中。
功率模式控制器电路102使操作模式与提供每个操作模式中启用的功能性所需的一个或多个电压电平相关。当在特定模式下不需要电路时，在作用中或降低功率模式下的电压电平也可以是“不通电的”。向存储器控制器电路103和电压控制器/调节器电路112输出所需的电压电平。例如，功率控制器102可以发信号通知存储器控制器电路103和电压控制/调节器电路112以提供用于存储器装置105的全部可操作能力的作用中模式电压电平。在低功率模式的一个或多个电平下，尽管存储器装置105并不具有将数据写入和读取到存储器块106、108、110中的位单元中的全部可操作能力，但是存储器装置105中的块106、108、110中的至少一些块的内容被保留。电压控制器/调节器电路112从功率模式控制器电路102接收所需的电压电平信号，并基于是启用全部功能性还是启用较低功率的可操作状态来向块106、108、110中的一个或多个块供应对应的已调节电压，在所述较低功率的可操作状态中，尽管功能性有限，但仍保留易失性存储器块106、108、110中的一个或多个易失性存储器块的内容。
块106、108、110可以各自包括不同数量的位单元，并且可以因此具有用于在低功率保留模式期间保留状态信息的不同Vmin要求。而且，保留模式下的块106、108、110的数量可以根据所选功率模式的不同而不同。跟踪并存储每个块106、108、110的最小保留电压Vmin。最小保留电压可能会或可能不会随块中位单元的数量而发生变化。例如，由于一个尾位，小块的Vmin可能会高于较大块的Vmin。功率模式控制器电路102使用此信息来确定被选择处于保留模式的块106、108、110的最大Vmin。如果存储每个块的Vmin，则即使某处存在异常的尾位，也可以计算出这些块的任何组合的Vmin(即，最大值)。关于保留每个块106、108、110中的数据所需的最低电压电平的信息存储在易失性存储器块保留模式Vmin要求电路116中。每个块106、108、110的大小与所述块的最小保留电压之间的关系可以被硬编码或实施为寄存器中的查找表。可替换的是，可以通过中央处理单元、数字信号处理器或其它合适的硬件、固件或软件或其组合中的状态机执行的软件来确定和生成每个块106、108、110的Vmin信息。
可以发现，存储器装置105中保留的存储器存储容量开始是存储器的总存储容量，且随后减去受到功率门控的存储器存储容量。功率门控阻止电流流入未使用的块106、108、110，以降低功耗。功率门控制电路104生成被提供到存储器装置105中的功率门控装置(未示出)的控制信号。块106、108、110中的一些可以受到功率门控，并且由受到功率门控块保存的数据可以被传送到例如触发器(未示出)的保留寄存器。未受到功率门控或处于作用中模式的块106、108、110中的其它块可以在指定低功率模式期间将内容保留在位单元中。
可以通过可以由中央处理单元控制的专用硬件来实施功率模式控制器电路102。功率模式控制器电路102根据其中实施功率模式控制器电路102的装置的功率模式来控制多个易失性存储器块106、108、110的功率状态。在作用中模式下，存储器块106、108、110中的一些存储器块可以处于完全可操作模式，而存储器块106、108、110中的其它存储器块可以处于保留模式或受到功率门控。电压控制器/调节器112向未受到功率门控的块106、108、110中的每个块供应已调节电压。当功率模式控制器电路102选择作用中模式作为功率模式时，功率门控制电路104允许向处于作用中模式的块106、108、110中的每个块提供操作供应电压，而向处于保留模式的块106、108、110中的每个块提供保留电压。
在一些低功率状态中，在保留存储器装置105中的信息时，存储器块106、108、110中的一些存储器块可能处于保留模式，而存储器块106、108、110中的其它存储器块可能受到功率门控。每当将一个或多个存储器块106、108、110置于保留模式时，基于处于功率门控状态的存储器块106、108、110来调节来自电压控制器/调节器112的供应电压电平。当存储器块106、108、110从保留模式返回到作用中模式后，供应电压增加到作用中模式电平。
因此，在较低功率模式下，功率模式控制器电路102提供指示要使用的功率电平低于在完全可操作或作用中模式期间使用的功率电平的信号。存储器控制器103确定存储器块106、108、110中的哪些存储器块受到功率门控以及存储器块106、108、110中的哪些存储器块处于保留模式。使用功率模式控制器102中的寄存器设置来对存储器块106、108、110的功率状态进行编程，并且基于所述信息，功率模式控制器102使用保留模式下的块106、108、110的Vmin要求116来确定要提供到电压控制器/调节器电路112的保留电压。当存储器块106、108、110中超过一个存储器块处于保留模式时，可以选择具有保留模式下的所有块的最大Vmin电压的块的Vmin电压作为保留模式下的所有存储器块106、108、110的保留电压。另外，可以将额外的电压容限或电压保护带添加到所选Vmin以帮助确保保留块106、108、110的内容。
在处于保留模式的块106、108、110中的每个块中的位单元总数少于具有可以设置成保留模式的最大位单元数的块的位单元总数的情况下，保留电压将低于先前已知系统中的保留电压，在先前已知系统中，不管当前是否处于保留模式，处于保留模式的所有块均使用具有最高总数的位单元的块的保留电压。因此，与实施本发明的实施例的系统和装置相比，先前已知的系统使用比所需的保留电压更高的保留电压，从而导致更高的泄漏电流和功耗。
参考图2，其示出说明可以用于实施本发明的实施例的多核心处理系统200的例子的简化框图。处理系统200包括一个或多个处理器核心202、204、206，系统交换结构208，功率模式控制器电路102，电压控制器/调节器电路112，存储器控制器电路103，存储器装置105，易失性存储器块保留模式Vmin要求存储装置116，外围设备216，网络端口226以及输入/输出(I/O)端口228。交换结构208以通信方式耦合多核心处理系统200的所有所示组件102、103以及202-128。
处理核心202、204、206包括能够执行可以实施为软件指令，硬件电路系统，固件或软件、硬件和固件的组合的功能的计算机处理器电路系统。可以在操作系统的控制下执行操作和功能。可以同时执行软件应用程序代码的一个或多个实例。由处理核心202、204、206执行的应用程序代码可以经由系统交换结构208和存储器控制器103访问存储器105中的数据和指令。处理核心202、204、206可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实施其它指令集的处理器或实施指令集的组合的处理器。另外或可替换的是，处理核心202、204、206可以是一个或多个专用处理器，例如专用集成电路(ASIC)、蜂窝式或基带处理器、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器、图形处理器、网络处理器、通信处理器、密码编译处理器、协处理器、嵌人式处理器或能够处理指令的任何其它类型的逻辑。
处理系统200还可以包括可配置成连接到一个或多个网络的一个或多个网络端口226，所述网络也可以由一个或多个远程节点访问。远程节点可以包括可以与处理系统200交换信息的其它应用程序处理器、装置或传感器。
系统交换结构208在CPU 202、204、206与功率模式控制器102、外围设备接口216、存储器控制器103以及I/O装置228之间路由请求和响应。
一个或多个外围设备接口216以通信方式耦合到系统交换结构208。外围设备接口216可以包括例如用来执行功率管理、快闪管理、互连管理、USB和其它PHY类型任务的电路系统。例如传感器、现场可编程门阵列、外部集成电路、鼠标、键盘、打印机、显示器监视器、外部存储器驱动器、摄像机和灯等多种外围装置(未示出)可以经由外围设备接口216耦合到处理系统200。
存储器装置105可以包括一个或多个易失性存储(或存储器)装置，例如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)或其它类型的易失性存储装置。另外或可替换的是，存储器装置105可以包括非易失性存储器，例如只读存储器(ROM)、电可擦除可编程ROM、快闪存储器、磁性RAM、电阻式RAM等。无论以何种形式，存储器装置105都可以存储包括由处理装置或任何其它装置执行的指令序列的信息。例如，在包括但不限于操作系统、装置驱动器、固件(例如，输入输出基本系统或BIOS)和/或应用程序中的可执行代码和/或数据可以被加载到存储器中并由处理器核心202、204、206执行。
现在应了解，通过将处于保留模式的所有块中的以及未使用的功率门控块中的保留电压(Vmin)的电平调整到最大Vmin，可以降低功耗，从而有利于节省能量并延长电池供电装置的充电寿命。
在一些实施例中，一种集成电路可以包括：多个易失性存储器(VM)块(106、108、110)；功率门控制电路(104)，所述功率门控制电路被配置成控制多个VM块中的每个VM块的功率门控；功率模式控制器电路(102)，所述功率模式控制器电路被配置成选择用于集成电路的功率模式，其中响应于功率模式控制器电路选择保留模式作为功率模式，功率门控制电路对于来自多个VM块的所选子集(N-k)中的每个块的供应电压进行门控，并允许保留电压给所选子集外部的多个VM块的其余子集(k)中的每个VM块供电；以及电压控制器电路，所述电压控制器电路被配置成基于其余子集中的每个VM块所需的最小保留电压(Vmin，k)来确定保留电压的电压电平。
在一些方面中，集成电路可以另外包括耦合到电压控制器电路的存储电路(116)，所述存储电路被配置成存储用于多个VM块中的每个VM块的对应最小保留电压。
在其它方面中，电压控制器电路可以被配置成通过选择对应于VM块的其余子集的最小保留电压的最大值(Max{Vmin，k})来确定保留电压的电压电平。
在另外的方面中，保留电压的电压电平可以包括除维持其余子集的VM块中的状态所需的电压之外的(保护带式)容限电压。
在另外的方面中，集成电路可以另外包括电压调节器(112)，所述电压调节器被配置成向多个块中的每个VM块提供对应供应电压，其中电压控制器电路被配置成向电压调节器指示保留电压的电压电平。
在另外的方面中，电压调节器可以在保留模式期间提供由电压控制器电路指示的保留电压的电压电平来作为对应供应电压(例如，电压控制器指示所需的精确保留电平)。
在另外的方面中，电压调节器可以被配置成在保留模式期间提供一组预定已调节电压中的一个已调节电压来作为对应供应电压。电压控制器电路可以被配置成通过从一组预定已调节电压中选择一个预定已调节电压来指示保留电压的电压电平(例如，电压调节器可以仅输出有限数量的电压，且控制器选择最接近(且大于)其需要的电压的一个电压)。
在另外的方面中，集成电路可以包括静态随机存取存储器(SRAM)，其中SRAM被分成多个NV存储器块。
在另外的方面中，电压控制器电路可以被配置成基于其余子集中的VM块的总数来确定保留电压的电压电平。
在另外的方面中，响应于功率模式控制器电路选择作用中模式作为功率模式，功率门控制电路可以允许操作供应电压给多个VM块的第二所选子集中的每个VM块(处于作用中状态的块)供电。
在另外的方面中，响应于功率模式控制器电路选择作用中模式作为功率模式，功率门控制电路可以另外对来自第二所选子集外部的多个VM块中的一个或多个VM块(作用中VM块和受到功率门控的VM块)的功率进行门控。
在另外的方面中，响应于功率模式控制器电路选择作用中模式作为功率模式，功率门控制电路另外允许第二保留电压给第二所选子集外部的多个VM块中的一个或多个VM块(包括作用中VM块和处于保留模式的VM块)供电。
在其它实施例中，一种集成电路可以包括被分成多个块的易失性存储器，被配置成向多个块中的每个块提供供应电压的电压调节器，被配置成控制对用于多个块中的每个块的供应电压的功率门控的功率门控制电路，以及被配置成选择用于集成电路的功率模式的功率模式控制器。响应于选择保留模式，功率门控制电路阻止供应电压给多个块的所选子集中的每个块供电，并允许供应电压给多个块的所选子集外部的多个块的其余子集中的每个块供电。电压控制器电路可以被配置成向电压调节器指示保留电压电平以在保留模式期间提供所述保留电压电平作为供应电压。电压控制器被配置成基于其余子集中的每个块所需的最小保留电压电平来确定保留电压电平。
在另外的方面中，集成电路可以包括耦合到电压控制器电路的存储电路，所述存储电路被配置成存储用于其余子集中的每个块的对应最小保留电压电平。
在另外的方面中，电压控制器电路可以被配置成选择对应于其余子集的块的最小保留电压电平的最大值，并且基于所选最大值来指示保留电压电平。
在另外的方面中，电压调节器可以被配置成提供一组预定已调节电压中的一个已调节电压作为供应电压。电压控制器电路可以被配置成通过从一组预定已调节电压中选择一个预定已调节电压来指示保留电压电平。
在另外的方面中，非易失性存储器可以被表征为静态随机存取存储器(SRAM)。
在另外的实施例中，一种方法可以包括进入易失性存储器的数据保留模式，其中易失性存储器被分成多个块。响应于进入数据保留模式，选择多个块的保留子集，其中在数据保留模式下，保留子集中的每个块由保留电压保持供电，并且在数据保留模式下，不在保留子集中的多个块中的每个块被断电。基于保留子集中的每个块所需的最小保留电压来确定在保留模式期间被提供到保留子集中的每个块的保留电压的电压电平。
在另外的方面中，确定在保留模式期间被提供到保留子集中的每个块的保留电压的电压电平可以包括选择保留子集的块所需的最小保留电压的最大值，并基于所选最大值来设置保留电压的电压电平。
在另外的方面中，确定在保留模式期间被提供到保留子集中的每个块的保留电压的电压电平可以另外包括访问被配置成存储用于多个块中的每个块的对应最小保留电压的存储电路。
由于实施本公开的设备大部分由本领域的技术人员已知的电子组件和电路构成，因此为了理解和了解本公开的基本概念并且为了不混淆或偏离本公开的教示，将不会以任何比上文所示的必要程度更大的程度来解释电路细节。
虽然本文中参考特定实施例描述了本公开，但是在不脱离如所附权利要求书所阐述的本公开的范围的情况下可以进行各种修改和改变。例如，用于在保留模式下实施用于存储器块106、108、110的Vmin的组件可以在使用易失性存储器装置且实施低功率模式的任何类型的装置中使用。因此，说明书和图应被认为是说明性的而非限制性的，并且希望所有此类修改都包括在本公开的范围内。并不希望将本文中相对于特定实施例描述的任何优势、优点或问题解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或元素。
如本文中所使用，术语“耦合”并不旨在限于直接耦合或机械耦合。
此外，如本文中所使用，术语“一”或“一个”被定义为一个或超过一个。而且，权利要求书中例如“至少一个”和“一个或多个”等介绍性短语的使用不应解释为暗示由不定冠词“一”或“一个”所引导的另一权利要求要素将包含此引导的权利要求要素的任何特定权利要求限于仅包含一个此类要素的公开，甚至是在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和例如“一”或“一个”等不定冠词时。上述同样适用于定冠词的使用。
除非另有陈述，否则例如“第一”和“第二”等术语用于任意地区别此类术语所描述的元件。因此，这些术语不一定旨在指示此类元件的时间上的优先级或其它优先级。

Claims (10)

1.一种集成电路，其特征在于，包括：
多个易失性存储器(VM)块；
功率门控制电路，所述功率门控制电路被配置成控制对所述多个VM块中的每个VM块的功率门控；
功率模式控制器电路，所述功率模式控制器电路被配置成选择用于所述集成电路的功率模式，其中响应于所述功率模式控制器电路选择保留模式作为所述功率模式，所述功率门控制电路对来自所述多个VM块的所选子集中的每个块的供应电压进行门控，并允许保留电压给所述所选子集外部的所述多个VM块的其余子集中的每个VM块供电；以及
电压控制器电路，所述电压控制器电路被配置成基于所述其余子集中的每个VM块所需的最小保留电压来确定所述保留电压的电压电平。
2.根据权利要求1所述的集成电路，其特征在于，另外包括：
存储电路，其耦合到所述电压控制器电路，所述存储电路被配置成存储用于所述多个VM块中的每个VM块的对应最小保留电压。
3.根据权利要求2所述的集成电路，其特征在于，所述电压控制器电路被配置成通过选择对应于VM块的所述其余子集的所述最小保留电压的最大值来确定所述保留电压的所述电压电平。
4.根据权利要求3所述的集成电路，其特征在于，所述保留电压的所述电压电平包括除维持所述其余子集的所述VM块中的状态所需的电压之外的容限电压。
5.根据权利要求1所述的集成电路，其特征在于，另外包括：
电压调节器，所述电压调节器被配置成向所述多个块中的每个VM块提供对应供应电压，其中所述电压控制器电路被配置成向所述电压调节器指示所述保留电压的所述电压电平。
6.根据权利要求5所述的集成电路，其特征在于，所述电压调节器在所述保留模式期间提供由所述电压控制器电路指示的所述保留电压的所述电压电平来作为所述对应供应电压。
7.根据权利要求5所述的集成电路，其特征在于，所述电压调节器被配置成在所述保留模式期间提供一组预定已调节电压中的一个已调节电压来作为所述对应供应电压，其中所述电压控制器电路被配置成通过从所述一组预定已调节电压中选择一个预定已调节电压来指示所述保留电压的所述电压电平。
8.根据权利要求1所述的集成电路，其特征在于，所述集成电路包括静态随机存取存储器(SRAM)，其中所述SRAM被分成多个NV存储器块。
9.一种集成电路，其特征在于，包括：
易失性存储器，所述易失性存储器被分成多个块；
电压调节器，所述电压调节器被配置成向所述多个块中的每个块提供供应电压；
功率门控制电路，所述功率门控制电路被配置成控制对所述多个块中的每个块的所述供应电压的功率门控；
功率模式控制器，所述功率模式控制器被配置成选择用于所述集成电路的功率模式，其中响应于选择保留模式，所述功率门控制电路阻止所述供应电压给所述多个块的所选子集中的每个块供电，并允许所述供应电压给所述多个块的所述所选子集外部的所述多个块的其余子集中的每个块供电；以及
电压控制器电路，所述电压控制器电路被配置成向所述电压调节器指示保留电压电平以在所述保留模式期间提供所述保留电压电平作为所述供应电压，其中所述电压控制器被配置成基于所述其余子集中的每个块所需的最小保留电压电平来确定所述保留电压电平。
10.一种方法，其特征在于，包括：
进入易失性存储器的数据保留模式，其中所述易失性存储器被分成多个块；
响应于进入所述数据保留模式，选择所述多个块的保留子集，其中在所述数据保留模式下，所述保留子集中的每个块由保留电压保持供电，并且在所述数据保留模式下，不在所述保留子集中的所述多个块中的每个块被断电；并且
基于所述保留子集中的每个块所需的最小保留电压来确定在所述保留模式期间被提供到所述保留子集中的每个块的所述保留电压的电压电平。
CN202010874323.9A 2020-08-26 2020-08-26 用于易失性存储器中的自适应保留电压的装置和方法 Pending CN114121056A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010874323.9A CN114121056A (zh) 2020-08-26 2020-08-26 用于易失性存储器中的自适应保留电压的装置和方法
US17/405,240 US11615836B2 (en) 2020-08-26 2021-08-18 Devices and methods for adaptive retention voltage in volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010874323.9A CN114121056A (zh) 2020-08-26 2020-08-26 用于易失性存储器中的自适应保留电压的装置和方法

Publications (1)

Publication Number Publication Date
CN114121056A true CN114121056A (zh) 2022-03-01

Family

ID=80356889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010874323.9A Pending CN114121056A (zh) 2020-08-26 2020-08-26 用于易失性存储器中的自适应保留电压的装置和方法

Country Status (2)

Country Link
US (1) US11615836B2 (zh)
CN (1) CN114121056A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080371B2 (en) * 2022-08-19 2024-09-03 Meta Platforms Technologies, Llc SRAM power switching with reduced leakage, noise rejection, and supply fault tolerance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8327158B2 (en) 2006-11-01 2012-12-04 Texas Instruments Incorporated Hardware voting mechanism for arbitrating scaling of shared voltage domain, integrated circuits, processes and systems
US7961546B2 (en) * 2008-02-05 2011-06-14 Texas Instruments Incorporated Memory power management systems and methods
US8004924B2 (en) 2009-02-18 2011-08-23 Atmel Corporation Voltage regulator for memory
US8370654B1 (en) 2009-03-26 2013-02-05 Marvell Israel (M.I.S.L) Ltd. AVS-adaptive voltage scaling
US8351279B2 (en) * 2010-07-29 2013-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM bitcell data retention control for leakage optimization
US8767428B2 (en) 2011-06-29 2014-07-01 STMicroelectronics International N. V. Canary based SRAM adaptive voltage scaling (AVS) architecture and canary cells for the same
TWI498892B (zh) 2013-09-27 2015-09-01 Univ Nat Cheng Kung 靜態隨機存取記憶體之自適應性資料保持電壓調節系統
CN104575586B (zh) * 2013-10-15 2019-02-22 恩智浦美国有限公司 基于错误信息的存储器设备保持模式
US9165641B2 (en) 2013-12-13 2015-10-20 Qualcomm Incorporated Process tolerant current leakage reduction in static random access memory (SRAM)
US11094395B2 (en) * 2019-11-07 2021-08-17 Apple Inc. Retention voltage management for a volatile memory
US11152046B1 (en) * 2020-07-17 2021-10-19 Apple Inc. Sram bit cell retention

Also Published As

Publication number Publication date
US20220068368A1 (en) 2022-03-03
US11615836B2 (en) 2023-03-28

Similar Documents

Publication Publication Date Title
US11971773B2 (en) Discrete power control of components within a computer system
US7870400B2 (en) System having a memory voltage controller which varies an operating voltage of a memory and method therefor
US20140095896A1 (en) Exposing control of power and clock gating for software
EP3759713B1 (en) Dynamic memory power management
US10936038B2 (en) Power control for use of volatile memory as non-volatile memory
CN101639726A (zh) 基于平台的闲置时间处理
US11079829B2 (en) Peak power management of dice in a power network
KR20170033227A (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
WO2005069148A2 (en) Memory management method and related system
US8484418B2 (en) Methods and apparatuses for idle-prioritized memory ranks
US11615836B2 (en) Devices and methods for adaptive retention voltage in volatile memory
TW200523942A (en) Integrated circuit power management for reducing leakage current in circuit arrays and method therefor
CN115113806A (zh) 存储系统、信息处理系统以及主机装置
US11454941B2 (en) Peak power management of dice in a power network
US20230004400A1 (en) System and method for providing system level sleep state power savings
CN114217750B (zh) Ssd低功耗优化方法、装置、计算机设备及存储介质
EP3945424B1 (en) Memory power management method and processor system
CN113190473B (zh) 基于能量收集非易失性处理器的缓存数据管理方法、介质
US12106818B2 (en) Power control of a memory device in connected standby state
US20230129599A1 (en) Power supply control method
US12027227B2 (en) Low power management for sleep mode operation of a memory device
KR20240025293A (ko) 메모리 장치
CN116560568A (zh) 数据处理方法、存储器控制器、存储器及存储介质
CN115605826A (zh) 动态低功耗模式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination