CN104538462A - 光电传感器封装结构及其方法 - Google Patents
光电传感器封装结构及其方法 Download PDFInfo
- Publication number
- CN104538462A CN104538462A CN201410558383.4A CN201410558383A CN104538462A CN 104538462 A CN104538462 A CN 104538462A CN 201410558383 A CN201410558383 A CN 201410558383A CN 104538462 A CN104538462 A CN 104538462A
- Authority
- CN
- China
- Prior art keywords
- substrate
- base board
- cover plate
- cutting road
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004806 packaging method and process Methods 0.000 title abstract description 21
- 238000005520 cutting process Methods 0.000 claims abstract description 50
- 239000011159 matrix material Substances 0.000 claims abstract description 24
- 210000003205 muscle Anatomy 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 50
- 239000000084 colloidal system Substances 0.000 claims description 17
- 230000004308 accommodation Effects 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 239000012790 adhesive layer Substances 0.000 abstract 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 1
- 238000012536 packaging technology Methods 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 4
- 238000012856 packing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- -1 cover plate Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明涉及光电传感器技术领域，尤其涉及光电传感器封装结构及其方法，包括有基板、盖板，基板上开设多条切割道将基板分隔形成多个基板单元，每个基板单元上端面均粘接有晶片并通过引线与基板单元电连接，基板上端面设有透明胶层，透明胶层上开设有多条沟槽将透明胶层分隔形成多个独立透明胶体，盖板底部向下凸设有多条纵横交错的格筋将盖板底部分隔形成矩阵排布的多个容纳格，盖板上开设有透光孔，各条格筋分别插设在相应的沟槽中，这种封装结构一次能够封装多个芯片，分别沿着各条切割道进行切割就能将封装结构分割成多个单颗光电传感器芯片，封装效率高，降低封装成本，从而使芯片总体成本降低，并降低对封装的技术要求。
Description
技术领域：
本发明涉及光电传感器技术领域，尤其涉及光电传感器封装结构及其方法。
背景技术：
由于半导体封装技术已趋于成熟，愈来愈多感光型芯片(或晶片)在制造完成之后，会送到芯片封装厂进行组装的作业，包括晶片切割、粘晶、固化、引线焊接、封胶等，最后再进行成品测试或功能性测试。由于封装完成后的感光芯片在市场上要求其成本要低，且要求体积轻、薄、短、小、不占空间，以符合携带方便的随身电子装置的要求，故对封装结构及封装方法提出了新的要求。目前，光电传感器产品都是采用直插式的结构，导致体积大、封装成本高、应用范围窄等缺点，并且现有光电传感器封装时都是对单个光电传感器芯片进行封装，每次只能封装一个光电传感器芯片，封装效率低，光电传感器芯片封装成本高，对封装技术要求比较高。
发明内容：
本发明的目的就是针对现有技术存在的不足而提供一种能够提高封装效率、降低封装成本的光电传感器封装结构，还提供这种光电传感器封装方法。
为了实现上述目的，本发明采用的技术方案是：
光电传感器封装结构，包括有矩形基板、盖设并固定在基板上端面上的不透光盖板，基板的左右至少一侧均匀开设有多条横向的切割道，基板的前后至少一侧均匀开设有多条纵向的切割道，各条切割道的延长线之间相互纵横交错将基板分隔形成矩阵排布的多个基板单元，每个基板单元上端面均粘接有晶片，晶片与基板单元之间通过引线电连接，基板上端面设有一层覆盖至晶片及引线上方的透明胶层，透明胶层上分别沿着各条切割道开设有多条纵横交错的沟槽，多条纵横交错的沟槽之间将透明胶层分隔形成矩阵排布的多个独立透明胶体，盖板底部分别沿着各条沟槽向下凸设有多条纵横交错的格筋，多条纵横交错的格筋之间将盖板底部分隔形成矩阵排布的多个容纳格，盖板上位于每个容纳格的位置分别开设有透光孔，各条格筋分别插设在相应的沟槽中。
所述格筋的宽度与沟槽的宽度一致，格筋的高度与沟槽的深度一致。
所述格筋的宽度大于切割道的宽度。
所述格筋的底部与基板接触并通过粘接方式固定连接。
每个基板单元上端面均设有电路层，每个基板单元下端面均设有与电路层电连接的焊接焊盘。
本发明还提供了光电传感器封装方法，包括以下步骤：
A、在基板的左右至少一侧均匀开设有多条横向的切割道，在基板的前后至少一侧均匀开设有多条纵向的切割道，各条切割道的延长线之间相互纵横交错将基板分隔形成矩阵排布的多个基板单元；
B、将多个晶片分别粘贴固定到各个基板单元上端面上；
C、在每个晶片与相应的基板单元之间焊接引线，使晶片与基板单元之间通过引线电连接；
D、在基板的上端面覆盖一层覆盖至晶片及引线上方的透明胶层；
E、在透明胶层上分别沿着各条切割道切割形成多条纵横交错的沟槽，多条纵横交错的沟槽之间将透明胶层分隔形成矩阵排布的多个独立透明胶体；
F、将盖板盖设并粘接固定到基板上形成封装结构，其中盖板底部分别沿着各条沟槽向下凸设有多条纵横交错的格筋，多条纵横交错的格筋之间将盖板底部分隔形成矩阵排布的多个容纳格，盖板上位于每个容纳格的位置分别开设有透光孔，各条格筋分别插设在相应的沟槽中；
G、在封装结构上分别沿着各条切割道进行切割，将封装结构分割成多个单颗光电传感器芯片。
所述格筋的宽度与沟槽的宽度一致，格筋的高度与沟槽的深度一致。
所述格筋的宽度大于切割道的宽度。
所述格筋的底部与基板接触并通过粘接方式固定连接。
每个基板单元上端面均成型有电路层，每个基板单元下端面均成型有与电路层电连接的焊接焊盘。
本发明有益效果在于：利用本发明封装方法制得的封装结构包括有基板、盖板，基板上开设多条切割道将基板分隔形成矩阵排布的多个基板单元，每个基板单元上端面均粘接有晶片并通过引线与基板单元电连接，基板上端面设有一层透明胶层，透明胶层上开设有多条纵横交错的沟槽将透明胶层分隔形成矩阵排布的多个独立透明胶体，盖板底部向下凸设有多条纵横交错的格筋将盖板底部分隔形成矩阵排布的多个容纳格，盖板上位于每个容纳格的位置分别开设有透光孔，各条格筋分别插设在相应的沟槽中，这种封装结构一次能够封装多个光电传感器芯片，分别沿着各条切割道进行切割就能将封装结构分割成多个单颗光电传感器芯片，封装效率高，降低封装成本，从而使芯片总体成本降低，并降低对封装的技术要求。
附图说明：
图1是本发明封装结构的结构示意图。
图2是本发明盖板盖到基板过程中的结构示意图。
图3是本发明基板的结构示意图。
图4是本发明基板单元的背面视图。
图5是本发明盖板的结构示意图。
图6是本发明制得的芯片的结构示意图。
具体实施方式：
下面结合附图及优选实施例对本发明作进一步说明，见图1~6所示，光电传感器封装结构，包括有矩形基板1、盖设并固定在基板1上端面上的不透光盖板2，基板1的左右至少一侧均匀开设有多条横向的切割道11，基板1的前后至少一侧均匀开设有多条纵向的切割道11，各条切割道11的延长线之间相互纵横交错将基板1分隔形成矩阵排布的多个基板单元10，每个基板单元10上端面均粘接有晶片3，晶片3与基板单元10之间通过引线4电连接，基板1上端面设有一层覆盖至晶片3及引线4上方的透明胶层，透明胶层上分别沿着各条切割道11开设有多条纵横交错的沟槽51，多条纵横交错的沟槽51之间将透明胶层分隔形成矩阵排布的多个独立透明胶体5，盖板2底部分别沿着各条沟槽51向下凸设有多条纵横交错的格筋21，多条纵横交错的格筋21之间将盖板2底部分隔形成矩阵排布的多个容纳格22，容纳格22能够将透明胶体5、晶片3和引线4包含在其中，盖板2上位于每个容纳格22的位置分别开设有透光孔23，各条格筋21分别插设在相应的沟槽51中。这种封装结构一次能够封装多个光电传感器芯片6，分别沿着各条切割道11进行切割就能将封装结构分割成多个单颗光电传感器芯片6，封装效率高，降低封装成本，从而使芯片6总体成本降低，并降低对封装的技术要求。
每个基板单元10上端面均设有电路层12，每个基板单元10下端面均设有与电路层12电连接的焊接焊盘13，方便用于贴片焊接。
格筋21的宽度与沟槽51的宽度一致，格筋21的高度与沟槽51的深度一致，使得格筋21刚好与沟槽51匹配，使得格筋21与透明胶体5、基板1之间结合紧密。格筋21的宽度大于切割道11的宽度，切割道11位于格筋21的中间位置，使得盖板2沿着切割道11切割后每条格筋21的两侧还留有部分筋体而将容纳格22包围起来，能够将晶片3、引线4、透明胶体5包含在容纳格22内。格筋21的底部与基板1接触并通过粘接方式固定连接。
本发明还提供了光电传感器封装方法，包括以下步骤：
S1、在基板1的左右至少一侧均匀开设有多条横向的切割道11，在基板1的前后至少一侧均匀开设有多条纵向的切割道11，各条切割道11的延长线之间相互纵横交错将基板1分隔形成矩阵排布的多个基板单元10；每个基板单元10上端面均设有电路层12，每个基板单元10下端面均设有与电路层12电连接的焊接焊盘13，方便用于贴片焊接。
S2、将多个晶片3分别粘贴固定到各个基板单元10上端面上并进行固化处理。
S3、在每个晶片3与相应的基板单元10之间焊接引线4，使晶片3与基板单元10之间通过引线4电连接。
S4、将基板1放入模具中进行透明胶体5的注塑，在基板1的上端面覆盖一层覆盖至晶片3及引线4上方的透明胶层，用于保护晶片3和引线4。
在本步骤中，模具可以做出特征使得透明胶体5层呈条状，并均匀分布于基板1上的切割道11之间。
S5、在透明胶层上分别沿着各条切割道11切割形成多条纵横交错的沟槽51，多条纵横交错的沟槽51之间将透明胶层分隔形成矩阵排布的多个独立透明胶体5。
S6、将盖板2盖设并粘接固定到基板1上形成封装结构，其中盖板2底部分别沿着各条沟槽51向下凸设有多条纵横交错的格筋21，多条纵横交错的格筋21之间将盖板2底部分隔形成矩阵排布的多个容纳格22，盖板2上位于每个容纳格22的位置分别开设有透光孔23，各条格筋21分别插设在相应的沟槽51中，在各条格筋21底部涂粘结胶使格筋21底部粘接固定在基板1上并进行固化处理。
格筋21的宽度与沟槽51的宽度一致，格筋21的高度与沟槽51的深度一致，使得格筋21刚好与沟槽51匹配，使得格筋21与透明胶体5、基板1之间结合紧密。格筋21的宽度大于切割道11的宽度，切割道11位于格筋21的中间位置，使得盖板2沿着切割道11切割后每条格筋21的两侧还留有部分筋体而将容纳格22包围起来，能够将晶片3、引线4、透明胶体5包含在容纳格22内。
S7、在封装结构上分别沿着各条切割道11进行切割，将封装结构分割成多个单颗光电传感器芯片6。
利用本发明的封装方法一次能够制得多个光电传感器芯片6，封装效率高，降低封装成本，从而使芯片6总体成本降低，并降低对封装的技术要求。
本发明的封装结构分别沿着各条切割道进行切割后分割成多个单颗光电传感器芯片6，其中基板1分割形成矩阵排布的多个基板单元10，盖板2分割形成矩阵排布的多个外壳20，这种光电传感器芯片6包括有基板单元10、外壳20、晶片3、引线4、透明胶体5，基板单元10为双层电路板，基板单元10上端面有固定晶片3的区域，晶片3由固晶胶水粘结于基板单元10上，基板单元10上端面均设有电路层12，晶片3上的电路通过引线4与基板单元10上的电路层12电连接，透明胶体5位于晶片3、引线4外围，起到保护晶片3、引线4的作用；外壳20罩于晶片3和透明胶体5上，并与基板单元10固定连接在一起，形成暗箱，外壳上有透光孔23，透光孔23与晶片3上感光区域对应，外部光线可透过透光孔23进入暗箱内，并照射于晶片3的感光区上。
当然，以上所述仅是本发明的较佳实施例，故凡依本发明专利申请范围所述的构造、特征及原理所做的等效变化或修饰，均包括于本发明专利申请范围内。
Claims (10)
1.光电传感器封装结构，其特征在于：包括有矩形基板（1）、盖设并固定在基板（1）上端面上的不透光盖板（2），基板（1）的左右至少一侧均匀开设有多条横向的切割道（11），基板（1）的前后至少一侧均匀开设有多条纵向的切割道（11），各条切割道（11）的延长线之间相互纵横交错将基板（1）分隔形成矩阵排布的多个基板单元（10），每个基板单元（10）上端面均粘接有晶片（3），晶片（3）与基板单元（10）之间通过引线（4）电连接，基板（1）上端面设有一层覆盖至晶片（3）及引线（4）上方的透明胶层，透明胶层上分别沿着各条切割道（11）开设有多条纵横交错的沟槽（51），多条纵横交错的沟槽（51）之间将透明胶层分隔形成矩阵排布的多个独立透明胶体（5），盖板（2）底部分别沿着各条沟槽（51）向下凸设有多条纵横交错的格筋（21），多条纵横交错的格筋（21）之间将盖板（2）底部分隔形成矩阵排布的多个容纳格（22），盖板（2）上位于每个容纳格（22）的位置分别开设有透光孔（23），各条格筋（21）分别插设在相应的沟槽（51）中。
2.根据权利要求1所述的光电传感器封装结构，其特征在于：所述格筋（21）的宽度与沟槽（51）的宽度一致，格筋（21）的高度与沟槽（51）的深度一致。
3.根据权利要求1所述的光电传感器封装结构，其特征在于：所述格筋（21）的宽度大于切割道（11）的宽度。
4.根据权利要求1所述的光电传感器封装结构，其特征在于：所述格筋（21）的底部与基板（1）接触并通过粘接方式固定连接。
5.根据权利要求1所述的光电传感器封装结构，其特征在于：每个基板单元（10）上端面均设有电路层（12），每个基板单元（10）下端面均设有与电路层（12）电连接的焊接焊盘（13）。
6.光电传感器封装方法，其特征在于，包括以下步骤：
A、在基板（1）的左右至少一侧均匀开设有多条横向的切割道（11），在基板（1）的前后至少一侧均匀开设有多条纵向的切割道（11），各条切割道（11）的延长线之间相互纵横交错将基板（1）分隔形成矩阵排布的多个基板单元（10）；
B、将多个晶片（3）分别粘贴固定到各个基板单元（10）上端面上；
C、在每个晶片（3）与相应的基板单元（10）之间焊接引线（4），使晶片（3）与基板单元（10）之间通过引线（4）电连接；
D、在基板（1）的上端面覆盖一层覆盖至晶片（3）及引线（4）上方的透明胶层；
E、在透明胶层上分别沿着各条切割道（11）切割形成多条纵横交错的沟槽（51），多条纵横交错的沟槽（51）之间将透明胶层分隔形成矩阵排布的多个独立透明胶体（5）；
F、将盖板（2）盖设并粘接固定到基板（1）上形成封装结构，其中盖板（2）底部分别沿着各条沟槽（51）向下凸设有多条纵横交错的格筋（21），多条纵横交错的格筋（21）之间将盖板（2）底部分隔形成矩阵排布的多个容纳格（22），盖板（2）上位于每个容纳格（22）的位置分别开设有透光孔（23），各条格筋（21）分别插设在相应的沟槽（51）中；
G、在封装结构上分别沿着各条切割道（11）进行切割，将封装结构分割成多个单颗光电传感器芯片（6）。
7.根据权利要求6所述的光电传感器封装方法，其特征在于：所述格筋（21）的宽度与沟槽（51）的宽度一致，格筋（21）的高度与沟槽（51）的深度一致。
8.根据权利要求6所述的光电传感器封装方法，其特征在于：所述格筋（21）的宽度大于切割道（11）的宽度。
9.根据权利要求6所述的光电传感器封装方法，其特征在于：所述格筋（21）的底部与基板（1）接触并通过粘接方式固定连接。
10.根据权利要求6所述的光电传感器封装方法，其特征在于：每个基板单元（10）上端面均成型有电路层（12），每个基板单元（10）下端面均成型有与电路层（12）电连接的焊接焊盘（13）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410558383.4A CN104538462B (zh) | 2014-10-17 | 2014-10-17 | 光电传感器封装结构及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410558383.4A CN104538462B (zh) | 2014-10-17 | 2014-10-17 | 光电传感器封装结构及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104538462A true CN104538462A (zh) | 2015-04-22 |
| CN104538462B CN104538462B (zh) | 2017-05-17 |
Family
ID=52853961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410558383.4A Expired - Fee Related CN104538462B (zh) | 2014-10-17 | 2014-10-17 | 光电传感器封装结构及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104538462B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106784031A (zh) * | 2017-01-18 | 2017-05-31 | 华天科技（西安）有限公司 | 一种新型光电传感器的封装件 |
| CN107640737A (zh) * | 2016-07-20 | 2018-01-30 | 英飞凌科技股份有限公司 | 用于生产半导体模块的方法 |
| CN108140125A (zh) * | 2015-09-15 | 2018-06-08 | 上海箩箕技术有限公司 | 光学指纹成像系统和面阵传感器 |
| CN113053325A (zh) * | 2021-03-15 | 2021-06-29 | 京东方科技集团股份有限公司 | 一种光感模组以及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM363080U (en) * | 2009-01-21 | 2009-08-11 | Pixart Imaging Inc | Packaging structure |
| CN102194771A (zh) * | 2010-03-01 | 2011-09-21 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| WO2013081156A1 (ja) * | 2011-11-30 | 2013-06-06 | 京セラ株式会社 | 撮像素子収納用パッケージおよび撮像装置 |
| CN103915393A (zh) * | 2012-12-28 | 2014-07-09 | 群丰科技股份有限公司 | 光电封装体及其制造方法 |
| CN204361107U (zh) * | 2014-10-17 | 2015-05-27 | 东莞市高晶电子科技有限公司 | 光电传感器封装结构 |
-
2014
- 2014-10-17 CN CN201410558383.4A patent/CN104538462B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM363080U (en) * | 2009-01-21 | 2009-08-11 | Pixart Imaging Inc | Packaging structure |
| CN102194771A (zh) * | 2010-03-01 | 2011-09-21 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| WO2013081156A1 (ja) * | 2011-11-30 | 2013-06-06 | 京セラ株式会社 | 撮像素子収納用パッケージおよび撮像装置 |
| CN103915393A (zh) * | 2012-12-28 | 2014-07-09 | 群丰科技股份有限公司 | 光电封装体及其制造方法 |
| CN204361107U (zh) * | 2014-10-17 | 2015-05-27 | 东莞市高晶电子科技有限公司 | 光电传感器封装结构 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108140125A (zh) * | 2015-09-15 | 2018-06-08 | 上海箩箕技术有限公司 | 光学指纹成像系统和面阵传感器 |
| CN108140125B (zh) * | 2015-09-15 | 2021-11-02 | 上海箩箕技术有限公司 | 光学指纹成像系统和面阵传感器 |
| CN107640737A (zh) * | 2016-07-20 | 2018-01-30 | 英飞凌科技股份有限公司 | 用于生产半导体模块的方法 |
| US10435292B2 (en) | 2016-07-20 | 2019-10-08 | Infineon Technologies Ag | Method for producing a semiconductor module |
| CN107640737B (zh) * | 2016-07-20 | 2020-03-27 | 英飞凌科技股份有限公司 | 用于生产半导体模块的方法 |
| US11040872B2 (en) | 2016-07-20 | 2021-06-22 | Infineon Technologies Ag | Semiconductor module |
| CN106784031A (zh) * | 2017-01-18 | 2017-05-31 | 华天科技（西安）有限公司 | 一种新型光电传感器的封装件 |
| CN113053325A (zh) * | 2021-03-15 | 2021-06-29 | 京东方科技集团股份有限公司 | 一种光感模组以及显示装置 |
| US11815391B2 (en) | 2021-03-15 | 2023-11-14 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Light sensing module and display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104538462B (zh) | 2017-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9401338B2 (en) | Electronic devices with embedded die interconnect structures, and methods of manufacture thereof | |
| KR101910263B1 (ko) | 지지 부재들을 가진 적층 반도체 다이 어셈블리들 및 연관된 시스템들 및 방법들 | |
| TWI239655B (en) | Photosensitive semiconductor package with support member and method for fabricating the same | |
| US20210384167A1 (en) | Stacked semiconductor die assemblies with die support members and associated systems and methods | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| CN103117279B (zh) | 形成芯片在晶圆的总成的方法 | |
| TWI433293B (zh) | 藉由使用內部堆疊模組的可堆疊封裝 | |
| KR101190920B1 (ko) | 적층 반도체 패키지 및 그 제조 방법 | |
| CN106158772B (zh) | 板级嵌入式封装结构及其制作方法 | |
| TW201229479A (en) | Pressure sensor and method of assembling same | |
| US7279785B2 (en) | Stacked die package system | |
| JP2015504608A5 (zh) | ||
| US20090256222A1 (en) | Packaging method of image sensing device | |
| CN104538462A (zh) | 光电传感器封装结构及其方法 | |
| US20220285249A1 (en) | Bottom package exposed die mems pressure sensor integrated circuit package design | |
| CN204361107U (zh) | 光电传感器封装结构 | |
| US8368199B2 (en) | Integrated circuit package system for stackable devices and method for manufacturing thereof | |
| CN107324274A (zh) | 用于sip三维集成的封装载体 | |
| CN207993845U (zh) | 一种智能传感模块结构 | |
| KR101598688B1 (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
| TWI305389B (en) | Matrix package substrate process | |
| CN104008982B (zh) | 芯片封装工艺及芯片封装 | |
| CN104465548A (zh) | 一种三维柔性封装结构及其注塑成型方法 | |
| CN215680676U (zh) | 半导体器件封装及电子设备 | |
| CN207381402U (zh) | 影像芯片的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170413 Address after: 527200 Guangdong city in Luoding Province town of Baolong Road No. 1 two floor Applicant after: LUODING GAOJING ELECTRONIC TECHNOLOGY CO., LTD. Address before: 523000 Guangdong Province, Dongguan city Tangxia town Hongye North Road No. 99A11-101 Applicant before: DONGGUAN GAOJING ELECTRONIC TECHNOLOGY CO., LTD. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170517 Termination date: 20171017 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |