CN104538451A - 沟槽型双层栅mos及工艺方法 - Google Patents
沟槽型双层栅mos及工艺方法 Download PDFInfo
- Publication number
- CN104538451A CN104538451A CN201410853978.2A CN201410853978A CN104538451A CN 104538451 A CN104538451 A CN 104538451A CN 201410853978 A CN201410853978 A CN 201410853978A CN 104538451 A CN104538451 A CN 104538451A
- Authority
- CN
- China
- Prior art keywords
- groove
- contact hole
- layer
- polysilicon
- type double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 210000000795 conjunctiva Anatomy 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 abstract description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 8
- 230000015556 catabolic process Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 description 1
- 102000013275 Somatomedins Human genes 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种沟槽型双层栅MOS，其栅极沟槽内包含有第一多晶硅及第二多晶硅，形成双层栅，所述第一多晶硅位于沟槽下部，与沟槽之间间隔有介质层，第一多晶硅上方具有热氧化介质层及高密度等离子氧化膜；第二多晶硅位于高密度等离子氧化膜上方的沟槽内，与沟槽之间间隔有栅氧化层；所述第二多晶硅与栅氧化层之间还间隔有接触孔接膜层。本发明还公开了所述沟槽型双层栅MOS的工艺方法，通过本发明工艺制备的沟槽型双层栅MOS，解决了源端与漏端之间漏电的问题，提高了器件的击穿电压。
Description
技术领域
本发明涉及集成电路设计制造领域，特别是指一种沟槽型双层栅MOS的工艺方法。
背景技术
沟槽型双层栅MOS器件，为一种常用的功率MOS器件，其制造工艺包含：
在硅衬底上，生长第一氮化膜；
在硅衬底上，进行沟槽刻蚀；
在沟槽内，生长介质层；
在介质层上，生长第一层多晶硅，并对第一层多晶硅进行反刻蚀；
去除第一层多晶硅上方的沟槽侧壁介质层；
在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；
在第一层多晶硅上，生长热氧介质层；
去除沟槽侧壁的第二氮化膜和硅衬底表面的第一、二氮化膜；
淀积高密度等离子体氧化膜，淀积厚度减薄到原有厚度的1/3；
湿法刻蚀上述高密度等离子体氧化膜；
栅极氧化层生长；
第二层多晶硅淀积与反向刻蚀到硅表面；
硬掩膜氧化膜成长以及硬掩膜的刻蚀；
第二层多晶硅第二次刻蚀；
形成体区并推进；
形成源极并推进；
形成接触孔、形成金属层、钝化层。
通过上述工艺形成的沟槽型双层栅MOS器件，其存在击穿电压BV偏低的问题，一般在硅片边缘保护环区域容易发生IDSS漏电，经显微镜观测发现保护环区域存在异常结，导致源端与漏端之间漏电。
结合如图1所示的现有的沟槽型双层栅MOS的结构分析问题形成的原因，图中1是介质层，2是第一多晶硅，3是热氧化介质层，4是高密度等离子体氧化膜，5是栅氧化层，6是第二多晶硅，由于保护环区域的沟槽内源极多晶硅覆盖到硅表面，且中间没有氧化膜阻挡，在进行源极推进时，该区域被扩散进了P型杂质，如图1中的黑色圈注处，形成了异常的结。
发明内容
本发明所要解决的技术问题在于提供一种沟槽型双层栅MOS。
本发明还要解决的技术问题在于提供所述沟槽型双层栅MOS的工艺方法，避免形成异常结。
为解决上述问题，本发明所述的沟槽型双层栅MOS，其栅极沟槽内包含有第一多晶硅及第二多晶硅，形成双层栅，所述第一多晶硅位于沟槽下部，与沟槽之间间隔有介质层，第一多晶硅上方具有热氧化介质层及高密度等离子氧化膜；第二多晶硅位于高密度等离子氧化膜上方的沟槽内，与沟槽之间间隔有栅氧化层；
所述第二多晶硅与栅氧化层之间还间隔有接触孔接膜层。
为解决上述问题，本发明所述的制备沟槽型双层栅MOS的工艺方法，包含如下的工艺步骤：
第一步，在沟槽内形成第二层多晶硅并刻蚀完成之后，形成体区并推进；
第二步，离子注入形成源区；
第三步，进行接触孔第一接膜层淀积；
第四步，进行源区推进；
第五步，进行接触孔第二接膜层淀积；
第六步，形成接触孔、金属层以及钝化层。
进一步地，所述第二步淀积接触孔第一接膜层的厚度为
进一步地，所述第五步淀积接触孔第二接膜层之后，接触孔结膜层的总厚度为
本发明所述的沟槽型双层栅MOS，增加了接触孔接膜层，其工艺方法在源极注入形成之后不立即做推进，而是先做接触孔接膜层淀积，把保护环区沟槽内的源区多晶硅表面覆盖上氧化膜做隔离，再进行源区的高温推进，这样有氧化膜的隔离，使得源区热推进不会被扩散进P型杂质而形成异常结，提高了器件的击穿电压。
附图说明
图1是现有工艺下的器件形成异常结的显微图片。
图2是现有的沟槽型双层栅MOS的剖面结构示意图。
图3是本发明工艺形成接触孔第一接膜层的示意图。
图4是本发明工艺形成接触孔第二接膜层的示意图。
图5是本发明工艺流程图。
附图标记说明
1是介质层，2是第一多晶硅，3是热氧化介质层，4是高密度等离子体氧化膜，5是栅氧化层，6是第二多晶硅，7是接触孔接膜层。
具体实施方式
本发明所述的沟槽型双层栅MOS，如图4所示，其栅极沟槽内包含有第一多晶硅2及第二多晶硅6，形成双层栅，所述第一多晶硅2位于沟槽下部，与沟槽之间间隔有介质层1.第一多晶硅2上方，从下至上依次具有热氧化介质层3及高密度等离子氧化膜4；第二多晶硅6位于高密度等离子氧化膜4上方的沟槽内部，且与沟槽之间间隔有栅氧化层5；所述第二多晶硅6与栅氧化层5之间还间隔有接触孔接膜层7。
本发明所述的制备沟槽型双层栅MOS的工艺方法，其前端工艺与传统相同，但是在源区注入形成之后不立即进行推进，而是先淀积接触孔接膜层之后再进行源区的推进，这样后续的热推进由于存在接触孔接膜层的阻挡作用而不会导致P型杂质的扩散形成异常结。具体步骤如下：
第一步，在沟槽内形成第二层多晶硅并刻蚀完成之后，形成体区并推进。
第二步，离子注入形成源极。
第三步，进行接触孔第一接膜层淀积，如图3所示。
第四步，进行源极推进。
第五步，进行接触孔第二接膜层淀积，总的接触孔接膜层厚度为如图4所示。结合本实施例，优选地接触孔接膜层总厚度为这样器件的漏电流最低。
第六步，形成接触孔、金属层以及钝化层。
经过以上工艺制成的沟槽型双层栅MOS，接触孔结膜层分两次形成，源极推进后不存在异常结，器件的击穿电压得到改善。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种沟槽型双层栅MOS，其栅极沟槽内包含有第一多晶硅及第二多晶硅，形成双层栅，所述第一多晶硅位于沟槽下部，与沟槽之间间隔有介质层，第一多晶硅上方具有热氧化介质层及高密度等离子氧化膜；第二多晶硅位于高密度等离子氧化膜上方的沟槽内，与沟槽之间间隔有栅氧化层；其特征在于：
所述第二多晶硅与栅氧化层之间还间隔有接触孔接膜层。
2.如权利要求1所述的沟槽型双层栅MOS，其特征在于：所述的接触孔接膜层为氧化膜。
3.制备如权利要求1所述的沟槽型双层栅MOS的工艺方法，其特征在于：包含如下的工艺步骤：
第一步，在沟槽内形成第二层多晶硅并刻蚀完成之后，形成体区并推进；
第二步，离子注入形成源极；
第三步，进行接触孔第一接膜层淀积；
第四步，进行源极推进；
第五步，进行接触孔第二接膜层淀积；
第六步，形成接触孔、金属层以及钝化层。
4.如权利要求3所述的沟槽型双层栅MOS的工艺方法，其特征在于：所述第二步淀积接触孔第一接膜层的厚度为
5.如权利要求3所述的沟槽型双层栅MOS的工艺方法，其特征在于：所述第五步淀积接触孔第二接膜层之后，接触孔结膜层的总厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410853978.2A CN104538451B (zh) | 2014-12-31 | 2014-12-31 | 沟槽型双层栅mos及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410853978.2A CN104538451B (zh) | 2014-12-31 | 2014-12-31 | 沟槽型双层栅mos及工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104538451A true CN104538451A (zh) | 2015-04-22 |
| CN104538451B CN104538451B (zh) | 2018-02-06 |
Family
ID=52853951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410853978.2A Active CN104538451B (zh) | 2014-12-31 | 2014-12-31 | 沟槽型双层栅mos及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104538451B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107492486A (zh) * | 2017-08-15 | 2017-12-19 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos介质层的工艺方法 |
-
2014
- 2014-12-31 CN CN201410853978.2A patent/CN104538451B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107492486A (zh) * | 2017-08-15 | 2017-12-19 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos介质层的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104538451B (zh) | 2018-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11088253B2 (en) | Gate structure of semiconductor device and manufacturing method therefor | |
| US9190478B2 (en) | Method for forming dual oxide trench gate power MOSFET using oxide filled trench | |
| TWI528458B (zh) | 半導體元件及其製備方法 | |
| CN104465404B (zh) | 射频ldmos器件的制造方法 | |
| CN105870022A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN106057674A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN105914234A (zh) | 分离栅功率mos管结构及制作方法 | |
| US20160276464A1 (en) | Power mos transistor and manufacturing method therefor | |
| US8680590B2 (en) | Multi-trench termination structure for semiconductor device | |
| CN107799601A (zh) | 屏蔽栅沟槽功率mostet器件及其制造方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN108258051A (zh) | Ldmos器件及其制造方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN101834142A (zh) | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 | |
| CN105514022A (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
| WO2016165516A1 (zh) | 分栅功率器件的制造方法 | |
| TW201838192A (zh) | 半導體裝置及其製造方法 | |
| CN108010847A (zh) | 屏蔽栅沟槽mosfet及其制造方法 | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| CN203910798U (zh) | 一种u形沟道的半浮栅存储器 | |
| CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
| CN105118857A (zh) | 一种沟槽型功率mosfet的制造方法 | |
| CN104538451B (zh) | 沟槽型双层栅mos及工艺方法 | |
| JP2010258329A (ja) | ワイドバンドギャップ半導体素子 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |