CN104519656A - 减少单端互连和总线中的远端串扰 - Google Patents

减少单端互连和总线中的远端串扰 Download PDF

Info

Publication number
CN104519656A
CN104519656A CN201410499896.2A CN201410499896A CN104519656A CN 104519656 A CN104519656 A CN 104519656A CN 201410499896 A CN201410499896 A CN 201410499896A CN 104519656 A CN104519656 A CN 104519656A
Authority
CN
China
Prior art keywords
wire
equipment
capacitor
via hole
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410499896.2A
Other languages
English (en)
Inventor
R.E.施巴亚马
M.赖
R.K.昆策
N.B.彼得森
C.A.L.莫雷诺
K.肖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104519656A publication Critical patent/CN104519656A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

可以通过向过孔添加金属板来对抗在互连技术（一般地与印刷电路板或封装相关联）中的相邻过孔之间出现的感应耦合。该板产生能够补偿正常地在印刷电路板或封装之间产生的感应串扰的电容耦合。当两个相邻过孔的添加板相互重叠时，产生电容耦合。通过用电容耦合来平衡电感耦合，可获得远端串扰的有效减少。

Description

减少单端互连和总线中的远端串扰
背景技术
这一般地涉及单端互连和总线中的远端串扰的减少。
串扰是相邻通孔之前的电感耦合。远端串扰是在电缆的与干扰发射机相对的末端上测量的互连或总线的两个信号对之间的串扰或干扰。单端互连和总线使用地线和一个信号导线作为互连或总线的一部分。
串扰是用于实际平台技术中的高速信令的关键限制因素。为了实现可接受水平的串扰，正常地实现导线间距和/或间隔。此间距结果是更大的外形因数和/或有效传输速率密度的减小。结果，可能损害产品尺寸和/或性能。
单端互连或总线可用来将存储器连接到母板，作为示例，例如包括双倍数据速率动态随机存取存储器（DDR）2和3以及同步存储接口2（SMI2）。
附图说明
相对于以下各图来描述某些实施例：
图1与单端互连相结合的一个实施例的放大截面描述；
图2是根据一个实施例的SMI2互连应用的透视图；
图3是根据一个实施例的使用单端总线的实施例的透视图；
图4是根据一个实施例的单端SMI2总线的透视图；
图5是根据一个实施例的布线的透视图；以及
图6是用于一个实施例的示意性描述。
具体实施方式
可以通过向过孔添加金属板来对抗在总线或互连技术（一般地与印刷电路板或封装相关联）中的相邻过孔之间出现的电感耦合。该板产生能够补偿正常地在印刷电路板或封装之间产生的感应串扰的电容耦合。当两个相邻过孔的添加板相互重叠时，产生电容耦合。通过用电容耦合来平衡电感耦合，可获得远端串扰的有效减少。
图1中所示的印刷电路板或封装10可包括多个过孔14从其中通过的多个金属化层12。过孔14a可从其邻居14b获得串扰且同样地过孔14b可从过孔14a获得串扰。为了对抗该串扰，可通过由重叠的金属镀层或基板（plaque）16a和16b来形成平行板电容器而产生电容耦合。这些基板16b可邻近于过孔输出突出片（tab）18且相对更加远离过孔输入端20而定位。该基板添加补偿在过孔中产生的电感串扰、因此减少远端串扰（FEXT）的电容耦合。
电容器的使用可具有增加近端串扰（NEXT）的效果，但是此效果是可容忍的，因为远端串扰趋向于更加重要。
用仔细的设计，可以平衡电容和电感耦合，导致远端串扰的有效减少。可切割一个基准面以便为板中的一个让出空间。然而，还可以将该板移动至不同的印刷电路板（PCB）层以避免布线基准面切割。
因此，虽然接近于信号输出端示出了电容器，但其可以在沿着过孔长度的任何地方形成。可将电容器定位成避免切割基准面的需要或避免产生例如与金属镀层的非期望耦合。
可在现有金属镀层中限定每个板。可在与突出片18相同的金属化层中但与该突出片18电隔离地针对每个过孔形成两个板中的一个。
在图2中示出了结合同步存储器接口2（SMI2）连接器过孔的更具体示例。在这种情况下，可向过孔20添加平行、间隔开的板22。该板可以是细长的，相互对准，在相邻过孔的方向上延伸，每个板部分地包围在过孔周围（例如，在金属镀层的平面中约90°）且远离过孔横向地延伸，以便被并置、平行于在与下一相邻过孔相反方向上延伸的相应板且与之略微间隔开。
因此，每个过孔可具有在一个方向上（即在图中向右）延伸的下板和略微在上面间隔开且向左延伸的另一板。每个板相交互且产生与被耦合到相邻过孔的板的电容耦合。
图3示出了具有单端总线的应用。在这种情况下，再次添加电容耦合以克服相邻过孔之间的电容耦合。因此，向过孔焊盘电容耦合引入布线减少了相邻位道之间的远端串扰。
电容耦合平衡存在于相邻过孔之间的不可避免的电感串扰，减少了远端串扰。特别地，必须在每个过孔26周围形成焊盘24。焊盘可全部环绕过孔以与到相邻过孔的输入线或迹线28形成电容器。如果每个过孔具有此类焊盘，则可在一个过孔的焊盘24与相邻过孔的输入线或迹线28之间产生电容耦合以克服每个相邻的成对过孔之间的电感耦合。
图4示出了一般地在DDR3和DDR4之间使用的SMI2设计总线中的相应应用。母板层叠可以为93mil，具有16个层，其对应于可从英特尔公司获得的典型Brickland平台处理器系列产品。大体上环形的焊盘30可围绕或环绕接近于其输入迹线28的每个过孔26。然后，可形成从一个过孔延伸至不同过孔的已修改布线32，在典型布线概念中，其与添加过孔焊盘30并置地且平行地在半圆形形状34中延伸，并且然后远离过孔向外延伸。
参考图5，在两个相邻布线之间形成电容器。该技术可以用来在相邻引脚、迹线、金属镀层或焊球和焊盘之间形成电容器。在一个实施例中，布线36a和36b可在不同的金属化层中。布线36a可具有沿着其长度形成的板或延伸突出片38a。同样地，布线36b可具有也沿着其长度形成的板或延伸突出片38b。突出片38a和38b重叠，相互平行但间隔开，从而在两个突出片38a和38b之间形成电容器。根据克服电容串扰的需要，可以沿着布线的长度形成任何数目的此类电容器。
在某些情况下，可与导线整体地形成构成电容器的板，如在图5中的情况下一样。在其他情况下，可在诸如与导线横向垂直的金属化层之类的层中形成构成电容器的板，例如，如结合图1和2所示。在其他情况下，金属镀层可以是与导线总体上分开的部分，如在图1—4中的情况一样。
可调整板的尺寸以产生电容以抵消任何电感耦合。然而，在必要时可使用较小底板，例如由于导线之间的紧密间距。在这种情况下，可沿着导线的长度提供更多的板以便产生期望量的电容。
一般地，该板可由与相应导线相同的材料制成。然而，在其他实施例中，板和导线可由不同的材料制成。在某些情况下，可在板之间提供材料以提供有利的介电常数。
虽然所描述的板是平面的且平行于或横向垂直导线，但在其他情况下，其可以是其他形状。
在某些情况下，可在与导线相同的时间形成板，并且在其他情况下，其可与那些导线分开地形成并根据需要结合到其中。此结合可以是诸如焊接之类的主动附着过程的结果，并且也可以是简单地促使金属在熔融状态下接触的结果。
可相对于过孔的长度以不同的取向但仍与直垂至地形成例如图2中所示的金属镀层。例如，在一个实施例中，可将金属镀层旋转90°。在这种情况下，可在过孔的各部分上间隔开地附着金属镀层或板以便产生期望的板间间距。
图6中所示的系统40可以是任何基于处理器的设备，举几个例子，包括蜂窝式电话、膝上型计算机、台式计算机、平板电脑、游戏机或电视。系统40可包括在这种情况下并联地耦合的任何数目的处理器42。可将处理器42耦合到存储器控制器44。存储器控制器44又可经由SMI2、互连或总线46而被连接到存储器模块48。例如，存储器模块48可以是DDR3或DDR4存储器模块。可将存储器控制器耦合到许多互连和许多存储器模块，如图6中所指示的。
虽然已描述了其中在两个相邻过孔上形成电容器的一个板的实施例，但可沿着每个过孔的范围形成超过一个板，沿着过孔的长度形成多个电容器。
相对于图1和2来描述过孔间电容器。相对于图3和4来描述过孔至布线电容器。在图5中示出了布线间电容器。同样地，可使用本地电容器来解决焊球电感串扰。
以下条项和/或示例涉及其他实施例：
一个实施例可以是一种包括通过形成抵消相邻导线之间的电感串扰的电容器来减少远端串扰的方法。该方法还可包括通过在两个相邻过孔中的每一个上形成两个板中的一个而形成所述电容器。该方法还可包括在单端总线或互连中形成电容器。该方法还可包括在过孔与布线之间形成电容器。该方法还可包括在相邻布线之间形成电容器。该方法还可包括在不同的金属化层中形成所述电容器的板。该方法还可包括在通孔上与通孔长度横向垂直地形成环形板并促使另一过孔上的布线平行于所述板但与所述板间隔开地延伸。该方法还可包括在所述布线中形成环形段以遵循所述环形板。
另一示例性实施例可以是一种包括被定位成从而经受远端串扰的一对基本上平行导线以及包括被连接到所述导线中的每一个的板的电容器的设备，所述电容器用于抵消远端串扰。该设备可包括其中所述导线是过孔。该设备可包括由所述导线形成的单端总线。该设备可包括由所述导线形成的单端互连。该设备可包括其中所述导线中的一个是过孔且另一导线是布线。该设备可包括其中所述导线是布线。该设备可包括其中所述导线在金属化层中形成。该设备可包括其中所述板在金属化层中形成。该设备可包括所述板中的一个是环形板，所述导线中的一个是过孔，所述环形板接触所述过孔，与过孔长度横向垂直地延伸。该设备可包括另一导线，其是平行于所述环形板但与所述环形板间隔开地延伸的布线。该设备可包括所述布线，其包括沿着所述环形板延伸但与所述环形板间隔开的环形段。
在另一示例性实施例中的可以是一种系统，包括处理器、被耦合到所述处理器的存储器控制器以及被耦合到所述存储器控制器的单端连接器，所述连接器包括被定位成从而经受远端串扰的一对基本上平行导线以及包括被连接到所述导线中的每一个的板的电容器，所述电容器用于抵消远端串扰。该系统可包括其中所述连接器是互连。该系统可包括其中，所述连接器是总线。该系统可包括被耦合到所述连接器的存储器。该系统可包括其中，所述导线是过孔。该系统可包括其中所述设备包括由所述导线形成的单端总线。该系统可包括其中所述导线中的一个是过孔且另一导线是布线。该系统可包括其中所述导线是布线。该系统可包括其中所述导线在金属化层中形成。该系统可包括其中所述板在金属化层中形成。
遍及本说明书对“一个实施例”或“实施例”的参考意指结合实施例所述的特定特征、结构或特性被包括在涵盖在本公开内的至少一个实施方式。因此，短语“一个实施例”或“在实施例中”的出现不一定参考同一实施例。此外，该特定特征、结构或特性可以除所示特定实施例之外的其他适当形式制定，并且所有此类形式可被涵盖在本申请的权利要求内。
虽然已描述的有限数目的实施例，但本领域的技术人员将由此认识到许多修改和变更。意图在于所附权利要求覆盖落在本公开的精神和范围内的所有此类修改和变更。

Claims (25)

1. 一种方法，包括：
通过形成抵消相邻导线之间的电感串扰的电容器来减少远端串扰。
2. 权利要求1的方法，包括通过在两个相邻过孔中的每一个上形成两个板中的一个而形成所述电容器。
3. 权利要求2的方法，包括在单端总线或互连中形成电容器。
4. 权利要求1的方法，包括在过孔与布线之间形成电容器。
5. 权利要求1的方法，包括在相邻布线之间形成电容器。
6. 权利要求1的方法，包括在不同的金属化层中形成所述电容器的板。
7. 权利要求1的方法，包括在过孔上与过孔长度横向垂直地形成环形板并促使另一过孔上的布线平行于所述板但与所述板间隔开地延伸。
8. 权利要求7的方法，包括在所述布线中形成环形段以遵循所述环形板。
9. 一种设备，包括：
一对基本上平行的导体，被定位成从而经受远端串扰；以及
电容器，包括被连接到所述导体中的每一个的板，所述电容器用于抵消远端串扰。
10. 权利要求9的设备，其中，所述导线是过孔。
11. 权利要求10的设备，其中，所述设备包括由所述导线形成的单端总线。
12. 权利要求10的设备，其中，所述设备包括由所述导线形成的单端互连。
13. 权利要求9的设备，其中，所述导线中的一个是过孔且另一导线是布线。
14. 权利要求9的设备，其中，所述导线是布线。
15. 权利要求9的设备，其中，所述导线是在金属化层中形成。
16. 权利要求15的设备，其中，所述板是在金属化层中形成。
17. 权利要求9的设备，所述板中的一个是环形板，所述导线中的一个是过孔，所述环形板接触所述过孔，与过孔长度横向垂直地延伸。
18. 权利要求17的设备，另一导线是平行于所述环形板但与所述环形板间隔开地延伸的布线。
19. 权利要求18的设备，所述布线包括沿着所述环形板延伸但与所述环形板间隔开的环形段。
20. 一种系统，包括：
处理器；
存储器控制器，被耦合到所述处理器；以及
被耦合到所述存储器控制器的单端连接器，所述连接器包括被定位成从而经受远端串扰的一对基本上平行导线以及包括被连接到所述导线中的每一个的板的电容器，所述电容器用于抵消远端串扰。
21. 权利要求20的系统，其中，所述连接器是互连。
22. 权利要求20的系统，其中，所述连接器是总线。
23. 权利要求20的系统，包括被耦合到所述连接器的存储器。
24. 权利要求20的系统，其中，所述导线是过孔。
25. 权利要求24的系统，其中，所述设备包括由所述导线形成的单端总线。
CN201410499896.2A 2013-09-26 2014-09-26 减少单端互连和总线中的远端串扰 Pending CN104519656A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/037,826 US20150085458A1 (en) 2013-09-26 2013-09-26 Reducing Far End Crosstalk in Single Ended Interconnects and Buses
US14/037826 2013-09-26

Publications (1)

Publication Number Publication Date
CN104519656A true CN104519656A (zh) 2015-04-15

Family

ID=51540987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410499896.2A Pending CN104519656A (zh) 2013-09-26 2014-09-26 减少单端互连和总线中的远端串扰

Country Status (3)

Country Link
US (1) US20150085458A1 (zh)
EP (1) EP2854488A1 (zh)
CN (1) CN104519656A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108337016A (zh) * 2018-02-08 2018-07-27 南京航空航天大学 一种产生附加串扰的远端串扰消除方法
CN115003008A (zh) * 2022-05-25 2022-09-02 长鑫存储技术有限公司 用于改善远端串扰的导体结构、半导体封装结构和电路板
WO2024060332A1 (zh) * 2022-09-22 2024-03-28 长鑫存储技术有限公司 电路结构及其形成方法、存储器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10149377B2 (en) * 2016-06-24 2018-12-04 Invensas Corporation Stacked transmission line
US10317932B2 (en) * 2016-07-02 2019-06-11 Intel Corporation Capacitive structures for crosstalk reduction
US9722012B1 (en) 2016-09-02 2017-08-01 Qualcomm Incorporated Circuits and methods providing mutual capacitance in vertical electrical connections
KR102659671B1 (ko) 2016-11-01 2024-04-22 삼성전자주식회사 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈
US11862547B2 (en) * 2020-02-28 2024-01-02 Intel Corporation Differential crosstalk self-cancelation in stackable structures
WO2022178814A1 (en) * 2021-02-26 2022-09-01 Intel Corporation Integrated circuit supports with microstrips
US20210376448A1 (en) * 2021-03-26 2021-12-02 Intel Corporation Via coupling structures to reduce crosstalk effects

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215962A1 (en) * 2006-03-20 2007-09-20 Knowles Elecronics, Llc Microelectromechanical system assembly and method for manufacturing thereof
KR20090077101A (ko) * 2008-01-10 2009-07-15 포항공과대학교 산학협력단 수신 단 누화잡음을 감소시키기 위해 스터브를 구비한메모리 모듈 커넥터 구조
CN101820121A (zh) * 2004-02-12 2010-09-01 泛达公司 通信插座
US20100276189A1 (en) * 2009-05-01 2010-11-04 Samsung Electronics Co., Ltd. Semiconductor package including power ball matrix and power ring having improved power integrity
CN102077480A (zh) * 2008-07-02 2011-05-25 拉姆伯斯公司 电容耦合串扰消除
US20120058676A1 (en) * 2010-09-03 2012-03-08 Schaffer Christopher P Substrate inductive devices and methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778039B2 (en) * 2006-05-08 2010-08-17 Micron Technology, Inc. Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise
US8889999B2 (en) * 2011-10-24 2014-11-18 Cisco Technology, Inc. Multiple layer printed circuit board with unplated vias
WO2013101127A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects
JP5904856B2 (ja) * 2012-04-23 2016-04-20 キヤノン株式会社 プリント配線板、半導体パッケージ及びプリント回路板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820121A (zh) * 2004-02-12 2010-09-01 泛达公司 通信插座
US20070215962A1 (en) * 2006-03-20 2007-09-20 Knowles Elecronics, Llc Microelectromechanical system assembly and method for manufacturing thereof
KR20090077101A (ko) * 2008-01-10 2009-07-15 포항공과대학교 산학협력단 수신 단 누화잡음을 감소시키기 위해 스터브를 구비한메모리 모듈 커넥터 구조
CN102077480A (zh) * 2008-07-02 2011-05-25 拉姆伯斯公司 电容耦合串扰消除
US20100276189A1 (en) * 2009-05-01 2010-11-04 Samsung Electronics Co., Ltd. Semiconductor package including power ball matrix and power ring having improved power integrity
US20120058676A1 (en) * 2010-09-03 2012-03-08 Schaffer Christopher P Substrate inductive devices and methods

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108337016A (zh) * 2018-02-08 2018-07-27 南京航空航天大学 一种产生附加串扰的远端串扰消除方法
CN108337016B (zh) * 2018-02-08 2021-06-22 南京航空航天大学 一种产生附加串扰的远端串扰消除方法
CN115003008A (zh) * 2022-05-25 2022-09-02 长鑫存储技术有限公司 用于改善远端串扰的导体结构、半导体封装结构和电路板
CN115003008B (zh) * 2022-05-25 2023-10-20 长鑫存储技术有限公司 用于改善远端串扰的导体结构、半导体封装结构和电路板
WO2024060332A1 (zh) * 2022-09-22 2024-03-28 长鑫存储技术有限公司 电路结构及其形成方法、存储器

Also Published As

Publication number Publication date
US20150085458A1 (en) 2015-03-26
EP2854488A1 (en) 2015-04-01

Similar Documents

Publication Publication Date Title
CN104519656A (zh) 减少单端互连和总线中的远端串扰
CN101378618B (zh) 印刷电路板
CN104051425A (zh) 用于减少通道串扰的耦合通孔
CN102630118A (zh) 层叠的布线板
CN103311225A (zh) 半导体封装件及其制法
CN105072808B (zh) 高精度封装基板的蚀刻补偿方法
US20140078702A1 (en) Multilayer printed circuit board
CN104244574A (zh) Pcb信号布线结构及电子产品接口
CN109691241A (zh) 在竖直电连接件中提供互电容的电路和方法
US9936572B2 (en) Differential trace pair system
CN105657962A (zh) 一种多层pcb电路板
US6630627B1 (en) Multilayered wiring substrate with dummy wirings in parallel to signal wirings and with
CN108153704B (zh) 一种存储装置
CN112996286A (zh) 一种基于sfp+系列光模块的金手指出线设计方法
CN100377626C (zh) 印刷电路板及其布线方法
US20120262885A1 (en) Signal transfer circuit
CN109997187B (zh) 串扰消除传送桥
CN108364949B (zh) 一种实现芯片互联超高带宽的方法及芯片互联结构
CN107845393B (zh) Ddr信号布线板、印刷电路板以及电子装置
JP6466305B2 (ja) 電子パッケージ用の電気インターコネクト
CN206402522U (zh) 电路板及其移动终端
CN105655303A (zh) 中介基板及其制法
CN106463854B (zh) 接地布线设备和方法
CN202067301U (zh) 双基板式存储卡封装构造
CN221283426U (zh) 一种优化多负载ddrx互连蛤壳拓扑信号质量的结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150415

RJ01 Rejection of invention patent application after publication