CN104505346A - 半导体封装工艺 - Google Patents

半导体封装工艺 Download PDF

Info

Publication number
CN104505346A
CN104505346A CN201410609902.5A CN201410609902A CN104505346A CN 104505346 A CN104505346 A CN 104505346A CN 201410609902 A CN201410609902 A CN 201410609902A CN 104505346 A CN104505346 A CN 104505346A
Authority
CN
China
Prior art keywords
pin
chip
frame
muscle
semiconductor packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410609902.5A
Other languages
English (en)
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410609902.5A priority Critical patent/CN104505346A/zh
Publication of CN104505346A publication Critical patent/CN104505346A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/70—Structure, shape, material or disposition of the connectors after the connecting process of a plurality of connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L2224/70—Structure, shape, material or disposition of the connectors after the connecting process of a plurality of connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体封装工艺，包括：将芯片与连接在封装框架上的引脚连接；塑封所述芯片与所述引脚，并且将所述引脚的末端露出；对所述引脚露出的末端第一次电镀，形成外周电镀层，然后切断所述引脚与连筋之间的连接；对所述引脚第二次电镀，在切断所述引脚与所述连筋的连接后形成的切断面上形成断面电镀层；切断与所述引脚连接的第二导电架。对引脚进行两次电镀，使引脚的切割面也能被电镀，从而使后续焊接时增加焊接的牢靠程度。

Description

半导体封装工艺
技术领域
本发明涉及半导体封装技术，尤其涉及一种半导体封装工艺
背景技术
在现有技术，如PQFN(Punch Quad Flat No-lead)四边扁平无引脚封装、PDFN(Punch Dual Flat No-lead)两边扁平无引脚封装、SON(Small-Outline No Lead)小型表面贴片式无引脚封装等，封装单元矩阵式排列于引线框架上，封装单元间通过框架上的连筋连接在一起，产品在电镀工序后再通过冲切的方式切除连筋进而使封装单元独立开来，切割面即为裸露的框架基材面。在将封装体焊接到主板的过程中，由于切割面裸露，因此无法与焊料(如含有锡的焊料)结合，使得封装体与主板间仅能通过地面进行焊接互联，焊接牢度较差。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明提供一种半导体封装工艺，包括：将芯片与连接在封装框架上的引脚连接；塑封所述芯片与所述引脚，并且将所述引脚的末端露出；对所述引脚露出的末端第一次电镀，形成外周电镀层，然后切断所述引脚与连筋之间的连接；对所述引脚第二次电镀，在切断所述引脚与所述连筋的连接后形成的切断面上形成断面电镀层；切断与所述引脚连接的第二导电架。
本发明至少一个有益效果是，对引脚进行两次电镀，使引脚的切割面也能被电镀，从而使后续焊接时增加焊接的牢靠程度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明半导体封装工艺的流程图；
图2为本发明半导体封装工艺另一种实施方式的流程图；
图3为本发明半导体封装工艺中安装芯片的示意图；
图4为图3的A-A剖面图；
图5为本发明半导体封装工艺中塑封芯片与引脚的示意图；
图6为图5的B-B剖面图；
图7为本发明半导体封装工艺中第一次电镀的示意图；
图8为本发明工艺中切断引脚与连筋之间连接的示意图；
图9为图8的C-C剖面图；
图10为本发明半导体封装工艺中第二次电镀的示意图；
图11为本发明工艺中切断与引脚连接的第二导电架的示意图；
图12为图11的D-D剖面图；
图13为为本发明半导体封装工艺中所使用的半导体封装框架的结构的一种示意图；
图14为为本发明半导体封装工艺中所使用的半导体封装框架的结构的另一种示意图。
附图标记：
2-芯片；3-连接线；4-塑封膜；5-引脚；7-基岛；11-第一边框；
12-第二边框；13-第一连筋；14-第二连筋；16-导电架；81-外周电镀层；82-断面电镀层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明以下各实施例中，实施例的序号和/或先后顺序仅仅便于描述，不代表实施例的优劣。对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
本发明涉及一种半导体封装的工艺，参见图1，包括：步骤10，将芯片与连接在封装框架上的引脚连接(参见图3和图4，需要图4是图3的A-A面剖视图，为了更清晰简洁的示出重点部位，剖视图中没有示出第一边框和导电架，以下类似的剖视图均未示出第一边框和导电架)；步骤20，参见图5和图6，塑封芯片与引脚，并且将引脚的末端露出；步骤30，对引脚露出的末端第一次电镀，如图7所示，形成外周电镀层81，然后切断引脚与连筋之间的连接(图8和图9示出的切断引脚与所述连筋之间的连接)；步骤40，对引脚第二次电镀，如图10所示，在切断引脚与连筋的连接后形成的切断面上形成断面电镀层82；步骤50，参见图11和图12，切断与引脚连接的第二导电架。
上述步骤40中对引脚进行了二次电镀，使其切割面也完成电镀，可以使后续焊接时增加焊接的牢靠程度。
上述步骤10中芯片与引脚的连接方式具有多种形式，例如可以使芯片通过连接线与引脚连接，也可以是直接与引脚连接。
在一种可选的实施方式中，封装框架结构有基岛，在芯片与引脚连接之前，先把芯片固定在基岛上，然后用连接线将芯片与引脚连接。连接线可以为导电金属丝，导电金属丝可以为金、铜或铝。
在另一种可选的实施方式中，芯片倒装，直接与引脚连接。
参见图2，上述步骤20塑封芯片与引脚之后，还具有步骤21，对塑封后的结构去溢料、去飞边。即，对塑封后的结构进行修边。
继续参见图2，上述步骤30切断引脚与连筋的连接后，具有步骤31，在封装框架的背面贴支撑膜。可选的，该支撑膜为环氧树脂膜。
上述步骤40形成断面电镀层之后，还具有步骤41，去除支撑膜。
为了方便理解，下面说明可以由本发明的工艺步骤所制成的半导体封装结构，参见图5，包括芯片2、连接线3、引脚5和塑封膜4，其中引脚设置在芯片的外围，并且通过连接线与芯片连接，这里所说的连接包括电连接。而塑封膜，将芯片、连接线封装，不过，为了后续芯片能与外界通信，引脚靠近芯片的一部分虽然被塑封膜封装，但是远离芯片的另一部分从塑封膜中露出。引脚露出的部分是需要与外界连接的，因此露出引脚的哪部分对于本领域技术人员来说是可以获知的。进一步，上述引脚露出的部分，还被电镀层完全包裹。需要注意，为了能够看清本发明半导体封装结构，图5中塑封膜适用虚线画出，以表示将其透明化，从而能够看清被其封装的芯片等结构。
可选的，上述电镀层为锡层；上述连接线为导电金属丝，例如可以为金、铜或铝，其可以通过打线(Wire Bonding)工艺完成。例如使用金属丝，利用热压或超声能源，完成芯片与引脚之间的连接。
在一种可选的实施方式中，电镀层分为外周电镀层，和断面电镀层；其中，断面电镀层，形成于所述引脚的切割面；切割面为所述引脚从封装框架上切割下来所形成的。
可选的，还具有基岛7，用于承接安装芯片，在基岛上还设置有与芯片接合的接合部。可以理解，具有基岛是为了承接安装芯片，如果没有基岛可以直接倒装芯片，与引脚通过导线连接，具体的方式下面会说明。
封装框架的结构，该框架结构就是形成本发明半导体封装结构之前的框架。下面说明封装框架的结构。
参见图13，包括第一边框11、第二边框12、引脚5、连筋和导电架16，其中，第一边框11和第二边框12彼此相对设置，引脚5则设置在第一边框11和第二边框12之间，由连筋连通并固定，该连筋连通在第一边框11和第二边框12，以保证能够将引脚固定位置，并且该连筋还连通每个引脚，以保证在后续步骤中，每个引脚都可以被电镀；上述的导电架连通每个所述引脚。应该理解，引脚连通所述引脚，以保证每个引脚能够完成电镀，这里的电镀与上述通过连筋对引脚连通实现的电镀时两个电镀过程。
上述结构在应用时，会安装芯片，芯片的安装方式具有多种，下面会具体描述，芯片会与每个引脚连通，以实现芯片的功能，此后，通过连筋对引脚的连通，对引脚进行电镀(此处可以称为第一次电镀)，这样在引脚外周就形成了电镀层，此处可以称之为周面电镀层；在形成周免电镀层之后，需要将连筋切除，切割面就直接外露，此时可以采用导电架，继续进行电镀(此处可以称为第二次电镀)，以使切割面也形成电镀层，此处可以称之为切面电镀层。
下面说明芯片安装时两种可选的方式：
第一种，参见图14，上述的半导体封装框架具有基岛7，设置在第一边框11和第二边框12之间，该基岛用于承接并安装芯片。芯片设置在改基岛上，然后通过连通线将芯片与引脚连通，通过引脚实现芯片与其他设备的通信。
第二种，芯片可以直接倒装引脚之间，引脚直接与芯片连通，并且在半导体封装过程中还会使用塑封胶进行封装，因此倒装与引脚之上的芯片不会脱落、易坏。
在一种可选实施方式中，上述连筋具有两根，分别为第一连筋和第二连筋，这两根连筋彼此相对的设置在第一边框11和第二边框12之间。为了方便理解，可以认为第一边框11、第二边框12、第一连筋和第二连筋组成一个方形框架结构，当然，方形只是一种示例，其他形状同样可以适用于本发明。
可选的导电架设置于第一连筋和所述第二连筋之间。这样，切除两个连筋时，不会连带导电架一起切除，保证了后续对切面的电镀。
参见图13和图14，上述引脚5的数量可以有多个，引脚5可以都连通同一个连筋上，在具有多个连筋的情形下也可以分别连通于任意一连筋上。这些是根据具体需求而定。需要理解，这里提及的连筋(包括第一连筋和第二连筋)和第一边框11、第二边框12都是导体。这样连筋与引脚连通，目的是能够给引脚5外电镀形成电镀层。可以理解，因为引脚5具可以有多个，连筋需要确保与每个引脚5连通，以使每个引脚5都能被电镀成功。
同时，半导体封装框架还具有导电架16，与上述连筋的功能相似，该导电架16用于对引脚5进行第二次电镀。
可选的，连筋和导电架，都连通引脚，并且他们还与第一边框11和第二边框12连通，在电镀时可以给第一边框11和第二边框12通电，通过连筋和导电架实现对引脚的供电。
在一种可选的实施方式中，引脚5具有八个，第一连筋13和第二连筋14分别连通四个引脚5，当然，这只是可选的实施方式，引脚5数量、与第一连筋13还是与第二连筋14的连通这些都是可以变化的，只要能够保证实现两次电镀即可用于本发明。
下面以两种情况，来说明导电架16与引脚5的连通形式：
情况一，导电架16的数量与引脚5的数量相同，每一个导电架16都将一个引脚5连通到第一边框11或第二边框12上，即导电架16与引脚5一一对应的连通。每个引脚5进行电镀时都是独立的，即使其中一个导电架16发生故障，其他的引脚5还是可以继续完成电镀。当然，也可以不连通到第一边框11、第二边框12上，可以直接对导电架供电，实现对引脚的电镀。例如图13中，左边的导电架16和引脚5，就是一个导电架连通一个引脚。
情况二，导电架16的数量小于引脚5的数量，可能至少一个导电架16将两个或两个以上的引脚连通到所述第一边框11或第二边框上。即，这种情况下，可能是几个引脚共用一个导电架16，这样能够节省制造成本，提供工作效率。例如图13中右下角，一个导电架连通三个引脚。
需要注意，第一边框11和第二边框12也可以起到导电的作用，电镀时，可将这两两个边框通电，由于第一边框11和第二边框同于与第一连筋13、第二连筋14和导电架16连通，因此，使他们能够分别完成第一次电镀和第二次电镀。第一次电镀是指，由第一连筋、第二连筋完成的，对引脚外周电镀，当然，此时导电架16同样也将引脚和第一边框或第二边框连通，在第一电镀时，导电架16也是可以参与的。二次电镀，是指依次电镀后，将引脚与第一连筋、第二连筋切断，对切割面进行电镀，此时是通过导电架实现的。参见图12还可以知晓，电镀层也可以电镀到基导的底面。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (9)

1.一种半导体封装工艺，其特征在于，包括：
将芯片与连接在封装框架上的引脚连接；
塑封所述芯片与所述引脚，并且将所述引脚的末端露出；
对所述引脚露出的末端第一次电镀，形成外周电镀层，然后切断所述引脚与连筋之间的连接；
对所述引脚第二次电镀，在切断所述引脚与所述连筋的连接后形成的切断面上形成断面电镀层；
切断与所述引脚连接的第二导电架。
2.根据权利要求1所述的半导体封装工艺，其特征在于，
将所述芯片通过连接线与所述引脚连接。
3.根据权利要求1所述的半导体封装工艺，其特征在于，
在芯片与所述引脚连接之前，先将芯片固定设置在封装框架的基岛上。
4.根据权利要求1所述的半导体封装工艺，其特征在于，
所述芯片倒装，直接与所述引脚连接。
5.根据权利要求2所述的半导体封装工艺，其特征在于，
所述连接线为导电金属丝；
所述导电金属丝为金、铜或铝。
6.根据权利要求1所述的半导体封装工艺，其特征在于，
塑封所述芯片和引脚之后，对塑封后的结构去溢料、去飞边。
7.根据权利要求1所述的半导体封装工艺，其特征在于，
在切断所述引脚与所述连筋的连接后，在封装框架的背面贴支撑膜。
8.根据权利要求7所述的半导体封装工艺，其特征在于，
在所述切断面上形成断面电镀层后，去除所述支撑膜。
9.根据根据权利要求7或8所述的半导体封装工艺，其特征在于，
所述支撑膜为环氧树脂膜。
CN201410609902.5A 2014-11-03 2014-11-03 半导体封装工艺 Pending CN104505346A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410609902.5A CN104505346A (zh) 2014-11-03 2014-11-03 半导体封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410609902.5A CN104505346A (zh) 2014-11-03 2014-11-03 半导体封装工艺

Publications (1)

Publication Number Publication Date
CN104505346A true CN104505346A (zh) 2015-04-08

Family

ID=52947084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410609902.5A Pending CN104505346A (zh) 2014-11-03 2014-11-03 半导体封装工艺

Country Status (1)

Country Link
CN (1) CN104505346A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710064A (en) * 1994-08-16 1998-01-20 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor package
CN101226890A (zh) * 2007-01-18 2008-07-23 南茂科技股份有限公司 冲裁式无外引脚封装构造及其制造方法
CN101996889A (zh) * 2009-08-13 2011-03-30 万国半导体股份有限公司 超薄封装工艺
CN102194708A (zh) * 2010-03-19 2011-09-21 万国半导体有限公司 一种薄型封装的工艺
CN103730441A (zh) * 2013-12-16 2014-04-16 上海凯虹科技电子有限公司 引线框架以及使用该引线框架的半导体器件的封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710064A (en) * 1994-08-16 1998-01-20 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor package
CN101226890A (zh) * 2007-01-18 2008-07-23 南茂科技股份有限公司 冲裁式无外引脚封装构造及其制造方法
CN101996889A (zh) * 2009-08-13 2011-03-30 万国半导体股份有限公司 超薄封装工艺
CN102194708A (zh) * 2010-03-19 2011-09-21 万国半导体有限公司 一种薄型封装的工艺
CN103730441A (zh) * 2013-12-16 2014-04-16 上海凯虹科技电子有限公司 引线框架以及使用该引线框架的半导体器件的封装方法

Similar Documents

Publication Publication Date Title
CN104505375A (zh) 半导体封装结构
CN104685615B (zh) 半导体器件的制造方法及半导体器件
US6700186B2 (en) Lead frame for a semiconductor device, a semiconductor device made from the lead frame, and a method of making a semiconductor device
CN105720034B (zh) 引线框架、半导体装置
EP2980845B1 (en) A leadless semiconductor package and method
CN105489571B (zh) 一种带散热片的半导体封装及其封装方法
CN107112245A (zh) 具有经改进接触引脚的qfn封装
CN100524676C (zh) 冲裁式无外引脚封装构造及其制造方法
CN104716110A (zh) 芯片封装结构及其制造方法
CN103824834A (zh) 一种具有改进型封装结构的半导体器件及其制造方法
JP2014007287A (ja) 半導体装置の製造方法
CN104576407B (zh) 一种引线框架管脚端面镀锡的封装方法及封装结构
US7943424B1 (en) Encapsulation method for packaging semiconductor components with external leads
CN106206326A (zh) 用于制造表面安装类型半导体器件的方法以及对应的半导体器件
CN208848899U (zh) 引线框架条、半导体封装结构及其单元
CN102543931B (zh) 一种中心布线双圈排列单ic芯片封装件的制备方法
CN107305851A (zh) 半导体器件的制造方法以及半导体器件
CN104505346A (zh) 半导体封装工艺
CN109950159A (zh) 一种半导体封装方法
CN105470232A (zh) 一种预包封引线框架的制造方法
CN104465596A (zh) 引线框架、半导体封装体及其制造方法
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN106158796A (zh) 芯片封装结构及其制作方法
CN201663159U (zh) 一种强力固胶型塑料封装引线框架
CN210296344U (zh) 一种无引线框架的半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication

Application publication date: 20150408

RJ01 Rejection of invention patent application after publication