CN104468404A - 一种缓冲区配置方法及装置 - Google Patents

一种缓冲区配置方法及装置 Download PDF

Info

Publication number
CN104468404A
CN104468404A CN201410628304.2A CN201410628304A CN104468404A CN 104468404 A CN104468404 A CN 104468404A CN 201410628304 A CN201410628304 A CN 201410628304A CN 104468404 A CN104468404 A CN 104468404A
Authority
CN
China
Prior art keywords
buffering area
ring
pond
buffer
accepting state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410628304.2A
Other languages
English (en)
Other versions
CN104468404B (zh
Inventor
王刚
杨大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maipu Communication Technology Co Ltd
Original Assignee
Maipu Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maipu Communication Technology Co Ltd filed Critical Maipu Communication Technology Co Ltd
Priority to CN201410628304.2A priority Critical patent/CN104468404B/zh
Publication of CN104468404A publication Critical patent/CN104468404A/zh
Application granted granted Critical
Publication of CN104468404B publication Critical patent/CN104468404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及数据传输技术。本发明针对现有技术DMA数据传输系统对缓存占用大的问题公开了一种缓冲区配置方法,包括步骤:A、构建一个长度为n的缓冲区描述符BD环,初始化为不可接收状态;n为正整数,由系统参数决定;B、申请m个缓冲区,存放于缓冲区池;m为正整数,m<n;C、申请k个缓冲区,挂接到所述BD环的前k个上,对应BD置于可接收状态,启动硬件接收,k为正整数,k≤m;D、BD完成直接存储器访问DMA数据接收后,查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环的第k个BD后面,对应BD置为可接收状态,释放接收信号量,唤醒接收任务。本发明算法简单,能够保证在性能不受影响的情况下,减少缓存占用。

Description

一种缓冲区配置方法及装置
技术领域
本发明涉及数据传输技术,特别涉及数据传输系统缓冲区配置方法及装置。
背景技术
随着网络的飞速发展,网络设备性能大幅提升。以路由器设备为例,接口速度从以前的百兆口发展到现在的万兆口。在呈现形式上,固化口和可扩展口数目也在不断增加。网络设备性能的提升,必然要求CPU处理速度和内存容量相应增加。对于任何一种设备,内存都是重要资源,在性能一定的情况下,软件对内存的消耗越小越好。
数据通信设备中,路由器是一种工作于网络边缘的数据选路设备。路由器中的各个通信接口在实现数据传输的方式上可能各有不同。其中非常重要的一种传输方式是DMA(Directory Memory Access,直接存储器访问)传输。DMA传输是相对于中断传输的一种数据传输方式,其基本原理是通过DMA控制器,将数据在内存和外设之间进行独立传输,而不需要CPU中断的干预,从而节约CPU资源。
一个完整的DMA传输过程必然经过下面4个步骤:
1、DMA请求
CPU对DMA控制器初始化,并向I/O(input/output)接口发出操作命令,I/O接口提出DMA请求。
2、DMA响应
DMA控制器对DMA请求判别优先级及屏蔽,向总线裁决逻辑提出总线请求。当CPU执行完当前总线周期,即可释放总线控制权。此时,总线裁决逻辑输出总线应答,表示DMA已经响应,通过DMA控制器通知I/O接口开始DMA传输。
3、DMA传输
DMA控制器获得总线控制权后,CPU即刻挂起或只执行内部操作,由DMA控制器输出读写命令,直接控制RAM(Random-Access Memory)与I/O接口进行DMA传输。在DMA控制器的控制下,在存储器和外部设备之间直接进行数据传送,在传送过中不需要中央处理器的参与。开始时需提供要传送的数据的起始位置和数据长度。
4、DMA结束
当完成规定的数据传送后,DMA控制器即释放总线控制权,并向I/O接口发出结束信号。当I/O接口收到结束信号后,一方面停止I/O设备的工作,另一方面向CPU提出中断请求,使CPU从不介入的状态解脱,并执行一段检查本次DMA传输操作正确性的代码。最后,带着本次操作结果及状态继续执行原来的程序。
由此可见,DMA传输方式无需CPU直接控制,也没有中断处理方式那样保留现场和恢复现场的过程,通过硬件为内存与外设开辟一条直接传送数据的通路,使CPU的效率大为提高。
在数据通信领域,主流CPU通信处理子模块都大量使用了DMA传输机制。DMA传输机制的实现,均需要在内存中分配一片环状缓冲区,用于存放DMA操作所需要的状态和数据,行业里面称成这片区域为BD(Buffer Descriptor,缓冲区描述符)。
DMA数据接收过程中,BD通常配置成环状,称为BD环。BD环结构一般可以分成两部分:状态域和指针域,分别为4字节,合计8个字节长度。状态域一般包含接收使能位、中断使能位和接收状态域;指针域用于存放待操作的缓存地址。实现DMA数据接收处理流程,当前业界通常的作法主要有下面两种方案。
方案一
申请包含n个BD的BD环;
申请n个缓冲区(buffer),挂到BD环上;
将BD环信息设置到硬件;
初始化所有BD,并打开中断,设置BD状态为可以接收状态;
使能硬件接收;
每个BD完成DMA接收后会产生中断,在中断服务程序中唤醒接收任务;
接收任务主要是查询状态为“接收完成”的BD,摘除其缓存交给上层模块处理,同时申请新的缓冲区,挂接到该BD上,并将该BD重新置为“可以开始接收”状态。
BD环结构图1所示。
接受任务中获取在中断处理函数中释放的信号量,防止接收任务空转以节约CPU资源。接收任务处理流程如图2所示。
该方案的优点是实现简单,尤其是初始化过程,一开始就挂满BD环,只需要在接收任务中,逐个回收并重新挂接。但是有一个缺点:在任何时候BD环都是满的,占用了n个缓冲区。如果接口密度大,并且BD环比较长,就会占用大量的缓存。比如一个千兆以太口,BD个数为1024,当存在20个GE(Gigabit Ethernet)口的时候,任何时间都会至少需要20k个缓冲区。
方案二
与方案一基本上相同,主要区别在于不用打开DMA中断。根据系统不同,接收数据的操作可能是单独任务,也可能是专用模块的轮询调用接收处理接口。与方案一存在同样的缺点,这里不再赘述。
上述两种方案,在低速率低密度接口上缺陷不太明显,但是一旦在高速率和高密度设备上,占用的缓存的数目就会很大,缺陷就会非常明显。
发明内容
本发明的目的就是提供一种缓冲区配置方法,在不影响系统性能的前提下,减少DMA数据传输系统对缓存的占用。
为达到上述目的,本发明采用的技术方案是,一种缓冲区配置方法,包括步骤:
A、构建一个长度为n的缓冲区描述符BD环,初始化为不可接收状态;n为正整数,由系统参数决定;
B、申请m个缓冲区,存放于缓冲区池;m为正整数,m<n;
C、申请k个缓冲区,挂接到所述BD环的前k个上,对应BD置于可接收状态,启动硬件接收,k为正整数,k≤m;
D、BD完成直接存储器访问DMA数据接收后,查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环的第k个BD后面,对应BD置为可接收状态,释放接收信号量,唤醒接收任务。
优选的,所述方法还包括如下步骤:
E、接收任务获取接收信号量,从软件记录的当前BD开始轮询,依次处理当前已经接收完成的BD,将其接收状态清零,并释放所述已经接收完成的BD挂接的缓冲区;
F、在缓冲区池中的m个缓冲区已经取出z个缓冲区后,再申请z个缓冲区补充到缓冲区池中。
优选的,m<n/2。
优选的,当n取值为1024时,m取值为128。
具体的,所述步骤D具体为:BD完成DMA数据接收后,产生中断,在中断服务程序中查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环挂接的第k个缓冲区后面,并置为可接收状态,释放接收信号量,唤醒接收任务。
本发明的另一个目的是,提供一种缓冲区配置装置,包括BD构造模块、缓存申请模块和中断处理模块,
所述BD构造模块,用于构建一个长度为n的BD环,初始化为不可接收状态;n为正整数,由系统参数决定;
所述缓存申请模块,用于申请m个缓冲区,存放于缓冲区池;m为正整数,m<n;并用于申请k个缓冲区,挂接到所述BD环的前k个上,对应BD置于可接收状态,k为正整数,k≤m;
所述中断处理模块,用于BD完成DMA数据接收后,查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环的第k个BD后面,对应BD置为可接收状态,释放接收信号量,唤醒接收任务。
优选的,所述装置还包括数据传输模块,所述数据传输模块,用于从记录的当前BD开始轮询,依次处理当前已经接收完成的BD,将其接收状态清零,并释放所述已经接收完成的BD挂接的缓冲区;
所述缓存申请模块,还用于在缓冲区池中的m个缓冲区已经取出z个缓冲区后,再申请z个缓冲区补充到缓冲区池中。
优选的,m<n/2。
优选的,当n取值为1024时,m取值为128。
具体的,所述中断处理模块具体用于:BD完成DMA数据接收后,在中断服务程序中查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环的第k个缓冲区后面,并置为可接收状态,释放接收信号量,唤醒接收任务。
本发明的有益效果是,本发明算法简单,能够保证在性能不受影响的情况下,减少缓存占用。有利于整个系统的缓存利用率的提升。
附图说明
图1是BD环结构示意图;
图2是现有技术DMA数据传输流程示意图;
图3是本发明流程示意图;
图4是本发明装置结构示意图。
具体实施方式
下面结合附图及具实施例,详细描述本发明的技术方案。
本发明的技术方案,通过创建缓冲区池,事先申请一定数量的缓冲区存放于其中,数据传输的时候不需要现场申请。在中断服务程序中直接从缓冲区池中获取已经分配好的缓冲区,节约了中断处理时间,提高了DMA控制器的工作效率。本发明中BD环分批次挂接缓冲区,可以根据系统参数,如接口速率、CPU时钟频率,数据流量等进行优化配置,以最少的缓冲区占用率完成DMA数据传输。
实施例
下面以千兆以太口为例对本发明的技术方案进行详细描述。如图3所示,本例包括步骤:
1、构建一个长度为n的BD环,先初始化为不可接收状态。
2、初始化时,先预申请m个缓冲区,存放于缓冲区池,用于批量挂接BD的时候索取缓冲区,以避免向系统申请缓冲区,减少时间开销。再申请m个缓冲区,挂接到BD环的前m个BD,并初始化对应BD为“可接收”状态,启动硬件接收。
3、当有BD完成DMA数据接收后,产生中断。
4、在中断服务程序中查询当前完成接收的BD个数,假设为z。从缓冲区池中获取z个缓冲区,从上一次挂接的最后一个BD后面开始挂。并初始化对应BD为可接收状态。释放接收信号量,唤醒接收任务。
5、接收任务中,拿到接收信号量,从软件记录的当前BD开始轮询,依次处理当前已经接收完成的BD。将其状态清零,并摘除其挂接的缓冲区交给上层模块处理。同时申请z个缓冲区存放于缓冲区池。
本例中,关于BD环长度n和批次挂接缓冲区数量最大值m的取值,主要依据如下。
BD环的长度n:影响因素较复杂,没有一个精确的计算方式。其值主要由接口速率和CPU时钟频率决定,要求有相当数量的缓冲能力以提供足够的缓存处理能力,以及避免由于软件调度时延引起的缓冲区挂接不及时对DMA数据传输效率的影响。一般千兆口的BD数量可以设置为1024,百兆口的数量可以设置为512。即当n=1024,1<m<1024/2。
批次挂接BD数量的最大值m:与接口速率和CPU时钟频率有关。批次挂接是在中断服务程序中挂接的,由于涉及的因素比较多,无法精确计算,只能先估算,然后根据实验结果进行调整。假设CPU频率为600MHz,RISC(Reduced Instruction Set Computing)架构,中断响应时间按照10个时钟周期计算,中断处理函数按照200行代码计算,汇编之后大约为600行汇编指令,每个指令都按照单周期指令计算。因此中断响应及中断处理时间为610*(1/600)μs,即大约是1μs时间。由于影响中断响应的因素很多,理论值与实际值差异比较大,只能估算到时间为μs级别。我们这里按照100μs来计算。按照千兆以太口速率,100μs最多产生的64字节的突发数据,报文个数为:1000*100/(64*8)=195,考虑到线路中的循环冗余校验码字节和填充字节,该值会变更小,故m初值可以暂取为128。
批次挂接BD数量的最大值k的实验调整:与优化前的方案做接收性能对比实验,实施调整k值,直到接收性能不差于旧的方案即可。本例取k=m可以简化处理流程。
本发明具备两个可以保证高性能和低缓冲区的必要条件:
在挂接缓冲区的时候,不需要在一开始的时候就挂满BD和在接收过程中逐个处理BD的时候申请新缓冲区并挂接。而是在中断服务程序中直接从缓冲区池中获取一批(k个)缓冲区直接挂到BD上,保证BD环中始终有k个可用BD供接收DMA使用。
本发明的缓冲区配置装置结构如图4所示,包括BD构造模块、缓存申请模块、中断处理模块和数据传输模块,
所述BD构造模块,用于构建一个长度为n的BD环,初始化为不可接收状态;n为正整数,由系统参数决定;
所述缓存申请模块,用于申请m个缓冲区,存放于缓冲区池;m为正整数,m<n;并用于申请k个缓冲区,挂接到所述BD环的前k个上,对应BD置于可接收状态,k为正整数,k≤m;
所述中断处理模块,用于BD完成DMA数据接收后,查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环的第k个BD后面,对应BD置为可接收状态,释放接收信号量,唤醒接收任务。
所述数据传输模块,用于从记录的当前BD开始轮询,依次处理当前已经接收完成的BD,将其接收状态清零,并释放所述已经接收完成的BD挂接的缓冲区;
所述缓存申请模块,还用于在缓冲区池中的m个缓冲区已经取出z个缓冲区后,再申请z个缓冲区补充到缓冲区池中。
所述中断处理模块具体用于:BD完成DMA数据接收后,在中断服务程序中查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环的第k个缓冲区后面,并置为可接收状态,释放接收信号量,唤醒接收任务。

Claims (10)

1.一种缓冲区配置方法,其特征在于,包括步骤:
A、构建一个长度为n的缓冲区描述符BD环,初始化为不可接收状态;n为正整数,由系统参数决定;
B、申请m个缓冲区,存放于缓冲区池;m为正整数,m<n;
C、申请k个缓冲区,挂接到所述BD环的前k个上,对应BD置于可接收状态,启动硬件接收,k为正整数,k≤m;
D、BD完成DMA数据接收后,查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环的第k个BD后面,对应BD置为可接收状态,释放接收信号量,唤醒接收任务。
2.根据权利要求1所述的缓冲区配置方法,其特征在于,所述方法还包括如下步骤:
E、接收任务获取接收信号量,从软件记录的当前BD开始轮询,依次处理当前已经接收完成的BD,将其接收状态清零,并释放所述已经接收完成的BD挂接的缓冲区;
F、在缓冲区池中的m个缓冲区已经取出z个缓冲区后,再申请z个缓冲区补充到缓冲区池中。
3.根据权利要求1或2所述的缓冲区配置方法,其特征在于,m<n/2。
4.根据权利要求1或2所述的数据传输系统缓存配置方法,其特征在于,当n取值为1024时,m取值为128。
5.根据权利要求1或2所述的缓冲区配置方法,其特征在于,所述步骤D具体为:BD完成DMA数据接收后,产生中断,在中断服务程序中查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环挂接的第k个缓冲区后面,并置为可接收状态,释放接收信号量,唤醒接收任务。
6.一种缓冲区配置装置,其特征在于,所述装置包括BD构造模块、缓存申请模块和中断处理模块,
所述BD构造模块,用于构建一个长度为n的BD环,初始化为不可接收状态;n为正整数,由系统参数决定;
所述缓存申请模块,用于申请m个缓冲区,存放于缓冲区池;m为正整数,m<n;并用于申请k个缓冲区,挂接到所述BD环的前k个上,对应BD置于可接收状态,k为正整数,k≤m;
所述中断处理模块,用于BD完成DMA数据接收后,查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环的第k个BD后面,对应BD置为可接收状态,释放接收信号量,唤醒接收任务。
7.根据权利要求6所述的缓冲区配置装置,其特征在于,所述装置还包括数据传输模块,
所述数据传输模块,用于从记录的当前BD开始轮询,依次处理当前已经接收完成的BD,将其接收状态清零,并释放所述已经接收完成的BD挂接的缓冲区;
所述缓存申请模块,还用于在缓冲区池中的m个缓冲区已经取出z个缓冲区后,再申请z个缓冲区补充到缓冲区池中。
8.根据权利要求6或7所述的缓冲区配置装置,其特征在于,m<n/2。
9.根据权利要求6或7所述的缓冲区配置装置,其特征在于,当n取值为1024时,m取值为128。
10.根据权利要求6或7所述的缓冲区配置装置,其特征在于,所述中断处理模块具体用于:BD完成DMA数据接收后,在中断服务程序中查询当前完成接收的BD个数z,从缓冲区池中取z个缓冲区,挂接到所述BD环的第k个缓冲区后面,并置为可接收状态,释放接收信号量,唤醒接收任务。
CN201410628304.2A 2014-11-07 2014-11-07 一种缓冲区配置方法及装置 Active CN104468404B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410628304.2A CN104468404B (zh) 2014-11-07 2014-11-07 一种缓冲区配置方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410628304.2A CN104468404B (zh) 2014-11-07 2014-11-07 一种缓冲区配置方法及装置

Publications (2)

Publication Number Publication Date
CN104468404A true CN104468404A (zh) 2015-03-25
CN104468404B CN104468404B (zh) 2017-08-29

Family

ID=52913800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410628304.2A Active CN104468404B (zh) 2014-11-07 2014-11-07 一种缓冲区配置方法及装置

Country Status (1)

Country Link
CN (1) CN104468404B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109298931A (zh) * 2017-07-25 2019-02-01 迈普通信技术股份有限公司 缓冲区按需释放方法及网络设备
CN113297112A (zh) * 2021-04-15 2021-08-24 上海安路信息科技股份有限公司 PCIe总线的数据传输方法、系统及电子设备
CN113741987A (zh) * 2021-08-24 2021-12-03 重庆金美通信有限责任公司 一种Linux系统下FPGA数据低延时接收方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182165B1 (en) * 1998-06-01 2001-01-30 Advanced Micro Devices, Inc. Staggered polling of buffer descriptors in a buffer descriptor ring direct memory access system
US20030065735A1 (en) * 2001-10-02 2003-04-03 Connor Patrick L. Method and apparatus for transferring packets via a network
CN1780254A (zh) * 2004-11-17 2006-05-31 华为技术有限公司 网络处理器中使用缓冲区的方法
CN101087256A (zh) * 2007-07-13 2007-12-12 杭州华三通信技术有限公司 报文传输方法、系统及端设备处理器
CN101198924A (zh) * 2005-02-03 2008-06-11 Level5网络有限公司 完成事件中包括描述符队列空事件
CN101556564A (zh) * 2008-04-11 2009-10-14 联芯科技有限公司 数据接收/发送方法和装置
CN102255818A (zh) * 2011-08-26 2011-11-23 迈普通信技术股份有限公司 一种驱动接收报文的方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182165B1 (en) * 1998-06-01 2001-01-30 Advanced Micro Devices, Inc. Staggered polling of buffer descriptors in a buffer descriptor ring direct memory access system
US20030065735A1 (en) * 2001-10-02 2003-04-03 Connor Patrick L. Method and apparatus for transferring packets via a network
CN1780254A (zh) * 2004-11-17 2006-05-31 华为技术有限公司 网络处理器中使用缓冲区的方法
CN101198924A (zh) * 2005-02-03 2008-06-11 Level5网络有限公司 完成事件中包括描述符队列空事件
CN101087256A (zh) * 2007-07-13 2007-12-12 杭州华三通信技术有限公司 报文传输方法、系统及端设备处理器
CN101556564A (zh) * 2008-04-11 2009-10-14 联芯科技有限公司 数据接收/发送方法和装置
CN102255818A (zh) * 2011-08-26 2011-11-23 迈普通信技术股份有限公司 一种驱动接收报文的方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
梁科 等: "通用多通道高性能DMA控制器设计", 《天津大学学报》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109298931A (zh) * 2017-07-25 2019-02-01 迈普通信技术股份有限公司 缓冲区按需释放方法及网络设备
CN109298931B (zh) * 2017-07-25 2022-04-08 迈普通信技术股份有限公司 缓冲区按需释放方法及网络设备
CN113297112A (zh) * 2021-04-15 2021-08-24 上海安路信息科技股份有限公司 PCIe总线的数据传输方法、系统及电子设备
CN113297112B (zh) * 2021-04-15 2022-05-17 上海安路信息科技股份有限公司 PCIe总线的数据传输方法、系统及电子设备
CN113741987A (zh) * 2021-08-24 2021-12-03 重庆金美通信有限责任公司 一种Linux系统下FPGA数据低延时接收方法

Also Published As

Publication number Publication date
CN104468404B (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
US9043804B2 (en) Parallel computer system and program
CN103279371B (zh) 一种分布式控制系统多从机程序在线同步升级的方法
CN107276711B (zh) EtherCAT主站装置
CN106155960A (zh) 基于gpio握手和edma的uart串口通信方法
CN105677605B (zh) 一种高效的可配置片上互联系统及其实现方法、装置
CN108228498A (zh) 一种dma控制装置和图像处理器
CN104468404A (zh) 一种缓冲区配置方法及装置
WO2006124348A2 (en) Dma reordering for dca
CN102664779A (zh) 一种can总线数据传送方法
US20140188253A1 (en) Method and system for reprogramming
WO2022142530A1 (zh) 一种工业控制系统令牌调度时间自适应的方法
CN103942101A (zh) 一种基于多核网络处理器的实时任务调度方法及系统
CN102065568A (zh) 基于数据描述符的mac软硬件交互方法及其硬件实现装置
JPH03188546A (ja) バスインターフェイス制御方式
CN106326157A (zh) 一种接收串口不定长数据的方法及装置
US20120059956A1 (en) Direct memory access (dma) transfer of network interface statistics
CN101415027A (zh) 基于hdlc协议的通讯模块及数据实时转发存储控制方法
CN113051200B (zh) 一种基于双路的数据采集并行数据传输及存储的装置及方法
CN102710356A (zh) 一种实时冗余主站数据同步方法
CN103176931B (zh) 一种改进的dma通信方法及装置
CN105518617B (zh) 缓存数据的处理方法及装置
CN114095296B (zh) 波特率自适应系统、方法及装置
CN103217681A (zh) 一种树形拓扑机构多处理器声纳信号处理装置及方法
JP2920441B2 (ja) プロセスデータ処理システムおよび処理方法
CN103377085A (zh) 指令管理方法及装置、指令管理系统、运算核心

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 610041 nine Xing Xing Road 16, hi tech Zone, Sichuan, Chengdu

Patentee after: MAIPU COMMUNICATION TECHNOLOGY Co.,Ltd.

Address before: Maipu Building, No. 16 Jiuxing Avenue, High tech Zone, Chengdu, Sichuan, 610041

Patentee before: MAIPU COMMUNICATION TECHNOLOGY Co.,Ltd.

CP02 Change in the address of a patent holder