CN107276711B - EtherCAT主站装置 - Google Patents

Abstract

本发明涉及工业以太网现场总线通信领域，公开了一种EtherCAT主站装置。本发明中，EtherCAT主站装置包括处理模块和为数据传输提供环境的数据通信模块，以及FPGA模块；FPGA模块分别与处理模块和数据通信模块通信连接，在EtherCAT主站与各EtherCAT从站进行通信时，对主站和各从站进行时钟同步；数据通信模块通过通信总线获取EtherCAT主站数据帧，并将EtherCAT主站数据帧传送至各EtherCAT从站。本发明实施方式提供的EtherCAT主站装置，大大降低了CPU的处理压力，有效提升了数据帧收发的效率及稳定性，并且通过在FPGA中实现时钟同步，从而保证了数据帧收发的实时性。

Description

EtherCAT主站装置

技术领域

本发明涉及工业以太网现场总线通信领域，特别涉及一种EtherCAT主站装置。

背景技术

随着电子和通信技术的进步，工业自动化控制由传统的点对点的集中控制模式逐渐转变为基于网络化的现场总线通信控制模式。基于工业以太网的现场总线通信系统将工业现场的控制、监测等设备通过串行信号的方式集成在一个通信网络中，具有全数字、双向和串行多节点等优点，并且可以实现百兆以太网的高速、低抖动的控制，因而被广泛应用于各种高速高精度的运动控制系统当中。

EtherCAT(Ether Control Automation Technology，以太网控制自动化技术，或实时工业以太网)是一种基于工业以太网的现场总线通信协议，因其广泛的适用性、刷新周期短和同步性能好等优点，已在各类控制系统中得到了广泛的认可和应用。

现有的EtherCAT主站的实现方案大部分是采用在风河(Wind River)操作系统(VxWorks)下基于工控机的解决方案，当然也有基于打上实时补丁成为实时Linux操作系统的嵌入式解决方案。其硬件方案绝大部分采用中央处理器(Central Processing Unit，简称CPU)外扩网卡的芯片的通用体系架构，CPU用来分别处理EtherCAT协议的数据链路层和应用层。

但是在实现本发明的过程中，发明人发现现有技术中存在一些问题：现有的这种EtherCAT主站实现方案利用CPU和网卡配合来处理数据帧的收发操作，降低了数据帧收发的稳定性，同时网卡单缓存的操作模式也降低了数据收发的效率，造成了应用于工业环境的稳定性问题和效率问题。另外，由于EtherCAT主站时钟同步存在偏差，会使得EtherCAT主站在接收或发送数据帧时导致数据帧的丢失，无法保证数据帧的实时性，因此也不利于高精度的实时控制系统。

发明内容

本发明实施方式解决的问题在于提供一种EtherCAT主站装置，大大降低了CPU的处理压力，有效提升了数据帧收发的效率及稳定性，并且通过在FPGA中实现时钟同步，从而保证了数据帧收发的实时性。

为解决上述技术问题，本发明的实施方式提供了一种实时工业以太网EtherCAT主站装置，包括处理模块和为数据传输提供环境的数据通信模块；EtherCAT主站装置还包括：现场可编程门阵列FPGA模块；FPGA模块分别与处理模块和数据通信模块通信连接，在EtherCAT主站与各EtherCAT从站进行通信时，对EtherCAT主站和各EtherCAT从站进行时钟同步；其中，FPGA模块通过数据通信总线接收处理模块提供的数据，按照EtherCAT标准协议对处理模块提供的数据进行调度和组帧，得到EtherCAT主站数据帧，和/或接收数据通信模块反馈的EtherCAT从站数据帧，按照EtherCAT标准协议对数据通信模块反馈的数据进行解帧，得到EtherCAT从站数据；数据通信模块通过通信总线获取EtherCAT主站数据帧，并将EtherCAT主站数据帧传送至各EtherCAT从站，和/或接收各EtherCAT从站反馈的EtherCAT从站数据帧。

本发明实施方式相对于现有技术而言，提供的EtherCAT主站装置，通过在EtherCAT主站装置中增加FPGA模块，利用FPGA模块的硬件特性和并行处理特性，按照EtherCAT标准协议来处理数据，大大提高了数据链锯通信的稳定性、快速响应性以及处理效率，并且通过在FPGA模块实现时钟同步功能，进一步提高了EtherCAT主站与EtherCAT从站之间数据通信的实时性。

另外，FPGA模块具体包括：处理器接口选择操作子模块、时钟同步子模块、EtherCAT协议驱动子模块和数据帧收发及验算子模块；时钟同步子模块分别与EtherCAT主站的处理模块和EtherCAT从站的处理模块连接，用于在EtherCAT主站向各EtherCAT从站发送EtherCAT主站数据帧，和/或在EtherCAT主站从各EtherCAT从站获取EtherCAT从站数据帧时，对EtherCAT主站和各EtherCAT从站进行时钟同步；处理器接口选择操作子模块分别与处理模块和时钟同步子模块连接，用于在EtherCAT主站和各EtherCAT从站进行时钟同步后，获取处理模块提供的数据；EtherCAT协议驱动子模块分别与处理器接口选择操作子模块和数据帧收发及验算子模块连接，用于按照EtherCAT标准协议对处理模块提供的数据进行调度和组帧，得到EtherCAT主站数据帧，和/或对数据帧收发及验算子模块反馈的EtherCAT从站数据帧进行解帧，得到EtherCAT从站数据；数据帧收发及验算子模块与EtherCAT协议驱动子模块和数据通信模块连接，用于将EtherCAT协议驱动子模块处理得到的EtherCAT主站数据帧按照网络通信协议依次发送出去，并同时计算EtherCAT主站数据帧中每一帧的验算值，和/或将数据通信模块接收到的EtherCAT从站数据帧反馈给EtherCAT协议驱动子模块，并同时计算EtherCAT从站数据帧中每一帧的验算值；其中，EtherCAT主站数据帧中每一帧的验算值用于确定EtherCAT主站数据帧的有效性，EtherCAT从站数据帧中每一帧的验算值用于确定EtherCAT从站数据帧的有效性。本发明实施方式中，通过在EtherCAT主站装置中增设FPGA模块，并根据FPGA模块内的具体子模块，实现了EtherCAT主站与各EtherCAT从站进行数据交互时的时钟同步，并且通过在FPGA模块内进行数据帧的处理，从而有效减小了对EtherCAT主站装置中处理模块的压力，大大提升了数据的处理效率。

另外，时钟同步子模块包括第一时钟同步子模块；第一时钟同步子模块分别与EtherCAT主站的处理模块和EtherCAT从站的处理模块连接，用于在EtherCAT主站和与之适配的各EtherCAT从站上电后，控制EtherCAT主站向EtherCAT参考从站发送基准时间，并选择EtherCAT参考从站的时钟作为参考时钟；其中，EtherCAT参考从站为与EtherCAT主站连接的第一个具有分布时钟功能的EtherCAT从站；EtherCAT主站将参考时钟通过总线发送给各EtherCAT从站；其中，各EtherCAT从站按照物理连接的顺序依次从总线接收参考时钟，并将参考时钟设置为本地时间。本发明实施方式提供了一种具体的同步方式，EtherCAT主站只需要在首次开始和EtherCAT从站进行数据交互之前，向EtherCAT参考从站下发一次基准时间，将EtherCAT参考从站的时钟作为参考时钟，并将该参考时钟下发到各EtherCAT从站，各EtherCAT从站根据参考时钟更新本地时间即可，同步方式简便有效。

另外，时钟同步子模块包括第二时钟同步子模块；第二时钟同步子模块分别与EtherCAT主站的处理模块和EtherCAT从站的处理模块连接，用于在EtherCAT主站和与之适配的各EtherCAT从站上电后，控制EtherCAT主站在每次与各EtherCAT从站进行数据交互时，将基准时间作为参考时钟，并通过总线向各EtherCAT从站发送参考时钟；其中，各EtherCAT从站按照物理连接的顺序依次从总线接收参考时钟，并将参考时钟设置为本地时间。本发明实施方式还提供了一种具体的同步方式，在EtherCAT主站每一次向EtherCAT从站发送数据或者接收数据时，通过向与EtherCAT主站适配的各个EtherCAT从站下发EtherCAT主站的基准时间，并将该基准时间作为数据交互时的参考时间，使得EtherCAT主站和EtherCAT从站在每一次数据交互时，时间都同步，从而保障了数据帧收发的稳定性和实时性。

另外，FPGA模块中还包括双端口随机存取子模块；双端口随机存取子模块分别与处理模块和处理器接口选择操作子模块连接，用于缓存处理模块提供的数据和/或EtherCAT协议驱动子模块对EtherCAT从站数据帧进行解帧，得到的EtherCAT从站数据。通过将EtherCAT主站装置的处理模块提供的数据和/或对EtherCAT从站反馈的EtherCAT从站数据帧进行解帧后的EtherCAT从站数据缓存在FPGA模块中的双端口随机存取子模块中，减轻数据对EtherCAT主站装置的处理模块的压力，从而提升了数据收发的效率。

附图说明

图1是根据本发明第一实施例的EtherCAT主站装置发结构框图；

图2是根据本发明第二实施例的EtherCAT主站装置发结构框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。

本发明的第一实施方式涉及一种EtherCAT主站装置，如图1所示。

EtherCAT主站装置100具体包括：处理模块101、FPGA模块102、数据通信模块10。

其中，FPGA模块102(FieldProgrammable Gate Array，现场可编程门阵列模块)分别与处理模块101和数据通信模块103通信连接，在EtherCAT主站与各EtherCAT从站(图1以一个EtherCAT从站200为例)进行通信时，对EtherCAT主站和各EtherCAT从站进行时钟同步，数据通信模块103通过通信总线获取EtherCAT主站数据帧，并将EtherCAT主站数据帧传送至各EtherCAT从站。

具体的说，FPGA模块102通过数据通信总线接收处理模块101提供的数据，按照EtherCAT标准协议对处理模块101提供的数据进行调度和组帧，得到EtherCAT主站数据帧，和/或接收数据通信模块103反馈的EtherCAT从站数据帧，按照EtherCAT标准协议对数据通信模块103反馈的数据进行解帧，得到EtherCAT从站数据。

需要说明的是，本实施方式中处理模块101和FPGA模块102具体是通过地址总线和数据总线进行物理连接的，从而在处理模块101为FPGA模块102提供数据时，可以将需要传输的数据的地址和数据的具体内容分别通过地址总线和数据总线进行传输，有效提升了传输效率，并且可以保证传输的过程的稳定性。

另外，处理模块101具体为EtherCAT主站装置100中的中央处理器(CentralProcessing Unit，简称CPU)，在本发明实施方式中，处理模块101具体为Acorn RISCMachine处理器(简称ARM处理器)，在实际应用中，本领域的技术人员可以根据需要选取合适类型的处理器，此处不做限制。

另外，值得一提的是，数据通信模块103具体可以为Physical Layer芯片(简称PHY芯片)，在通过通信总线获取EtherCAT主站数据帧，并将EtherCAT主站数据帧传送至各EtherCAT从站的过程中，具体需要将EtherCAT主站数据帧转换为差分信号，然后在发送至EtherCAT网络中，利用EtherCAT总线接口(RJ45)传输至各EtherCAT从站。

另外，需要说明的是，本实施方式中的FPGA模块102具体包括：时钟同步子模块1021、处理器接口选择操作子模块1022、EtherCAT协议驱动子模块1023和数据帧收发及验算子模块1024。

其中，时钟同步子模块1021分别与EtherCAT主站的处理模块101和EtherCAT从站的处理模块连接，用于在EtherCAT主站向各EtherCAT从站发送EtherCAT主站数据帧，和/或在EtherCAT主站从各EtherCAT从站获取EtherCAT从站数据帧时，对EtherCAT主站和各EtherCAT从站进行时钟同步。

处理器接口选择操作子模块1022分别与处理模块101和时钟同步子模块1021连接，用于在EtherCAT主站和各EtherCAT从站进行时钟同步后，获取处理模块101提供的数据。

EtherCAT协议驱动子模块1023为EtherCAT应用程序处理核心，分别与处理器接口选择操作子模块1022和数据帧收发及验算子模块1024连接，用于按照EtherCAT标准协议对处理模块101提供的数据进行调度和组帧，得到EtherCAT主站数据帧，和/或对数据帧收发及验算子模块1024反馈的EtherCAT从站数据帧进行解帧，得到EtherCAT从站数据。

数据帧收发及验算子模块1024与EtherCAT协议驱动子模块1023和数据通信模块103连接，用于将EtherCAT协议驱动子模块1023处理得到的EtherCAT主站数据帧按照网络通信协议依次发送出去，并同时计算EtherCAT主站数据帧中每一帧的验算值，和/或将数据通信模块103接收到的EtherCAT从站数据帧反馈给EtherCAT协议驱动子模块1023，并同时计算EtherCAT从站数据帧中每一帧的验算值。

需要说明的是，数据帧收发及验算子模块1024计算出的EtherCAT主站数据帧中每一帧的验算值主要用于确定EtherCAT主站数据帧的有效性，EtherCAT从站数据帧中每一帧的验算值用于主要确定EtherCAT从站数据帧的有效性，从而保证在EtherCAT主站和各EtherCAT从站之间进行数据通信过程中收发的数字为有效数据帧。

另外，为了减小处理器模块101的压力，提升FPGA模块102的处理效率，在FPGA模块102中还包括双端口随机存取子模块1025。

通过双端口随机存取子模块1025将处理模块101与处理器接口选择操作子模块1021实现连接，从而达到缓存处理模块101提供的数据和/或EtherCAT协议驱动子模块1023对EtherCAT从站数据帧进行解帧，得到的EtherCAT从站数据，有效减轻了处理模块101的压力。

需要说明的是，本实施方式中的双端口随机存取子模块1025具体可以为双端口随机存取存储器DPRAM，在实际应用中，本领域的技术人员可以根据需要选取和设置，此处不做限制。

为了便于理解时钟同步子模块1021在实际工作中所做的时钟同步操作，以下进行具体说明：

在实际应用中，时钟同步子模块1021具体包括第一时钟同步子模块1021-1。

具体的说，第一时钟同步子模块1021-1分别与EtherCAT主站的处理模块101和EtherCAT从站的处理模块连接，用于在EtherCAT主站和与之适配的各EtherCAT从站上电后，控制EtherCAT主站向EtherCAT参考从站发送基准时间，并选择EtherCAT参考从站的时钟作为参考时钟。

值得一提的是，本实施方式所说的EtherCAT参考从站为与EtherCAT主站连接的第一个具有分布时钟功能的EtherCAT从站。

另外，EtherCAT主站在将EtherCAT参考从站的时钟设置为参考时钟后，会通过总线将参考时钟发送给各EtherCAT从站。

需要说明的是，EtherCAT主站在通过总线将参考时钟发送给各EtherCAT从站时，各EtherCAT从站是按照物理连接的顺序依次从总线接收参考时钟，并将参考时钟设置为本地时间。

另外，在选择EtherCAT参考从站的时钟作为参考时钟之后，第一时钟同步子模块1021-1还用于控制EtherCAT主站向各EtherCAT从站下发测量报文，这样各EtherCAT从站根据接收到的测量报文，可以计算数据报文的传输延迟时间和系统偏差时间，从而达到对各EtherCAT从站的粗同步，使得EtherCAT主站在开始与各EtherCAT从站进行数据交互时，各EtherCAT从站、EtherCAT参考从站和EtherCAT主站之间基本处于同步状态，从而保证数据收发的实时性。

进一步的，第一时钟同步子模块1021-1在控制各EtherCAT从站、EtherCAT参考从站和EtherCAT主站完成粗同步后，还用于控制EtherCAT主站与各EtherCAT从站进行精同步。

具体的说，当设置EtherCAT主站开始执行周期实时任务(即EtherCAT主站和EtherCAT从站在一个周期内所进行的数据通信事件)时，先设置周期实时任务的任务唤醒的时间，并周期性的获取EtherCAT从站提供的周期时钟中断同步事件的开始时间和EtherCAT主站的主站应用程序的当前时间。

若确定周期时钟中断同步事件的开始时间与主站应用程序的当前时间之间的时间差值不大于预先设置的同步差值，EtherCAT主站根据主站应用程序的当前时间、周期实时任务的任务唤醒时间、周期实时任务内的周期时钟中断同步事件的开始时间、周期实时任务的任务唤醒持续时长、周期实时任务内的数据输入或数据输出事件的持续时长以及周期实时任务内的周期时钟中断同步事件的持续时长确定最终需要进行精同步的调节值，从而达到调节并固定周期实时任务内的周期时钟中断同步事件的开始时间和数据输入事件或数据输出事件开始的时间，使得各EtherCAT从站、EtherCAT参考从站和EtherCAT主站之间达到精确同步。

需要说明的是，本实施方式中获取的周期时钟中断同步事件的开始时间是由与EtherCAT主站适配的EtherCAT从站提供的，主站应用程序的当前时间是EtherCAT主站自身提供的，并且为了保证后续操作的准确性，在整个周期实时任务中需要周期性进行获取操作。

另外，在实际应用中，利用第一时钟同步子模块1021-1对EtherCAT主站和EtherCAT从站进行同步的具体操作，本领域的技术人员可以根据需要，进行合理调整，此处不做限制。

另外，值得一提的是，在实际应用中，EtherCAT主站装置100中还可以包括用于连接通用串行总线USB转网卡或插入U盘拷贝文件的USB端口、用于存放处理器模块101可执行的应用程序的嵌入式多媒体卡(Embedded Multi Media Card，eMMC)、用来打印信息的串行通信端口(Cluster communication port，COM)、用于存放从USB转网卡或插入U盘拷贝的文件及更新，EtherCAT主站的程序的安全数码卡(Secure Digital Memory Card，SD)、连接内存的端口，如DDR(Double Data Rate SDRAM，双倍速率SDRAM)，以及EtherCAT主站工作所必不可少的供电电源，具体的应用本领域的技术人员可以根据需要进行合理操作，此处不再赘述。

值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。

与现有技术相比，本发明实施方式中提供的EtherCAT主站装置，通过在EtherCAT主站装置中增加FPGA模块，利用FPGA模块的硬件特性和并行处理特性，按照EtherCAT标准协议来处理数据，大大提高了数据通信的稳定性、快速响应性以及处理效率，并且利用FPGA模块中的第一时钟同步子模块实现对EtherCAT主站和EtherCAT从站的时钟同步，进一步提高了EtherCAT主站与EtherCAT从站之间数据通信的实时性。

本发明的第二实施方式涉及一种EtherCAT主站装置。本实施方式与第一实施方式大致相同，主要区别之处为：在第一实施方式中，时钟同步子模块包括的是第一时钟同步子模块，并利用第一时钟同步子模块实现EtherCAT主站与各EtherCAT从站之间的时钟同步；在本实施方式中时钟同步子模块包括的是第二时钟同步子模块，并利用第二时钟同步子模块实现EtherCAT主站与各EtherCAT从站之间的时钟同步。

图2所示的EtherCAT主站装置100，与图1中所示的EtherCAT主站装置100包括的模块大致相同，主要区别为，时钟同步子模块1021中具体包括的是第二时钟同步子模块1021-2。

具体的说，第二时钟同步子模块1021-2分别与EtherCAT主站的处理模块101和EtherCAT从站的处理模块连接，用于在EtherCAT主站和与之适配的各EtherCAT从站上电后，控制EtherCAT主站在每次与各EtherCAT从站进行数据交互时，将基准时间作为参考时钟，并通过总线向各EtherCAT从站发送参考时钟。

与第一实施方式中各EtherCAT从站从总线获取参考时钟的方式相同，本实施方式中，各EtherCAT从站依然是按照物理连接的顺序依次从总线接收参考时钟，并将参考时钟设置为本地时间。

与现有技术相比，本发明实施方式中提供的EtherCAT主站装置，通过利用FPGA模块中的第二时钟同步子模块实现对EtherCAT主站和EtherCAT从站的时钟同步，在EtherCAT主站每一次向EtherCAT从站发送数据或者接收数据时，都向与EtherCAT主站适配的各个EtherCAT从站下发EtherCAT主站的基准时间，并将该基准时间作为数据交互时的参考时间，使得EtherCAT主站和EtherCAT从站在每一次数据交互时，时间都同步，从而保障了数据帧收发的稳定性和实时性。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (6)

1.一种实时工业以太网EtherCAT主站装置，包括处理模块和为数据传输提供环境的数据通信模块；其特征在于，所述EtherCAT主站装置还包括：现场可编程门阵列FPGA模块；

所述FPGA模块分别与所述处理模块和所述数据通信模块通信连接，在EtherCAT主站与各EtherCAT从站进行通信时，对所述EtherCAT主站和各EtherCAT从站进行时钟同步；

其中，所述FPGA模块通过数据通信总线接收所述处理模块提供的数据，按照EtherCAT标准协议对所述处理模块提供的数据进行调度和组帧，得到EtherCAT主站数据帧，和/或接收所述数据通信模块反馈的EtherCAT从站数据帧，按照所述EtherCAT标准协议对所述数据通信模块反馈的所述EtherCAT从站数据帧进行解帧，得到EtherCAT从站数据；

所述数据通信模块通过通信总线获取所述EtherCAT主站数据帧，并将所述EtherCAT主站数据帧传送至各EtherCAT从站，和/或接收各EtherCAT从站反馈的所述EtherCAT从站数据帧；

其中，所述FPGA模块具体包括：处理器接口选择操作子模块、时钟同步子模块、EtherCAT协议驱动子模块和数据帧收发及验算子模块；

所述时钟同步子模块分别与所述EtherCAT主站的所述处理模块和所述EtherCAT从站的处理模块连接，用于在所述EtherCAT主站向各EtherCAT从站发送所述EtherCAT主站数据帧，和/或在所述EtherCAT主站从各EtherCAT从站获取所述EtherCAT从站数据帧时，对所述EtherCAT主站和各EtherCAT从站进行时钟同步；

所述处理器接口选择操作子模块分别与所述处理模块和所述时钟同步子模块连接，用于在所述EtherCAT主站和各EtherCAT从站进行时钟同步后，获取所述处理模块提供的数据；

所述EtherCAT协议驱动子模块分别与所述处理器接口选择操作子模块和所述数据帧收发及验算子模块连接，用于按照所述EtherCAT标准协议对所述处理模块提供的数据进行调度和组帧，得到所述EtherCAT主站数据帧，和/或对所述数据帧收发及验算子模块反馈的所述EtherCAT从站数据帧进行解帧，得到所述EtherCAT从站数据；

所述数据帧收发及验算子模块与所述EtherCAT协议驱动子模块和所述数据通信模块连接，用于将所述EtherCAT协议驱动子模块处理得到的所述EtherCAT主站数据帧按照网络通信协议依次发送出去，并同时计算所述EtherCAT主站数据帧中每一帧的验算值，和/或将所述数据通信模块接收到的所述EtherCAT从站数据帧反馈给所述EtherCAT协议驱动子模块，并同时计算所述EtherCAT从站数据帧中每一帧的验算值；

其中，所述EtherCAT主站数据帧中每一帧的验算值用于确定所述EtherCAT主站数据帧的有效性，所述EtherCAT从站数据帧中每一帧的验算值用于确定所述EtherCAT从站数据帧的有效性；

其中，所述时钟同步子模块包括第二时钟同步子模块；

所述第二时钟同步子模块分别与所述EtherCAT主站的所述处理模块和所述EtherCAT从站的处理模块连接，用于在所述EtherCAT主站和与之适配的各EtherCAT从站上电后，控制所述EtherCAT主站在每次与各EtherCAT从站进行数据交互时，将基准时间作为参考时钟，并通过总线向各EtherCAT从站发送所述参考时钟；其中，各EtherCAT从站按照物理连接的顺序依次从所述总线接收所述参考时钟，并将所述参考时钟设置为本地时间。

2.根据权利要求1所述的EtherCAT主站装置，其特征在于，所述时钟同步子模块包括第一时钟同步子模块；

所述第一时钟同步子模块分别与所述EtherCAT主站的所述处理模块和所述EtherCAT从站的处理模块连接，用于在所述EtherCAT主站和与之适配的各EtherCAT从站上电后，控制所述EtherCAT主站向EtherCAT参考从站发送基准时间，并选择所述EtherCAT参考从站的时钟作为参考时钟；其中，所述EtherCAT参考从站为与所述EtherCAT主站连接的第一个具有分布时钟功能的EtherCAT从站；

所述EtherCAT主站将所述参考时钟通过总线发送给各EtherCAT从站；其中，各EtherCAT从站按照物理连接的顺序依次从所述总线接收所述参考时钟，并将所述参考时钟设置为本地时间。

3.根据权利要求2所述的EtherCAT主站装置，其特征在于，所述第一时钟同步子模块还用于控制所述EtherCAT主站向各EtherCAT从站下发测量报文；其中，各EtherCAT从站根据所述测量报文，计算所述数据报文的传输延迟时间和系统偏差时间；

各EtherCAT从站，根据所述传输延迟时间和所述系统偏差时间进行粗同步。

4.根据权利要求3所述的EtherCAT主站装置，其特征在于，所述第一时钟同步子模块还用于控制所述EtherCAT主站与各EtherCAT从站进行精同步。

5.根据权利要求1所述的EtherCAT主站装置，其特征在于，所述FPGA模块中还包括双端口随机存取子模块；

所述双端口随机存取子模块分别与所述处理模块和所述处理器接口选择操作子模块连接，用于缓存所述处理模块提供的数据和/或所述EtherCAT协议驱动子模块对所述EtherCAT从站数据帧进行解帧，得到的所述EtherCAT从站数据。

6.根据权利要求1所述的EtherCAT主站装置，其特征在于，所述处理模块与所述FPGA模块通过地址总线和数据总线进行物理连接。