CN101198924A - 完成事件中包括描述符队列空事件 - Google Patents

完成事件中包括描述符队列空事件 Download PDF

Info

Publication number
CN101198924A
CN101198924A CNA2006800113840A CN200680011384A CN101198924A CN 101198924 A CN101198924 A CN 101198924A CN A2006800113840 A CNA2006800113840 A CN A2006800113840A CN 200680011384 A CN200680011384 A CN 200680011384A CN 101198924 A CN101198924 A CN 101198924A
Authority
CN
China
Prior art keywords
descriptor
data
transmission
event
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800113840A
Other languages
English (en)
Other versions
CN101198924B (zh
Inventor
斯蒂夫·蒲柏
戴维·里多克
秦玉
德瑞克·罗伯茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Level 5 Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Level 5 Networks Inc filed Critical Level 5 Networks Inc
Publication of CN101198924A publication Critical patent/CN101198924A/zh
Application granted granted Critical
Publication of CN101198924B publication Critical patent/CN101198924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

概略地讲，用于主机子系统和网络接口设备间的管理数据传输的方法，所述主机将数据缓冲区描述符写入到一DMA描述符队列中，并且当数据缓冲区的处理已经完成时，所述网络接口设备写入完成事件来通知主机。每个完成事件描述符通知主机在NIC和一个或更多个数据缓冲区之间的数据传输的完成，并且也可以将一队列空通知嵌入在完成事件里。

Description

完成事件中包括描述符队列空事件
背景
1.发明的技术领域
本发明涉及网络接口，尤其是最佳化性能的基于队列的网络传送和接收机制。
2.相关技术的描述
当通过数据通道，例如，网络，在两个设备之间传输数据时，每个设备都必须具有适合的网络接口，以允许其通过通道进行通信。通常这些网络是基于以太网技术的。为将要通过网络通信的设备配备网络接口，该网络接口能够支持网络协议的物理和逻辑要求。将网络接口的物理硬件部分称为网络接口卡(NIC)，尽管它们不一定采用卡的形式：例如，它们可以采用直接安装在主板上的集成电路(IC)和连接器的形式，或者是与计算机系统的其他部分一起被装配在单个集成电路芯片上的宏单元的形式。
大多数计算机系统包括操作系统(OS)，用户级应用通过其与网络通信。操作系统的一部分，已知为内核，包括协议栈，这些协议栈用于翻译在应用和指定到NIC的设备驱动器间的命令和数据，以及直接控制NIC的设备驱动器。通过在操作系统的内核中提供这些功能，可以从用户级应用中隐藏网络接口卡的复杂性和差异。另外，可以由多个应用安全地共享网络硬件和其它系统资源(例如存储器)，并且保护系统安全，预防故障或者恶意的应用。
在典型的内核栈系统的操作中，硬件网络接口卡是在网络和内核间的接口。在内核中，设备驱动器层直接与NIC通信，而协议层与系统的应用级通信。
NIC存储指向主机存储器中用来输入提供给内核的数据和输出应用于网络的数据的缓冲区的指针。它们称为RX数据环和TX数据环。NIC对指示RX缓冲区环上的内核要读取的下一个数据的缓冲区指针进行更新。TX数据环通过直接存储器存取(DMA)来提供，并且NIC对指示已发送的输出数据的缓冲区指针进行更新。NIC可以利用中断向内核发送信号。
通过内核从RX数据环中摘掉输入数据，依次对其处理。通常由内核本身处理带外数据。通过指向应用专用端口的专用的缓冲区队列的指针来添加要到该应用专用端口的数据，该缓冲区队列驻留在内核的私有地址空间中。
在用于数据接收的系统操作时，会发生以下步骤：
1、在系统初始化期间，操作系统设备驱动器创建内核缓冲区，并对NIC的RX环初始化，以指向这些缓冲区。OS还接收到来自配置脚本的OS的IP主机地址的通知。
2、一应用希望接收网络包并且典型地创建一套接字(a socket)，该套接字被绑定到一端口，该套接字是驻留在操作系统内的队列状数据结构。对于给定的网络协议，该端口具有在主机内的唯一的编号，以这样的一种方式，使得可以将寻址到<主机：端口>的网络包传送到正确的端口的队列。
3、一包到达网络接口卡(NIC)。该NIC通过主机I/O总线(例如PCI总线)，将该包复制到由下一个有效RX DMA环指针值指向的存储器地址。
4、要么没有可用的剩余DMA指针，要么达到预指定超时，NIC断言I/O总线中断，以通知主机已传送了数据。
5、响应于中断，设备驱动器检查所传送的缓冲区，如果该缓冲区包含有效地址信息，例如有效的主机地址，则将指向该缓冲区的指针传递给适当的协议栈(例如TCP/IP)。在某些系统中，设备驱动器能够切换至轮询有限的时段，以试图减少中断次数。
6、协议栈确定是否存在有效目的地端口，如果存在，则执行网络协议处理(例如，生成对所接收到的数据的确认)，并使包在端口的队列中排队。
7、OS可以指示应用(例如通过再调度并设置“选择”位掩码中的位)一包已到达所述端口绑定到的网络端点上(通过将该应用标记为可运行的并调用一调度程序)。
8、应用从OS请求数据，例如通过执行一recv()系统调用(提供缓冲区的地址和大小)，同时在OS内核中，将数据从内核缓冲区复制到应用的缓冲区。在从系统调用返回时，应用可以从应用缓冲区访问该数据。
9、在复制后(其通常发生在软中断的环境下)，内核将内核缓冲区返回给空闲存储器的OS库。而且，在中断过程中，设备驱动器分配一新缓冲区并向DMA环添加一指针。按此方式，具有一个从空闲库到应用的端口队列的缓冲区的循环，并且周而复始。
10、典型地，内核缓冲区位于物理RAM中，并且永远不会被虚拟存储器(VM)系统调页出去。然而，可以将空闲库共享为所有应用的公共资源。
对于数据发送，发生以下步骤：
1、操作系统设备驱动器创建用于进行发送的内核缓冲区，并初始化NIC的TX环。
2、要发送数据的应用，将该数据存储在应用缓冲区中，并且请求通过OS的发送，例如通过执行send()系统调用(提供应用缓冲区的地址和大小)。
3、响应于该send()调用，OS内核将数据从应用缓冲区复制到内核缓冲区中，并应用适当的协议栈(例如TCP/IP)。
4、将指向含有该数据的内核缓冲区的指针，置于TX环的下一个空闲空隙中。如果没用可用的空隙，则在内核中将该缓冲区排队，直到NIC例如通过中断指示一空隙已变得可用。
5、当由NIC要处理该空隙时，NIC通过主机I/O总线，利用DMA循环访问由该空隙的内容指示的内核缓冲区，然后发送该数据。
过去已经认识到，发送和接收操作均会包括过多的数据运动。已经提出一些解决方案来减轻由这种数据运动而导致的性能劣化。例如，参见美国专利No.6246683，通过引用将其并入于此。在PCT国际公报No.WO2004/025477A2中，通过引用将其并入于此，进一步认识到发送和接收操作均会包括过多的环境切换，这也会引起重大的开销。在那里描述了用于减少所需环境切换次数的技术。
在那些描述的机制中，使用事件队列来在主机系统和NIC之间对控制信息进行通信。当通过I/O总线将网络接口设备连接到主机系统时，例如通过PCI总线，需要在处理器与NIC间对控制信息进行频繁的通信。典型地，由NIC发出的中断来启动控制通信，这导致了环境切换。另外，该通信往往要求主机系统通过PCI总线从NIC读取控制信息或向NIC写入控制信息，这样会导致总线瓶颈。该问题在数据包往往很短的网络连接的环境下尤其严重，使得所需控制工作占总网络处理工作的百分比很大。
在该PCT公报中描述的实施例中，“端口”被认为是绑定到应用的操作系统指定实体，具有地址码，并且可以接收消息。寻址到一端口的一个或多个输入消息，形成一消息队列，通过操作系统来处理该消息队列。操作系统先前已经存储一个在该端口和运行在该操作系统上的应用之间的绑定关系。通过操作系统来处理用于一端口的消息队列中的消息，并通过操作系统将这些消息提供给该端口所绑定的应用。操作系统可以存储端口到应用的多样的绑定关系，以至于通过指定适当的端口，可将输入数据施加给适当的应用。端口存在于操作系统内，以便无论相应的应用的状态如何，都可以接收并安全地处理这些消息。
在操作系统的操作开始时，操作系统创建一队列用来处理带外消息。通过NIC可以写入该队列，并且该队列可以具有一个与其相关联的中断。当一应用绑定于一端口时，操作系统创建该端口，并将其与该应用相关联。操作系统还创建了一队列(一事件队列)，以处理仅针对该端口的带外消息。然后将用于该端口的带外消息队列存储映射到该应用的虚拟地址空间，以便不需要内核环境切换就可以使事件退出队列。
事件队列与NIC一起注册，并且在NIC上存在与各队列相关联的一个控制块(并映射到OS和应用中的任一个或这两者的地址空间中)。
图1例示了如在PCT公报中描述的带有控制块的队列。在所描述的实现中，NIC161经由PCI总线110连接到主机系统中。事件队列159存储在主机存储器160中，NIC161具有到主机存储器160的访问权。与事件队列159相关联的是读指针(RDPTR)162a和写指针(WRPTR)163a，其指出在该队列中接下来将要读取和写入的数据的在队列中的点。指针162a存储在主机存储器160中。指针163a存储在NIC161中。在NIC和存储器中的与原始指针不同的另一个中存储有指针的映射副本RDPTR’162b和WRPTR’163b。在该系统的操作中：
1、NIC161可以通过比较存储在本地的RDPTR’与WRPTR，来确定用于写入事件队列159中的可用空间。
2、NIC161生成带外数据并将其写入队列159。
3、当已写入数据时，NIC161更新WRPTR和WRTER’，使得在一个数据之后将写入下一个数据。
4、应用通过对如从存储器160访问的RDPTR与WRPTR’进行比较，来确定用于读取的可用空间。
5、应用从队列159读取带外数据并对消息进行处理。
6、应用对RDPTR和RDPTR’进行更新。
7、如果应用要求中断，则该应用(或者代表该应用的操作系统)对控制块164的IRQ165a和IRQ165b’位进行置位。将控制块存储在主机存储器160中并将其映射到NIC中的相对应的存储器上。如果进行了了置位，则NIC还将在以上步骤3中生成中断。
事件队列机制通过只有新的事件具有环境，应用和OS就不断允许它们对新事件进行轮询来帮助改善性能；通过只在需要时产生中断减少了环境切换。还减少了总线瓶颈，因为主机系统现在可以从主机存储器中的事件中更频繁地取出控制信息，而不是直接通过PCI总线从NIC取出控制信息。
然而，对事件队列的使用并没有完全消除在I/O总线上的控制通讯。尤其是，NIC仍需要生成用于通知主机系统NIC已经完成了其对发送数据缓冲区的处理，并且现在该数据缓冲区可以被释放而重新使用的事件。它还需要生成用于通知主机系统的事件，该事件是NIC已经完成了对接收数据缓冲区的填充，且现在可以通过主机处理该接收数据缓冲区。
在某些系统中，NIC还可以生成用于通知其它状况条件的主机的其它事件。在某些类型的系统中，例如，可以长时间不加维护地放置队列。这可以是在系统中管理大数量队列的情况。在这样的系统中，还能够生成指示描述符队列空条件的事件对于NIC来说也是希望的。只要当NIC从相应的队列尝试取出新的发送或接收描述符，但发现队列为空时，NIC都可以断言描述符队列空事件。主机的相应可以是通过采取非常措施而以使附加描述符排队。
每个事件描述符不希望在I/O总线上占用时间。另外，通过主机系统的事件的处理继续需要一些处理时间，该处理时间随着事件数量的增长而增长。大量的事件可能导致大量的中断，该大量的中断进一步使主机性能劣化。
依照本发明的一个方面，概略地讲，已经公认的是，在发送上，发送DMA描述符队列的清空总是与发送操作的完成相符(尽管相反过程不必要是真的)。取代向事件队列中输入完成通知和发送DMA描述符队列空通知这两者，因此，NIC只输入一个事件，在发送操作完成事件中嵌入队列空通知。
同样地在接收上，在一个实施例中，如果在接收DMA描述符队列中没有识别足够数量的接收数据缓冲区，则输入包数据丢失，只要接收DMA描述符队列已被清空，都可以发布接收包完成通知。即，即便在接收数据缓冲区中没有提供足够空间用来保存所有包的数据，如果接收DMA描述符队列是空的，则NIC通知主机包接收完成。同发送一样，因此，取代在事件队列中输入完成通知和接收DMA描述符队列空通知这两者，NIC只输入一个事件，在接收操作完成事件中嵌入队列空通知。
通过将单一事件里的描述符队列空通知和发送或接收完成事件的组合，最优化I/O总线的使用。
这种结合还有附加的好处，因为它允许NIC在最后的描述符正在被使用时，而非在队列清空后，通知主机队列清空的情况。这种好处在接收上尤其明显，因为它减少了丢失输入包数据的可能性。
在具有多重描述符队列或具有特大描述符队列的实施例中，描述符队列最好保持于主机存储器中而非NIC中，在NIC中存储器相对昂贵。在这样一个系统中，尽管应用响应于从NIC接收到的完成事件，可以在描述符队列上写入附加描述符，它可以通过不将主机的已更新的描述符队列写指针通知NIC直到其接收到队列清空通知，来减少在总线上的控制通讯。但是由于队列空通知按惯例会在总线上占用它的自己的时间，因此，最佳的总线使用将要求主机设法猜测NIC将在何时发现队列空，并且此后在那时刻以前写入已更新的描述符队列写指针。这样的猜测永远不是理想的，因此在一些情况下，主机会在要求写入的时刻早的写入已更新的描述符队列写指针(也就是比它要求的更频繁地写入这样的指针)，而在其它情况下，主机可能会延迟太长时间，因而导致不理想的NIC的队列空通知的总线使用时间。另一方面，通过在接收操作完成事件中嵌入队列空通知，它们基本在总线不占用附加时间。主机因而能够总是在将已更新的描述符队列写指针写入NIC之前等候队列空通知，而不用承担不需要的队列空通知的总线使用时间的风险。在另一个实施例中，通过在描述符队列中，将主机的已更新的描述符队列写指针或者显式或者隐式地嵌入到描述符中，或者至少在许多这样的描述符中，可以得到类似的结果。然后NIC在每一个描述符中，或者至少在许多描述符中，接收已更新的指针，因而减少其发送信号的队列空事件的数量。较后的机制的能够包含于与较前的机制的实施例相同的实施例中。
附图的简要描述
针对本发明的多个具体实施例对本发明进行描述，并且将参照附图，在附图中：
图1是带有如在PCT国际公报No.WO2004/025477A2中描述的控制块的队列的框图。
图2是结合有本发明的多个特征的典型计算机系统的简化框图。
图3例示了根据本发明的发送队列的简化实施例。
图4例示了根据本发明的接收队列的简化实施例。
图5、6和7是例示了使用图3的结构执行的功能的流程图。
图8-11和15是例示了使用图4的结构执行的功能的流程图。
图12是结合有本发明的多个方面的另一个系统的简化框图。
图13是由图12的系统使用的用以支持发送队列的特定数据结构的框图。
图14是由图12的系统使用的用以支持接收队列的特定数据结构的框图。
详细地描述
为了使得本领域的任何技术人员能够实现并使用本发明，给出了以下描述，并且以下描述是在特定应用及其要求的情况下提供的。本领域的技术人员容易想到对所公开的实施例的各种修改，并且在不脱离本发明的精神和范围的情况下可以将这里限定的普遍原理应用于其它实施例和应用。由此，本发明并不限于所示出的多个实施例，而是包括与这里所公开的原理和特征相一致的最宽的范围。
图2是一种可以通过网络212与诸如230、232以及234的其它计算机系统相通信的典型计算机系统210的简化框图。计算机系统210包括通过通信通道218与主机子系统214相通信的网络接口卡(NIC)216。主机子系统214包括处理器子系统220，处理器子系统包括至少一个处理器、主机存储器子系统222以及核心逻辑子系统224。核心逻辑子系统224提供在处理器子系统220、主机存储器子系统222以及通信通道218之间的桥。主机子系统214还可以包括与通信通道218相通信的其它设备226。
网络接口卡216提供与外部网络的接口，包括与网络212的接口，并通过网络212耦合到其它计算机系统中的对应接口设备。网络218可以包括许多互连的计算机系统和通信链路。这些通信链路可以是有线链路、光学链路、无线链路或用于对信息进行通信的任何其它机制。虽然在一个实施例中网络218是因特网，但是在其它实施例中，网络218可以是任何合适的计算机网络或多个网络的组合。在这里描述的实施例中，网络218支持以太网协议。
主机存储器子系统222典型地包括多个存储器，这些存储器包括用于在程序执行过程中存储指令和数据的主随机存取存储器(RAM)，和其中存储有固定指令和数据的只读存储器(ROM)。在主机存储器子系统222中还可以包括一级或多级的高速缓冲存储器。为了简化讨论，这里有时将主机存储器子系统222简称为“主机存储器”。
通信通道218提供了用于允许计算机系统210的各种组件和子系统相互进行通信的机制。在一个实施例中，通信通道218包括PCI总线。其它实施例可以包括其它总线，还可以包括多重总线。
计算机系统210本身可以是变化的类型，包括个人计算机、便携式计算机、工作站、计算机终端、网络计算机、电视、大型机、服务器或任何其它数据处理系统或用户设备。由于计算机和网络的不断变化的性质，因此对图1所示的计算机系统210的描述仅作为用于例示本发明一实施例的具体示例。计算机系统210的许多其它配置可以具有更多或更少的组件，并具有与图1所示的计算机系统类似或不同的配置。
数据结构，简化实施例
图3和图4例示了被并入于图2的计算机系统210中的本发明的简化实施例。在图3的实施例中，仅示出了单个发送队列及其相关结构，在图4的实施例中，仅示出了单个接收队列及其相关结构。在典型实现中包括有发送和接收队列，但是可以单独的在各队列中实现本发明的多个方面。图3和图4仅示出了主机存储器子系统222和网络接口卡216，只有这些组件内的结构与本讨论有关。
首先参照图3，将发送队列存储在主机存储器222中的一系列发送数据缓冲区310中。在主机存储器222中这些发送数据缓冲区可以是不连续的，并且通过发送缓冲区链表312将这些发送数据缓冲区链接起来。主机子系统214将发送数据缓冲区描述符写入发送缓冲区链表312中的由主机存储器222中的缓冲区链表写指针314指向的位置处，并且NIC216在由NIC216上的，与主机存储器222中的缓冲区链表读指针316相对应的缓冲区链表读指针326所指向的位置处从发送缓冲区链表312中读取发送缓冲区描述符。发送缓冲区链表312是“环绕”链表，意思是在链表的末端连续地递增的指针按环状方式自动环绕到起始。如果链表具有N个条目，例如，可以说读和写指针递增“模N”。还可以说指针“模数递增”，这暗含了链表的长度。
与发送缓冲区链表312和发送数据缓冲区310相关联的还有发送事件队列318，它也是个环绕结构。将事件写入到发送事件队列318中的由NIC216上的发送事件队列写指针332标识的位置处，并由主机子系统214从该发送事件队列中的由主机存储器222中的发送事件队列读指针320标识的位置处读取事件。只要有可能，图2的系统就使用事件而非中断作为硬件状态报告方法。为了改进事件递送延迟和整体总线效率，由NIC216将事件写出到主机存储器222中，而不是由主机子系统214从NIC216中的位置读取事件。
这里将指向发送缓冲区链表312中的写指针314和读指针316称为是“主机中心”的，因为它们表示由主机子系统214所观察到的队列状态。在各种实施例中，主机子系统214可以将这些指针进行比较，以根据在实施中对于队列深度管理需要什么，来检测队列溢出状况、队列充满状况、或者队列高或低水位标状况。如下所述，NIC216还保持发送数据队列310的写指针324和读指针326。将NIC上的写指针324和读指针326称为“设备中心”指针，因为它们表示由NIC设备216观察到的队列状态。按常规方式，主机子系统使用它的主机中心缓冲区链表写指针314向发送缓冲区链表312进行写入，在进行了写入之后使主机中心缓冲区链表写指针314模数递增，并通知NIC更新它的设备中心缓冲区链表写指针324。类似地，NIC使用它的设备中心缓冲区链表读指针326从发送缓冲区链表312进行读取，在进行了读取之后使设备中心缓冲区链表读指针326模数递增，并通知主机子系统214更新它的主机中心缓冲区链表读指针316。由此，尽管尽力使得主机中心缓存区链表读指针与设备中心缓冲区读指针、主机中心缓冲区链表写指针与设备中心缓冲区写指针相同步，但是可能存在其中各对中的两个指针并不完全匹配的某个时间点。重要的是，在该简化实施例中，主机子系统214不保持发送事件队列写指针332的主机中心复本。NIC216确实保持有发送事件队列读指针320的设备中心复本344，但是它并不是用于事件队列深度管理的。相反地，如下更详细地描述的，它是用于管理对主机子系统的中断的生成以激活发送事件处理器。
NIC216进一步包括将设备中心发送事件队列写指针332中的值与设备中心发送事件队列读指针344中的值进行比较的比较器346。当这两个值不相等时，比较器346的输出是有效的。NIC216还包括中断使能寄存器位348和逻辑350，当中断使能寄存器348和比较器346的输出均有效时，逻辑350触发中断发生器352。以下对中断发生组件的操作进行描述。
NIC216除了已经提及的组件之外还保持有发送FIFO340，NIC216将它从发送数据缓冲区310取出的发送数据写入发送FIFO340中。由物理网络接口(PHY)342将从发送FIFO340输出的数据驱动到网络212上。
网络接口卡216通过I/O总线218(及其它手段)与主机存储器222相通信。优选地，I/O总线218是PCI总线，更优选地PCI的版本是PCI express。在PCI Special Interest Group的“PCI Express Base Specification 1.0a”(April 15，2003)中描述了PCI express，通过引用将其并入于此。通过核心逻辑子系统224使用直接存储器存取(DMA)协议、经由I/O总线218对大部分数据(包括来自发送数据缓冲区310的发送数据)进行通信，尽管在主机子系统214与NIC216之间的某些通信可以涉及处理器子系统220。
现在参照图4，类似于发送队列，将接收队列存储在主机存储器222中的一系列接收数据缓冲区410中。通过环绕接收缓冲区链表412将这些接收数据缓冲区链接起来。当主机子系统214希望使得附加缓冲区可用于接受接收数据时，它将新接收数据缓冲区的标识写入接收缓冲区链表412中的由主机存储器222中的主机中心缓冲区链表写指针414指向的位置处。NIC216从由NIC216上的，与主机存储器222中的主机中心缓冲区链表读指针416相对应的设备中心缓冲区链表读指针426所指向的位置的接收缓冲区链表412读取接收缓冲区描述符。
与接收缓冲区链表412和接收缓冲区410相关联的还有环绕接收事件队列418。将事件写入到接收事件队列418中的由NIC216上的接收事件队列写指针432标识的位置处，并从该接收事件队列418中的由主机存储器222中的接收事件队列读指针420标识的位置处读取事件。对于发送事件队列读指针和写指针，按常规的方式，主机子系统使用它的主机中心缓冲区链表写指针414向接收缓冲区链表412进行写入，在进行了写入之后使主机中心缓冲区链表写指针414模数递增，并通知NIC更新它的设备中心缓冲区链表写指针424。类似地，NIC使用它的设备中心缓冲区链表读指针426从接收缓冲区链表412进行读取，在进行了读取之后使设备中心缓冲区链表读指针426模数递增，并通知主机子系统214更新它的主机中心缓冲区链表读指针416。重要的是，在该简化实施例中，主机子系统214不保持接收事件队列写指针432的主机中心复本。如在发送端那样，NIC216确实保持有接收事件队列读指针420的设备中心复本444，但是它是用于管理对主机子系统的中断的生成以激活接收事件处理器，而不是用于事件队列深度管理。
NIC216进一步包括将设备中心接收事件队列写指针432中的值与设备中心接收事件队列读指针444中的值进行比较的比较器446。当这两个值不相等时，比较器446的输出是有效的。NIC216还包括中断使能寄存器位448和逻辑450，当中断使能寄存器位448和比较器446的输出均有效时逻辑450触发中断发生器452。
NIC216除了图3的发送装置和上述接收端组件之外，还保持有接收FIFO440，NIC216将它从PHY342接收的数据写入接收FIFO440中。NIC216根据接收缓冲区链表412的当前条目将从接收FIFO440输出的数据写入接收数据缓冲区410中。
发送队列操作，简化实施例
在操作中，许多不同的功能并发地操作。图5、6和7是例示了使用图3的结构为了发送数据而执行的功能的流程图。对于这里的所有流程图，应当理解，可以对这些流程图中的许多步骤进行组合，可以并行地执行或在不影响所实现的功能的情况下按不同的次序来执行这些步骤。此外，尽管这里将这些功能描述为按不同的“模块”来执行，但是应当理解，如果确要模块化的话，实际实现并不一定要按相同的方式来“模块化”。
在图5中，主机发送事件管理模块从更高级软件接收到一指示：发送数据缓冲区310中的一个或更多个新缓冲区等待发送(步骤510)。还可以在轮询循环或定时器到期时定期地激活该模块(步骤512)。典型地，什么时候去推发送缓冲区的时间和同时推多少发送缓冲区属于以对于本发明的理解来说不是重要的外界因素为基础做出的决定。仅仅只要更高级软件已经填满发送缓冲区，就不再推发送缓冲区。
在步骤514，为了保证发送事件队列318不溢出，主机子系统214确定在发送事件队列318中的当前可用空间。主机子系统214将不会对比按照将要生成的发送完成事件的最大量提供到发送事件队列318中的数据缓冲区多的用于发送的数据缓冲区进行排队。通常，通过B*(x-z)-y得出主机子系统排队用来发送的数据缓冲区的最大量，其中x是发送事件队列318中的条目的总数；z是可能写入事件队列318的其它类型的事件的预定最大量，例如管理事件；y是先前排队的并且仍然未被处理的发送数据缓冲区的数量；以及B是在发送事件队列318中可以由每个发送完成事件所描述的发送数据缓冲区的最小量。
x的值，即在发送事件队列318中的条目的总数，在一个实施例中是被预定和固定的。在另一个实施例中，主机子系统214可以确定并且更改发送事件队列大小x，依靠诸如多快能在网络212上产生给定的数据速率的事件这些因素，并且基于多快主机子系统能够处理接收到的事件。
在一个实施例中，z的值是允许NIC216向发送事件队列318写入而不需要被清除时管理事件的预定最大量。假定每个资源可以断言不多于一个事件而不被清除，则优选通过在NIC216中的管理事件资源的总数而得出z；可以丢弃或者保存来自上述资源的附加事件。更一般地，z是Ei(i＝1..s，s是管理事件资源的数量)的和，并且Ei(i＝1..s)是事件的最大量，每个第i个这样的资源可以在任何给定的点及时地具有未被处理的事件。
B，发送数据缓冲区的可以通过在发送事件队列318中的每个发送完成事件进行描述的最小量，在一个实施例中B是一(B＝1)。也就是，每个被发送到NIC216的发送数据缓冲区生成单个相应的发送完成事件。在另一个实施例中，每个发送完成事件总是暗含地描述大于1的的固定数量的发送数据缓冲区，例如64；在这种情况下，B是上述固定的数量。在这样一个实施例中，被发送到NIC216的每组B个发送数据缓冲区生成一个相应的发送完成事件。然而在第三实施例中，每个发送完成事件描述一个已完成的发送数据缓冲区的变量，但不大于预定的最大值，也不小于预定的最小值；在这种情况下，B就是那个最小值。由发送完成事件自身指示描述的发送数据缓冲区的数量。即使在第三实施例中，B也可以与1一样小。
在一优选实施例中，通过主机子系统214，B是可编程的，并且其后是固定的。该实施例，与像变量实施例相比，更像“固定”实施例，因为通过发送完成事件所描述的发送数据缓冲区的数量是不变的，并且主机和NIC都知道这是什么。决不会出现变量实施例的复杂性。
y的值，先前排队的并且仍然未被处理的发送数据缓冲区的数量，不是基于发送事件队列读指针和写指针的任何比较来确定，而是基于主机子系统先前已经“许可的”NIC216进行写入的发送事件队列条目的数量的主机子系统214的历史消息，以及依据主机子系统已经“耗用的”的这些发送事件队列条目的数量的主机子系统214的历史消息来确定。主机通过通知NIC216发送数据的行为来“许可”NIC216写发送事件队列条目。主机通过将发送数据描述符(也可以被认为是DMA命令)推入到发送缓冲区链表312来发布这些指示。这样，先前“许可的”NIC216进行写入的发送事件队列条目的数量的主机历史消息，是可以通过先前排队用来发送的数据缓冲区的数量来确定。特别地，先前已许可的发送事件队列条目的数量等于1/B乘以先前排队用来发送的发送数据缓冲区的数量。主机子系统已经“耗用的”的发送事件队列条目的数量的主机历史消息只是1/B乘以将通过在发送事件队列318中实际接收到的发送完成事件所描述的发送数据缓冲区传输的数量——但是只限于通过每个发送完成事件所描述的发送数据缓冲区的数量是固定的这样的实施例中。在这种情况下，主机子系统214确定y作为先前排队用来发送的发送数据缓冲区的数量，小于B与在发送事件队列318中实际接收到的发送完成事件的数量的乘积。在一个实施例中，通过从主机中心发送缓冲区链表写指针314模数递减主机中心发送缓冲区链表读指针316来确定y。
在一个实施例中，由每个发送完成事件来描述的发送数据缓冲区的数量是变量，无法由通过实际接收到发送事件队列318中的发送完成事件所描述的任何固定的发送数据缓冲区传输的数量来确定主机的主机子系统已经耗用的发送事件队列条目的数量的历史消息。在那样的情况下，使用另一个机制来作出这个确定。
在确定了在发送事件队列318中的当前可用空间的数量后，在步骤516中，主机子系统214确定数量“M”，其是待发送数据缓冲区的数量和，可以通过如在步骤514确定的发送事件队列318中的可用空间的发送完成事件来进行描述的发送数据缓冲区的最小值，两者中的较小者。
在步骤518中，确定M大于还是等于某个最小阈值。在一个实施例中，该阈值为1，这意味着只要新发送数据缓冲区准备好进行发送并且在发送事件队列318中存在任何可用空间就许可发送事件队列318的事件。然而，逐个地许可事件会对I/O总线218增加显著的额外开销，因此在更优选的实施例中，选择较大的数作为阈值。如果M小于该阈值，则主机发送事件队列管理模块500仅仅变得不活动，以等待下一激活事件(步骤530)。(2007年9月23日)
如果M大于或等于该最小阈值，那么在步骤520中，主机子系统214“许可”NIC写入M/B个新发送事件到发送事件队列318中。这个许可通过在发送缓冲区链表312中的待发送数据缓冲区描述符的写入而暗含地执行，因而要求在I/O总线218上仅有较少或者没有额外开销。特别地，步骤520包括步骤522，在步骤522中主机子系统214将其主机中心缓冲区链表写指针314更新(模数递增)M个条目。在步骤524中，以先前(在步骤522之前)由主机中心缓冲区链表写指针314指定的条目为起点，主机子系统214将M个待发送数据缓冲区描述符写入发送数据缓冲区链表312中。主机中心缓冲区链表写指针的更新先于M个发送数据缓冲区描述符的队列是为了避免产生一种竞争状况，籍由这种竞争状况，主机子系统214在新发送数据缓冲区描述符排队后变成隐藏，并且NIC在主机214返回更新读指针前取出发送数据缓冲区内容。在步骤526中，主机子系统214将所更新的写指针通知给NIC216，在步骤528中，NIC216更新它自己的设备中心缓冲区链表写指针324。在一个实施例中，将步骤526与528组合成单个步骤，在该步骤中，主机子系统214将所更新的写指针写入设备中心发送缓冲区链表写指针324的存储器映射位置中。
在步骤530中，主机发送事件队列管理模块变得不活动，以等待下一激活事件。可以看出，NIC216从备中心发送缓冲区链表读指针326和写指针324间的模数差异暗含地知道发送事件队列318中的可用空间的大小。因为除非发送事件队列318中的已经有可用的空间用来提供给任何作为结果的发送完成事件，否则主机子系统214是不会将缓冲区描述符写入发送缓冲区链表312中的，所以NIC知道能够将那么多的发送事件写入发送事件队列318中而不溢出。
图6是例示了在NIC216上发起的用于将数据发送到网络212上的功能的流程图。在TX FIFO低水位标(LWM)状况610上激活NIC发送数据模块600。在通过轮询循环进行选择时或定时器到期时也定期地激活该模块(步骤612)。
在步骤620中，NIC216首先确定在发送缓冲区链表312中并且待取出的发送数据缓冲区描述符的数量。通过从设备中心缓冲区链表写指针324模数减去设备中心缓冲区链表读指针326，来进行该确定。NIC还根据它自己的指向TX FIFO340中的读和写指针知道在它自己的TX FIFO340中的可用空间。在步骤622中，NIC确定M，待发送缓冲区描述符的数量和TX FIFO340中的可用空间中的较小者。因此M是当前可以被复制到TX FIFO340中的发送数据缓冲区描述符的数量。
在步骤626中，NIC216进行到以由设备中心缓冲区链表读指针326表示的条目为起点从发送缓冲区链表312中读取M个缓冲区描述符。在步骤628中，NIC从主机存储器中的发送数据缓冲区310中的由缓冲区描述符标识的缓冲区取出数据。由于通过DMA经由I/O总线218执行从发送数据缓冲区310的数据取出，因此这里有时将发送缓冲区描述符称为DMA描述符或DMA命令。对M个缓冲区描述符本身的取出也是通过DMA经由I/O总线218来执行。
注意，在不同的实施例中，对M个缓冲区描述符地读取可以与对发送数据的读取相交织或按流水线式进行，而不是作为独立的原子步骤(atomic step)来执行。还要注意的是，从由已存在于FIFO340中的缓冲区描述符标识的发送数据缓冲区中取出数据不是等到低水位标或阈值数量的缓冲区进行取出。只使从发送缓冲区链表312中对缓冲区描述符的取出延迟，以进行批处理；并且如果NIC216处理完了待发送数据，也不为了进行批处理而使这些描述符延迟。
在步骤630中，NIC对设备中心缓冲区链表读指针326进行更新。在一实施例中，NIC216不对相对应的主机中心缓冲区链表读指针316显式地进行更新，因为由于完成事件递送的结果，隐式或显式地进行通知。
在图6的实施例中，每个发送完成事件都可以表示多个数据缓冲区完成。除了在某些下述更不常见的情况下以外，由每个发送完成事件表示的数据缓冲区完成的数量是一个可编程的但继而是固定的数量B。因而NIC216“批处理”发送完成事件到一，从而使I/O总线218的使用最优化。另外，在某些常规DMA命令队列实现中，队列空警报的发现和报告不会发生直到控制器尝试取出下一DMA命令和发现队列空，当NIC216认为在发送队列中它已经使用最后的缓冲区描述符时，改为由NIC216检测和报告一个警报。这个“取出的最后的缓冲区”状况与最后的批处理发送完成事件组合成单个事件描述符，从而进一步使I/O总线218的使用最优化。图6的接下来的步骤例示了这两个最优化。
特别地，NIC在步骤640中确定它是否认为由发送缓冲区链标312中的描述符所标识的最后的发送数据缓冲区已经在步骤628中取出。如果由NIC216在步骤626中从发送缓冲区链表读取的缓冲区描述符的数量M，等于在步骤620中在发送缓冲区链表中的发送缓冲区描述符的数量，则这种状况是正确的。如果不是，也就是NIC知道在发送缓冲区链表312中有更多的发送缓冲区描述符，则在此点的，由NIC写入发送事件队列318的任何发送完成事件均不对tx_desc_q_empty旗标置位。
在步骤642中，NIC对N与B进行比较，N是表示除在先前写入发送事件队列318中的批处理发送完成事件中已报告的那些发送缓冲区以外的已从主机存储器中取出的发送缓冲区的数量的值。如果N＜B，则NIC发送数据模块600仅仅变得不活动，以等待下一激活事件(步骤644)。仅对未被处理的发送缓冲区完成进行累积，并且直到下一次写入发送完成事件时才不报告给主机子系统214。另一方面，如果在步骤642中N＞＝B，则在步骤646中，以由设备中心发送事件队列写指针标识的条目为起点，NIC216将表示B个发送数据缓冲区的整数倍(总共)的批处理发送完成事件写入发送事件队列318中。因此在步骤646中写入的批处理发送完成事件的数量是N/B的整数部分，并且直到下一次写入这种完成事件时才将任何余数报告给主机子系统214。该发送完成事件描述符格式包括一个旗标“tx_desc_q_empty”旗标，但是在步骤646中写入的发送完成事件中，这个旗标不被置位，因为NIC已经确定(在步骤640中)在发送缓冲区链表312中保留有附加发送缓冲区描述符。
在一实施例中，NIC确定N＝B，并且只要NIC的设备中心缓冲区链表写指针324是B的整数倍，就写入批处理发送完成事件。
注意，当完成了将数据从主机存储器222传送到发送FIFO340中时，NIC216将发送完成事件写入发送事件队列318中。它不进行等待，直到将数据实际发送到网络212上，这是因为更高级应用软件典型地对发送错误不感兴趣。另一实施例直到在将数据发送到网络上的处理中发生了随后步骤，例如网络接口设备完成了将数据发送到网络上，才会将“发送完成”通知给主机子系统。在这里使用的，如果在特定实施例中，对这种下游步骤的通知意味着NIC已经完成了从发送数据缓冲区中取出数据，则将这种通知视为“包括”，由网络接口设备向主机子系统通知完成了从发送数据缓冲区中取出数据，这一步骤。
返回到步骤640，如果NIC216认为在步骤628中已经提取了由发送缓冲区链表312中的描述符标识的最后的发送数据缓冲区，则NIC在报告发送完成事件之前不用等待，直到N＞＝B。取而代之，以设备中心发送事件队列写指针332为起点，NIC向发送事件队列318写入充足的批处理发送完成事件，以覆盖所有的N个未被处理的缓冲区完成。从而如果N是B的整数倍，则在步骤648中写入N/B个发送完成事件，如果N不是B的整数倍，则在步骤648中写入INT(N/B)+1个发送完成事件。无论在步骤648中写入的发送完成事件的数量是多少，最后的发送完成事件都将具有它自己的tx_desc_q_empty旗标置位。
应当理解，N不是B的整数倍时，在步骤648中写入的最后的发送完成事件将表示少于B个发送缓冲区完成。注意，在一个实施例中，由于主机已经知道发送缓冲区链表它自己的深度，所以无需专门的通知用于主机知道这些。主机知道每个发送完成事件均表示B与保留在发送缓冲区链表中的描述符的数量的较小者。然而，在另一个实施例中，只依靠保留在发送缓冲区链表中的描述符的数量来确定由最后的完成事件描述的缓冲区完成的数量，可能创建竞争状况，例如，如果在步骤626中，在NIC216从链表最后提取缓冲区描述符之后，主机将更多的缓冲区描述符在发送缓冲区链表312中排队。为了避免这样的竞争状况，发送完成事件格式还包括字段(tx_desc_ptr)，NIC216复制其设备中心缓冲区链表读指针326于其中。主机可以通过由1/B的小数部分乘以，在发送完成事件中报告的设备中心缓冲区链表读指针与主机中心缓冲区链表读指针316之间的差，来确定最后的完成事件所描述的缓冲区完成的数量。二者择一地，主机可以仅通过在发送完成事件中报告的设备中心缓冲区链表读指针更新它的主机中心缓冲区链表读指针316，无需对由接收的发送完成事件所描述的缓冲区完成的数量进行单独计算。
在多个实施例中，除发送描述符队列空状况之外的其它状况还可以导致NIC写入覆盖少于B个发送缓冲区的发送完成事件。一个这样的其它状况，可能是发送队列清空操作的完成。对于每个这样的状况，提供一种机制，使主机子系统能够知道在发送缓冲区链表312中由批处理发送完成事件覆盖哪些描述符。同样在多个实施例中，还可以批处理除了数据发送完成事件以外的其它重复事件。候选例子包括(不限于)通知主机子系统多个结构完成操作的事件，这样的主机命令对缓冲区描述符表1310中条目进行更新，在以下将描述。
如果在步骤646或648中将任何发送完成事件写入发送事件队列318中，则在步骤634中NIC216相应地更新它自己的发送事件队列写指针。在步骤634中对设备中心发送事件队列写指针332的更新可能会导致产生一中断(步骤636)以激活参照图7讨论的主机发送事件处理器。如可以从图3中的逻辑看到的，如果设备中心发送事件队列写指针332先前等于设备中心发送事件队列读指针344，则在步骤634中进行的更新会导致比较器346的输出过渡到活动状态。如果在出现该情况时中断使能位348是有效的，则中断发生器352将产生中断。如果在步骤634中进行更新时所述读指针和写指针先前不相等，则不会产生新的中断，因为比较器346输出将已经处于活动状态。注意，在某些情况下对写指针332的更新会导致比较器346过渡到不活动状态，尤其是如果该写指针已绕回并且就要追上读指针。但是这不是逻辑350需要处理的情况，因为，如下所述，将算法设计成使得如果出现了该情况则中断使能位348总是不活动的。
在步骤636之后，NIC发送数据模块600失活(步骤644)。
如上所述，NIC216知道在步骤632的循环中可以向发送事件队列318写入表示M个发送数据缓冲区的完成所需的无论多少个发送完成事件，即使无需参照设备中心发送事件队列读指针344。NIC216知道这是因为主机子系统214不再向发送缓冲区链表312写入缓冲区描述符，除非在发送事件队列318中用于发送完成事件的充足数量的空间已经是可用的，以表示所有未被处理的发送数据缓冲区的完成。
同样如上所述，NIC不显式地通知主机子系统214已更新的发送事件队列读指针值，因为主机不再保持有发送事件队列写指针的当前样式。主机不是通过比较在发送事件队列318中的当前读指针和写指针，而是通过比较如先前所述的在发送缓冲区链表312中的主机中心读指针316和写指针314，来确定在发送事件队列318中的可用空间。
图7是例示了主机发送事件处理器模块700的相关功能的流程图。要么在接收到中断时(步骤710)、要么在步骤636(图6)中产生中断时、要么在通过轮询循环定期地进行选择时或者在定时器到期时(步骤712)激活模块700。
初步地，主机发送事件处理器执行一个破损安全机制用来保证主机子系统214和NIC216相对于发送事件队列318的情况正常地运行。特别地，在创建时间，在发送事件队列318中的所有的条目初始化到“清空状态”值。在一个实施例中，该清空状态是0，而在另一个实施例中，可以使用清空状态的不同表示。写入事件队列318的时间描述符不同于该清空状态。只要从事件队列318取出事件并且已处理，主机子系统214就向事件队列的那些条目中写入清空状态值。随后，在处理后续事件之前，主机子系统214从刚才处理的条目中重新取出清空状态值，并且检查它是否仍然处于清空状态。如果不是，则NIC216已经或者将要使发送事件队列318溢出。如果主机子系统214和NIC是SW，并且都精确地遵循这里所述的协议，这种溢出将永远不会发生，但是在某些实施例中，这种破损安全机制是需要的。
因此，在步骤714中，主机子系统214首先在事件队列318中的由事件队列读指针320指定的一个当前位置之前的位置处取出事件描述符。这个位置是在发送事件队列318中取出最后的处理事件的位置。在步骤716中，确定事件描述符是否保持在它的清空状态。如果不是，则报告队列溢出状态(步骤718)。
如果重新取出的事件描述符保持在它的清空状态，则在步骤720中，主机子系统214在事件队列中的由发送事件队列读指针320指定的位置处取出事件描述符。如果该新事件处于清空状态(步骤722)，则发送事件队列318还不是空的。在步骤726中，确定新事件是否为发送完成事件。在一个实施例中，发送事件队列318不能含有除发送完成事件以外的任何事件，但是在另一个实施例中它可以如此。由此，如果当前事件是除发送完成事件以外的事件，如管理事件，则在步骤728中对其进行处理。
如果当前事件是发送完成事件，则依据该实施例，它可以指示固定数量或者可变数量的发送数据缓冲区的数据递送的完成。在任意一种情况中，在步骤730中，主机子系统214使发送缓冲区链表312的主机中心缓冲区链表读指针316模数递增在当前发送完成事件中表示的缓冲区数量。这是主机子系统214借以知道NIC216已经更新了它自己的设备中心缓冲区链表读指针326的机制。然而，在一实施例中，NIC可以在发送完成事件中显式地指定它的已更新设备中心缓冲区链表读指针326。可以使用后一机制来替代前一机制，或者连同前一机制一起使用后一机制。
而且，在步骤730中，一旦主机已经使主机中心缓冲区链表读指针316递增得超过了特定发送数据缓冲区描述符，它还将所标识的发送缓冲区释放回库中。最终，在更高级软件使用新数据重新填充了该缓冲区之后，主机会将数据缓冲区描述符再写入发送缓冲区链表312中以再次使其入队，以通过NIC216进行发送。
在步骤732中，主机子系统214清除发送事件队列318中的由当前发送事件队列读指针标识的位置处的事件描述符，因为先前解释的理由，在步骤734中，主机子系统214使发送事件队列读指针320模数递增。然后该模块返回到步骤720以取出下一事件描述符，以此类推，直到取出一清空的条目然后该模块变得不活动(步骤724)。
如果在步骤722中确定所取出的下一事件描述符是清空的，则发送事件队列318此时不再含有其它待处理事件。在一个实施例中，则主机发送事件处理器700将变得不活动，以等待下一激活触发(步骤724)。至少为了队列深度管理的目的，不需要主机子系统214通知NIC216已更新的主机中心发送事件队列读指针，因为NIC不是通过将本地的读、写指针与发送事件队列318中的作比较，而是通过主机不再许可向发送事件队列318写入比先前所述的由可用空间积累的发送描述符更多的发送事件描述符，来避免发送队列事件318的溢出。
然而，在一个优选实施例中，主机存储器子系统确实如此通知NIC216作为如以下更详细地描述的一种管理事件队列中断的手段。因而，在步骤723中，如果主机中心发送事件队列读指针320已发生了变化，则主机将所更新的指针值写入NIC的设备中心发送事件队列读指针中。然后在步骤724中主机发送事件处理器700变得不活动(失活？)。
接收队列操作，简化实施例
图8到11是例示了用于使用图4的结构接收数据而执行的功能的流程图。接收队列操作在许多方面与如上所述的发送队列操作是类似的，因此这里将略去已经描述的操作的某些方面。在图8中，主机接收事件管理模块从更高级软件接收如下指示：接收数据缓冲区410中的新数据缓冲区是空的并且可用于接收数据(步骤811)。还响应于主机对以下描述的接收缓冲区链表空事件的接收而激活该模块(步骤810)。还可以在轮询循环或定时器到期时定期地激活该模块(步骤812)。在步骤814中，主机子系统214确定接收事件队列418中的当前可用空间的数量。与发送事件队列318一样，什么时候去推接收缓冲区根本地基于对于理解本发明来说不是重要的外界因素。主机子系统214会将依据这些因素所请求的接收缓冲区推送到接收缓冲区链表上，但是是有限制的，在这里所述的方式中，保证接收事件队列418不会溢出。因而，主机子系统214将不会让比在接收事件队列418中的由将要生成的接收完成事件所容纳的数据缓冲区数量多的用来接收数据的数据缓冲区排队。通常，通过B*(x-z)-y得出用来接收数据的，由主机子系统214排队的数据缓冲区的最大量，其中x是在接收事件队列418中的条目的总数，z是可能写入事件队列418的其它类型的事件的预定最大量，y是先前排队的并且仍然未被处理的接收数据缓冲区的数量；以及B是在接收事件队列418中由每个接收完成事件所表示的接收数据缓冲区的最小量。
可以以与关于上述发送队列的操作的那些描述相似的多种实施方式那样构建x、y、z和B的值。它们不需要具有相同的值。特别的对于y，即先前排队的并且仍然未被处理的接收数据缓冲区的数量，该值不是基于对接收事件队列读指针和写指针的任何比较来确定，而是基于依据主机子系统先前已经许可的NIC216进行写入的接收事件队列条目的数量的主机子系统214的历史消息，以及依据主机子系统已经使用的这些接收事件队列条目的数量的主机子系统的历史消息来确定。先前已许可的NIC216进行写入的接收事件队列条目的数量的主机历史消息，可以通过先前排队用来接收的接收数据缓冲区的数量来确定。这样，主机子系统214确定y作为先前排队用来接收的数据缓冲区的数量，小于由接收事件队列418中实际接收到的接收完成事件所表示的数据缓冲区的数量。在一个实施例中，通过从主机中心缓冲区链表写指针414模数递减主机中心缓冲区链表读指针416来确定y。
在确定了在接收事件队列418中的当前可用空间的数量后，在步骤816，主机子系统214确定一个数量“M”，其为用于排队的接收数据的可用数据缓冲区的数量与在步骤814确定的，可以通过接收事件队列418中的可用空间中的接收完成事件来表示的接收数据缓冲区的最小值，两者的较小者。
在步骤818中，确定M大于还是等于某个最小阈值。优选地，该最小阈值为1，但是在其它实施例中可以选择较大的数量作为该阈值。如果M小于该阈值，则主机接收事件队列管理模块800仅仅变得不活动，以等待下一激活事件(步骤830)。
如果M大于或等于最小阈值，则在步骤820中，主机子系统214“许可”NIC写入M/B个新接收事件到接收事件队列418中。这个许可通过在接收缓冲区链表412中的待接收数据缓冲区描述符的写入而暗含地执行，因而要求在I/O总线218上较少或者没有额外开销。特别地，步骤820包括步骤822，在步骤822中主机子系统214将其主机中心缓冲区链表写指针414更新(模数递增)M个条目。在步骤824中，以先前(在步骤822之前)由主机中心缓冲区链表写指针414指定的条目为起点，主机子系统214将M个可用接收数据缓冲区描述符写入接收缓冲区链表412中。同在发送端一样，主机中心缓冲区链表写指针的更新先于M个接收数据缓冲区描述符的队列，为了避免产生一种竞争状况，因为这种竞争状况，主机子系统214在对新接收数据缓冲区描述符排队后会变成隐藏的，并且NIC在主机214返回更新读指针前将接收数据写入这些缓冲区。在步骤826中，主机子系统214将更新后的写指针通知给NIC216，并且在步骤828中，NIC216更新它自己的设备中心缓冲区链表写指针424。在一个实施例中，将步骤826与828组合成单个步骤，在该步骤中，主机子系统214将更新后的写指针写入设备中心接收缓冲区链表写指针424的一个存储器映射位置中。
在步骤830中，主机接收事件队列管理模块变得不活动，以等待下一激活事件。可以看出，NIC216，通过到接收缓冲区链表412的设备中心读指针426和写指针424间的模数差异暗含地知道接收事件队列418中的空间的可用性。NIC知道可以将那么多接收事件写入接收事件队列418中而不会溢出，因为主机子系统214不将缓冲区描述符写入接收缓冲区链表412中，除非在接收事件队列418中的已经有可用的空间来提供任何作为结果的接收完成事件。
图9是例示了当从网络212接收到数据时在NIC216上发起的功能的流程图。将输入数据置于RX FIFO440中，当达到高水位标时，激活NIC接收数据模块900(步骤910)。与发送端不同，NIC216不将固定数量个接收数据缓冲区完成批处理到各接收完成事件中。然而，在一个实施例中，它确实进行等待，以在一包完成时断言单个接收完成事件，即使该包占据一个以上接收数据缓冲区。
在步骤912中，NIC216取出下一接收数据缓冲区的描述符，并从由设备中心缓冲区链表读指针426指定的接收缓冲区链表412的条目起进行偏移。在步骤914中，NIC216对它的设备中心缓冲区链表读指针进行更新(模数递增)。此时NIC不将新的读指针通知给主机214，因为如下所述将通过事件递送隐式或显式地进行该通知。
在步骤916中，以所指定的偏移量为起点，NIC216将输入包的数据写入由取出的描述符所指定的接收数据缓冲区中。通过DMA继续进行写入，直到达到当前数据缓冲区的末端或达到输入数据包的末端，或这两者。
同在发送端一样，当NIC216认为它已经取回并且已经使用接收队列中的最后的描述符时，NIC216检测并且报告队列空警报。该警报与接收完成事件组合成单一事件描述符，从而进一步使I/O总线218的使用得到优化。
特别地，NIC216确定在步骤918中它是否认为是通过在步骤628已经使用的在接收缓冲区链表412中的一个描述符所标识的最后的接收缓冲区。NIC216可以通过将其设备中心缓冲区链表读指针426与其设备中心缓冲区链表写指针424进行对比来对此进行确定。若否，即NIC知道在接收缓冲区链表中有更多的接收缓冲区描述符，则不需要警报，并且在步骤920中，NIC确定是否到达了包末端。若否，则NIC接收数据模块900返回到步骤912，以取出下一接收数据缓冲区的描述符。在本实施例中不断言任何事件以表示“接收数据缓冲区已满”。基于在接收缓冲区链表412中以主机中心RX队列读指针为起点的连续标识的多个接收数据缓冲区，主机214将获知哪个接收数据缓冲区是满的。
如果步骤920确定已到达包末端，则在步骤922中NIC216断言一接收完成事件，以覆盖含有来自包的数据的所有接收数据缓冲区。同在发送一样，接收完成事件描述符格式包括接收描述符队列空旗标(“rx_desc_q_empty”)，但是在步骤922中写入的接收完成事件中，该旗标不被置位，因为NIC已经确定(在步骤918中)附加接收缓冲区描述符保存在接收缓冲区链表412中。注意，在本实施例中，即使包数据跨过接收数据缓冲区410中的多个缓冲区，也只断言一个接收完成事件。由接收缓冲区链表412中的多个连续条目将多个缓冲区链接在一起。还要注意，如果包末端与接收缓冲区的末端不相一致，则保留缓冲区中的剩余空间，而不使用它。
返回到步骤918，如果NIC216认为已经在步骤912中提取了由接收缓冲区链表412中的描述符所标识的最后的接收数据缓冲区，则NIC在报告接收完成事件之前不再等候到包末端。取而代之，在步骤924中，NIC断言一接收完成事件，以覆盖含有来自包的数据的所有接收数据缓冲区。在该接收完成事件中，rx_desc_q_empty旗标被置位。如果当这个发生时，包数据仍在NIC的RX FIFO440中，则该包数据丢失。主机子系统214可以通过将在接收完成事件描述符中(总是含有全包的字节计数)的接收包字节计数字段与由接收完成事件覆盖的接收数据缓冲区中的字节的数量进行比较，来检测包数据的丢失。同在发送端一样，主机(在一个实施例中)知道由接收完成事件覆盖的接收数据缓冲区是由在接收缓冲区链表412中的描述符标识的、以由主机中心缓冲区链表读指针416指向的条目为起点并在由主机中心缓冲区链表写指针414指向的条目之前终止的那些接收数据缓冲区。在另一实施例中，类似于如上所述的关于发送端一样，通过在接收完成事件描述符格式中包括一附加字段以含有如在步骤914中由NIC216更新的设备中心缓冲区链表读指针426的复制，可以避免竞争状态。然后主机可以将由接收完成事件覆盖的接收数据缓冲区确定为由接收缓冲区链表412中的多个描述符标识的、在如在接收完成事件中报告的主机中心缓冲区链表读指针416与设备中心缓冲区链表读指针之间的那些接收数据缓冲区。
在还一实施例中，NIC支持一个以上网络端口。该实施例中对接收完成事件批处理是更加困难的，因为NIC可以相对于接收缓冲区在接收缓冲区链表412中放置的次序，不连续地填充接收缓冲区。也就是，NIC可以用来自网络端口1的部分包来填充由接收缓冲区N标识的缓冲区，接着用来自网络端口2的完整包来填充由接收缓冲区N+1标识的缓冲区。来自网络1包的进一步的数据将进入后续数据缓冲区。如果在该实施例中将要批处理接收完成事件，则NIC可以在断言针对用于来自网络端口1的包的完成事件之前断言针对来自网络端口2的包的完成事件。如果NIC的针对来自网络端口2的包的接收完成事件要包括它的已更新的接收缓冲区链表读指针以指示已使用的最后的描述符，并且如果接收完成事件是表示由接收缓冲区链表412中的多个描述符标识的、以由主机中心缓冲区链表读指针416指向的条目为起点并在由接收完成事件描述符中的设备中心接收缓冲区链表读指针指向的条目终止的所有的数据缓冲区的完成，则主机可能错误地认为由接收描述符N标识的缓冲区和由接收描述符N+1标识的缓冲区含有来自相同包的数据。
为了避免这种情形，该实施例并不批处理接收完成事件。接收完成事件不表示一个以上接收数据缓冲区的完成。该实施例支持标准大小数据包(其中数据包具有相对小的最长长度并且所述多个接收数据缓冲区至少与该最大数据包长度一样大)和“特大”数据包(其中数据包可以更长并且可以跨过一个以上数据缓冲区)。给定的接收队列要么是标准模式的要么是特大模式的。如果该队列是标准模式的，则不存在错误，每个已充满接收数据缓冲区都将含有一包末端，因此没有接收完成事件会表示一个以上数据缓冲区的完成，因而不会出现问题。如果队列是特大模式的，则还是该情况，即没有接收完成事件会表示一个以上数据缓冲区的完成，因为对于NIC填充的每个数据缓冲区，它写入一接收完成事件。该接收完成事件格式包括“RX_Jumbo_Cont”位，NIC对该位置位以通知主机子系统：主体数据缓冲区不含有包末端(即，将存在延续缓冲区)。因而该实施例不对接收完成事件进行批处理。接收完成事件还包括NIC的已更新设备中心接收缓冲区链表读指针426的复本，该指针现在指向来自接收缓冲区链表412的特定描述符，对于该特定描述符的数据缓冲区，所述事件表示完成。接收完成事件格式还表示从其接收了包的NIC端口号。
回到图9的实施例，在步骤924和922之后，一旦NIC已经断言一接收完成事件，NIC接收数据模块900就回到不活动状态(步骤926)。
在步骤924和922中，NIC断言含有特定信息的接收完成事件。图10是该步骤的流程图详情。在步骤1010中，以由设备中心接收事件队列写指针标识的条目为起点，NIC216将该接收完成事件写入接收事件队列418中。在步骤1012中，NIC216相应地更新它自己的接收事件队列写指针。如上所述，NIC216知道可以向接收事件队列418写入，能够表示M个接收数据缓冲区的完成所需的任意数量的接收完成事件，甚至无需参照设备中心接收事件队列读指针444。NIC216知道这是因为主机子系统214不再向接收缓冲区链表412写入缓冲区描述符，除非在发送事件队列418中用于接收完成事件的充足数量的空间已经是可用的，以表示所有未被处理的接收数据缓冲区的完成。
同样如上所述，NIC不显式地通知主机子系统214已更新的接收事件队列读指针值，因为主机不再保持有接收事件队列写指针的本地版本。主机不是通过比较在接收事件队列418中的当前读指针和写指针，而是通过比较如先前所述的在接收缓冲区链表412中的主机中心读指针416和写指针414，来确定在接收事件队列418中的可用空间。
[0130]然而，同在发送端一样，在步骤1012中对设备中心接收事件队列写指针432的更新可能会导致产生一中断(步骤1014)以激活参照图11讨论的主机接收事件处理器。如可以从图4中的逻辑看到的。如果设备中心接收事件队列写指针432先前等于设备中心接收事件队列读指针444，则在步骤634中进行的更新会导致比较器446进行输出以过渡到活动状态。如果在出现该情况时中断使能位448是有效的，则中断发生器452将产生中断。如果在步骤634中进行更新时所述读指针和写指针先前不相等，则不会产生新的中断，因为比较器446输出将已经处于活动状态。同发送端一样，逻辑450需要处理其中对写指针432的更新导致比较器446过渡到不活动状态的情况，因为算法就被设计成使得如果出现了该情况则中断使能位448总是不活动的。
图11是例示了主机接收事件处理器模块1100的相关功能的流程图。要么在接收到中断时(步骤1110)、要么在步骤1014(图10)中产生中断时、要么在通过轮询循环定期地进行选择时或者在定时器到期时(步骤1112)激活模块1100。
最初，主机接收事件处理器执行一个与在发送端执行的相同的破损安全机制，用来保证主机子系统214和NIC216相对于接收事件队列418的情况正常地运行。从而在创建时间，在接收事件队列418中的所有的条目初始化到清空状态值。在步骤1114中，主机子系统214首先在接收事件队列418中的由事件队列读指针420指定的一个当前位置之前的位置处取出事件描述符，并且在步骤1116中，确定事件描述符是否保持在它的清空状态。若否，则报告队列溢出状态(步骤1118)。
如果重新取出的事件描述符保持在它的清空状态，则在步骤1120中，主机子系统214在事件队列中的由接收事件队列读指针420指定的位置处取出事件描述符。如果该新事件不处于清空状态(步骤1122)，则接收事件队列418此时含有待处理事件。在步骤1126中，确定该新事件是否为接收完成事件。在一个实施例中，接收事件队列418不能含有除接收完成事件以外的任何事件，但是在另一实施例中它可以。由此，如果当前事件是除接收完成事件以外的事件，如管理事件，则在步骤1128中对其进行处理。
如果当前事件是接收完成事件，则在步骤1140中，主机214确定是否对“接收缓冲区链表空”旗标置位。如果是，则该模块(在步骤1142中)触发主机接收事件队列管理模块800，以用附加接收数据缓冲区补充接收缓冲区链表412。在步骤1144中，主机214进一步确定是否有任何的多种错误类型由接收完成事件描述符表示。如果有，则在步骤1146中，主机214对错误进行处理。注意，事实上可以在步骤1140的接收缓冲区链表空测试前后检测在步骤1144中所包括的某些错误类型，某些可能准备暂时绕开接收缓冲区链表412中的接收缓冲区描述符的补充(由步骤1142触发的)，并且某些可能绕开在步骤1148中对数据包的处理。对于本发明的理解来说这些错误处理的详情是不重要的。
在步骤1148中，假如没有检测出严重的错误，则主机214对新接收的包数据进行处理。这可能需要将由多个连续接收缓冲区链表条目指定的几个接收数据缓冲区顺序地链接起来。主机214根据接收缓冲区链表412中的由主机中心缓冲区链表读指针416指向的缓冲区描述符知道包的起始缓冲区和偏移量，并且根据在接收完成事件中标识的接收包字节计数或者根据在接收完成事件中可能包括的设备中心缓冲区链表读指针426的复本，知道包的终点。在处理了这些缓冲区中的包数据之后，主机可以将这些缓冲区释放回库中，以最终将它们再写入接收缓冲区链表412中以由不同的输入包数据来再使用。
在步骤1150中，如果更高级软件被如此地设计，则主机子系统214可以使用新的可用接收数据缓冲区的描述符对由主机中心缓冲区链表读指针416指向的接收缓冲区链表412条目进行再编程，并且可以对于直到但不包括指向下一接收包的数据的起点的所有连续的后续接收缓冲区链表条目进行同样的处理。在步骤1130中，主机子系统214使接收缓冲区链表412的主机中心缓冲区链表读指针416模数递增在当前接收完成事件中表示的缓冲区数量。同在发送端一样，这是主机子系统214借以知道NIC216已经更新了它自己的设备中心缓冲区链表读指针426的机制。然而，在一实施例中，NIC可以在接收完成事件中显式地指定它的已更新设备中心缓冲区链表读指针426。可以使用后一机制来替代前一机制，或者连同前一机制一起使用后一机制。
在步骤1132中，因为先前解释的描述破损安全的理由，主机子系统214清除接收事件队列418中的由当前接收事件队列读指针标识的位置处的事件描述符，并且在步骤1134中，主机子系统214使接收事件队列读指针420模数递增。然后该模块返回到步骤1120以取出下一事件描述符，以此类推，直到取出一清空的条目然后该模块变得不活动(步骤1124)。
如果在步骤1122中确定所取出的下一事件描述符是清空的，则接收事件队列418此时不再含有其它待处理事件。在一个实施例中，则主机接收事件处理器1100将只变得不活动，以等待下一激活触发(步骤1124)。至少为了队列深度管理的目的，不需要主机子系统214通知NIC216已更新的主机中心接收事件队列读指针，因为NIC避免接收队列事件418的溢出，不是通过比较在接收事件队列418中的当前读指针和写指针，而是通过主机不许可向接收事件队列418写入比先前所述的可用空间可容纳的接收事件描述符更多的接收事件描述符。
然而，在一个优选实施例中，主机存储器子系统确实如此通知NIC216作为如以下更详细地描述的一种管理事件队列中断的手段。因而，在步骤1123中，如果主机中心接收事件队列读指针420已发生了变化，则主机将所更新的指针值写入NIC的设备中心接收事件队列读指针中。然后在步骤1124中主机接收事件处理器1100变得不活动。
中断管理
如上所述，尽管在一个实施例中可以利用本发明的通过永远不更新在主机存储器子系统222中或在NIC设备216上的事件队列读指针或写指针的影像复本的方面，根据具体情况而定，在另一个实施例中，NIC216事实上确实保持有针对发送事件队列318和接收事件队列418中的每一个的设备中心事件队列读指针344或444。然而，如下所述，将这些读指针只用于中断管理；NIC216确实不应用它们用于事件队列深度管理。而且，在一个实施例中，仅在主机子系统214的选择下将它们用于中断管理。出于下述原因，主机可以只使用设备中心接收事件队列读指针444，而设备中心发送事件队列读指针344完全不被使用。在这种实施例中，主机永远将都不将事件队列读指针更新写入设备中心发送事件队列读指针344中(即，略去图7中的步骤723)。
图15是例示了在主机子系统214与NIC216之间的交互的流程图，该交互用于对NIC216的中断生成进行管理以激活图11的主机接收事件处理器。将该交互设计成使所需中断次数最少化同时还避免竞争状况的概率。图15中的某些步骤重复了亦为其它流程图的一部分的多个步骤，但是将这些步骤集合在图15中会有助于例示它们与中断管理的关系。
在主机接收事件处理器1100中，在处理了它已从接收事件队列418取出的一个或更多个接收事件之后，它可以将一已更新的接收事件队列读指针写入NIC216上的设备中心接收事件队列读指针444中(步骤1123)。在图15中将该步骤示为步骤1508。通过写入这种值，主机将它的观点指示给NIC：接收事件队列418现在是空的。如果NIC216的观点是真实的，则设备中心接收事件队列读指针434和写指针432现在是相等的。在步骤1510中NIC由此(通过比较器446)将这两个值进行比较，如果它们相等，则NIC还通过将中断使能位418设置为它的活动状态来再使能用于接收事件队列418的中断(步骤1512)。响应于对设备中心接收事件队列读指针的更新并且与该更新原子地发生对中断的再使能；对这种更新值的写入构成了单个组合指令，以使用该新值来更新设备中心接收事件队列读指针并再使能中断。在使能了中断的情况下，NIC216上的接收事件队列中断管理模块接着变得不活动(步骤1514)，直到NIC将新接收完成事件写入接收事件队列418中(步骤1010)并相应地更新设备中心接收事件队列写指针432(步骤1012)。设备中心接收事件队列读指针444与写指针432此时不相等，然后在步骤1516中，由于从步骤1512起一直使能了中断，因此NIC接收数据模块产生一中断以激活图11的主机接收事件处理器(如在步骤1014中阐述的)。NIC216还通过对中断使能位448进行再设置来原子地禁用(抑制)其它接收事件队列中断生成，从而在不产生其它中断的情况下临时地允许NIC接收数据模块将附加事件写入接收事件队列418中。然后接收事件队列中断管理模块回到步骤1508，等待由主机进行地对另一已更新接收事件队列读指针的下一写入。当发生该下一写入时，如前所述，NIC再次针对相等性将设备中心读指针与写指针进行比较(步骤1510)，并再次在禁用中断的情况下进行等待，直到NIC将另一事件写入接收事件队列418中(步骤1514)。
如果在步骤1510中NIC216确定设备中心事件队列读指针与写指针不相等，则这表示NIC216未共享主机的接收事件队列418现在是空的这一观点。这可能会在如下情况下发生：例如，如果NIC处于正在将更多接收完成事件写入接收事件队列418的过程中(NIC接收数据模块的步骤1010)，同时在主机接收事件处理器的步骤1122中主机确定下一取出的事件描述符是空的。如果出现了该竞争状态，则NIC216通过在步骤1510中确定所述两个指针不相等(即，设备中心接收事件队列写指针432在设备中心接收事件队列读指针444之前)将检测到该竞争状态。在此情况下NIC将使中断被禁用，并将立即产生另一个中断以激活主机接收事件处理器(步骤1518)。这将给予主机这样一个机会，即，当主机在步骤1122中不正确地确定接收事件队列418是空的时，它可以处理正在处理中的事件。
注意，NIC接收数据模块可以继续将更多个事件写入接收事件队列418中，并且如果在步骤1122中主机接收事件处理器检测它们，则将处理它们。如果在主机下一次向NIC写入已更新的接收事件队列读指针时(步骤1123)这些附加事件的任何一个仍然未被处理，则在步骤1510中将再次检测到该新竞争状态，还产生另一中断；以此类推。
如果在特定实施例中在发送端使用事件队列中断管理模块，则针对发送类似地实现以上针对接收事件队列中断管理模块(图15)描述的机制。然而，如以上指出的，在另一实施例中，仅在接收端而不在发送端使用中断管理模块。这是因为在接收端希望具有低潜伏性，而在发送端潜伏性并不是那么重要。在发送端，对中断的减少可能比发送完成事件的立即接收更重要。在这种实施例中用于中断管理的所有上述硬件可以保留在NIC216上，但是主机发送事件处理器700从不更新设备中心发送事件队列读指针344。因此中断使能位348从不变活动，并且无论写/读指针比较器346的输出如何，中断发生器352都不产生中断。取而代之，只在定时器到期时或在设备驱动器中通过轮询循环进行选择时激活主机发送事件处理器700(步骤712)。这允许主机子系统针对何时和以何频度轮询发送事件队列418中的新事件进行它自己的软件型判决，而不是由NIC产生的中断来支配。
在许多实施例中，在步骤1512和1516中对中断的使能和禁用不必总体地作为应用于整个外设216的功能。例如，可以通过掩盖机制实现该功能。在该意义下，这里使用的术语禁用和使能与诸如对中断的掩盖和解掩盖、以及对中断的许可和抑制是可互换的。此外，典型地，由于主机事件处理器在将它自己的已更新事件队列读指针写入NIC216之后通常失活(见图11，步骤1124)，等待再激活新中断(步骤1110)，因此也可以将对事件队列读指针的写入视为中断请求。这里在使能中断与中断请求之间没有区别。
多重队列实施例
本发明在网络接口架构中尤其有用，在网络接口架构中，协议栈的部分位于操作系统内核和传输库中，以由用户级应用直接调用。在2004年4月12日提交的英国专利公报No.GB0408876A0(标题为“User-level Stack”)中描述了这样一种架构的示例，通过引用将其并入于此。在这种架构中，可以支持各种协议栈，每种协议栈都带有它自己的发送和接收数据结构组，并且所有协议栈都由在NIC上的硬件中执行的功能来协助。
图12是其中通过NIC1210上的硬件协助来支持多个协议栈的系统的简化框图。NIC1210不仅包括常规硬件NIC部分1212，而且包括多个“虚拟”NIC部分(VNIC)1214。对于操作系统来说，NIC1210看起来是具有两个设备驱动器的双功能设备：与常规NIC部分1212相通信的常规设备驱动器1216，和与VNIC1214相通信的用户设备驱动器1218。一般来讲，由内核1220中的常规协议栈(未示出)使用常规设备驱动器1216，由多个用户级协议栈1222中的每一个来使用用户设备驱动器1218。为多个用户级应用(或处理)1224中的每一个创建独立用户专用协议栈1222。用户级应用可以通过呼叫内核1220与网络212相通信，但是优选地它们通过它们的相应用户级协议栈1222与网络212相通信。
图12的系统比图3和4的系统更复杂，但是对于各单个发送或接收队列，操作是类似的。在这两个实施例之间的主要差别源自图12实施例掌握多个队列的特性和状态的更大的复杂性。以下对这些差异的有关细节进行描述。
图13是图12的系统为了支持所述多个VNIC1214中的每一个的独立发送队列而使用的各种数据结构的框图。该图表示在主机存储器222中存在哪些结构并且在NIC216上存在哪些结构。所有发送队列的发送数据缓冲区310、发送缓冲区链表312以及发送事件队列318都驻留在主机存储器222中，并由一般化的多个缓冲区组成，在主机存储器222中这些缓冲区可以是彼此不连续并散布开来的。在图13中，将组成发送数据缓冲区310的缓冲区标识为“TX DATA BUF #n”，将组成发送缓冲区链表312的缓冲区标识为“TX QUEUE BUF#n”。将组成发送事件队列318的缓冲区标识为“TX EV QUEUE BUF #n”。
在一个实施例中单个缓冲区可以是4k或8k字节长度的，并通过缓冲区描述符表1310中的多个物理上连续的描述符将这些缓冲区链接在一起，成为逻辑上连续的序列。例如，一个发送队列(发送缓冲区链表312)可能占据主机存储器222中的缓冲区1312、1314以及1316，这些缓冲区是不连续的并且可能是存储器的多个无序区。通过缓冲区描述符表1310中的多个物理上连续的条目1318、1320以及1322将这些缓冲区链接在一起，成为单个逻辑上连续的空间。由主机214对条目1318、1320以及1322进行写入和管理，并将它们视为环绕环。因此，例如，如果主机希望定义具有64k个发送数据缓冲区描述符的条目的发送缓冲区链表312，并且每个缓冲区的大小为4k，那么主机将为该发送缓冲区链表分配缓冲区描述符表1310中的物理上连续的16个条目序列。类似地，一个发送事件队列318可能占据主机存储器222中的缓冲区1326、1328以及1330。这些缓冲区是不连续地并且可能在主机存储器中是无序的，但是通过缓冲区描述附表1310中的多个物理上连续的条目1332、1334以及1336将这些缓冲区链接在一起，成为单个逻辑上连续的环绕空间。通过“缓冲区ID”为缓冲区描述符表1310编索引，此外，其每个条目还标识了主机存储器222中的相对应的缓冲区的基地址等。
为了掌握可能同时与LAN212相通信的许多用户级应用的多个发送缓冲区链表和发送事件队列中的每一个的状态，NIC216包括发送队列描述符表1340和事件队列描述符表1342。每个发送队列(包括其发送数据缓冲区、其发送缓冲区链表以及其发送事件队列)都具有相对应的发送队列ID，将该发送队列ID用作发送队列描述符表1340中的索引。发送队列描述符表1340中的指定条目是用于描述该特定发送队列的状态和其它特性的起点(如由NIC216观察到的)。此外，每个这种条目还标识了：
*该队列是内核队列、用户队列还是另一种队列；
*发送缓冲区链表312的大小(其可以包含的发送数据缓冲区描述符的数量)；
*与该发送队列相关联的发送事件队列的ID；
*待作为发送完成事件的一部分返回给事件队列的队列“标签”；
*该发送队列的发送缓冲区链表312中的基缓冲区的缓冲区ID；
*指向该发送队列的发送缓冲区链表312中的设备中心读指针326和写指针324。
为了从主机存储器222中的特定发送队列中取出当前发送数据，NIC216首先使用该特定发送队列的ID在发送队列描述符表1340中查找含有该特定发送队列的发送缓冲区链表312的基缓冲区的缓冲区ID。NIC216还从同一位置获得指向到该发送缓冲区链表312中的当前设备中心缓冲区链表读指针326。然后它使用该基缓冲区ID作为基，使用该设备中心缓冲区链表读指针高阶位作为偏移量，到缓冲区描述符表1310中获得主机存储器222中的含有所述特定发送缓冲区链表312的缓冲区的基地址。然后NIC使用该基地址作为基，使用该设备中心缓冲区链表读指针低阶位乘以每个描述符占用的字节数作为偏移量，它从主机存储器222取出所述特定发送缓冲区链表312中的当前条目。注意，为了减少对主机存储器222的访问，在一个实施例中NIC216将发送缓冲区链表312的一部分高速缓存。
此外，所述特定发送缓冲区链表312的当前条目还含有：
*当前发送数据缓冲区的缓冲区ID；
*到当前发送数据缓冲区中的字节偏移量；以及
*待从当前发送数据缓冲区发送的字节数。
然后NIC216使用当前发送数据缓冲区的缓冲区ID作为到缓冲区描述符表1310中的另一索引，以取出含有当前发送数据的缓冲区的缓冲区描述符。注意，该缓冲区描述符是缓冲区描述符表1310中的单个条目；与含有发送队列或发送事件队列的缓冲区的描述符不同，该缓冲区描述符不是环的一部分。NIC216获得当前发送数据缓冲区在主机存储器222中的物理地址，然后使用该物理地址作为基，并使用与发送缓冲区链表条目的字节偏移量作为偏移量，确定待发送的当前数据在主机存储器222中的物理起始地址。
如前所述，由发送队列ID指定的发送队列描述符表1340条目也含有与所述特定发送队列相关联的发送事件队列的ID。由发送事件队列描述符表1342中的相应条目描述所有应用1224的所有发送事件队列。如由NIC216观察到的，在发送事件队列描述符表1342中由来自发送队列描述附表1340的发送队列ID标识的条目是用于描述该特定发送事件队列318的状态和其它特性的起点。此外，每个这种条目还都标识了：
*该特定发送事件队列318的大小(这就是在主机的在发送事件队列318中可用空间的数量的计算中使用的x的值)；
*组成该特定事件队列318的基缓冲区的缓冲区ID；
*与图3的中断使能位348相对应的char_ev_enable位；
*该特定事件队列318的发送事件队列写指针332；以及
*该特定事件队列318的发送事件队列读指针。
由此为了将一事件写入与特定发送队列相关联的特定事件队列318中，NIC216使用从发送队列描述符表1340中的相应条目获得的发送事件队列ID，在发送事件队列描述附表1342中查找含有所述特定发送队列的发送事件队列318的基缓冲区的缓冲区ID。NIC216还从同一位置获得指向到该发送事件队列318中的当前发送事件队列写指针332。然后它使用该基缓冲区ID作为基，使用发送事件队列写指针高阶位乘以每个描述符占用的字节数作为偏移量，到缓冲区描述符表1310中获得主机存储器222中的含有所述特定发送事件队列318的当前条目的缓冲区的基地址。然后NIC使用该基地址作为基，使用发送事件队列写指针低阶位作为偏移量，以将希望的事件描述符写入主机存储器222中的所述特定发送事件队列318的当前条目中。
注意，如图13所例示，虽然缓冲区描述符表1310所示的每个空隙(例如1332、1334、1318)表示单个描述符，但是主机存储器222中的每个空隙(例如1326、1328、1314)表示信息存储器“页”。一页例如可以是4k或8k字节长，因此如果发送队列中的发送数据缓冲区描述符占据4或8字节，则图13所示的每个空隙1312、1314或1316可以保持512、1k或2k个发送数据缓冲区描述符。
图14是图12的系统为了支持所述多个VNIC1214中的每一个的独立接收队列而使用的各种数据结构的框图。该图类似于发送端的图，因此这里不再对某些类似特征进行描述。
与发送端一样，所有接收队列的接收数据缓冲区410、接收缓冲区链表412以及接收事件队列418都驻留在主机存储器222中，并由一般化的多个缓冲区组成，在主机存储器222中这些缓冲区可以是彼此不连续并散布开来的。在图14中，将组成接收数据缓冲区410的缓冲区标识为“RX DATA BUF #n”，将组成接收缓冲区链表412的缓冲区标识为“TXQUEUE BUF #n”。将组成接收事件队列418的缓冲区标识为“TX EV QUEUE BUF #n”。优选地，将所有协议栈的发送事件队列318与接收事件队列418组合成一个事件队列的总库。即，优选地，将发送事件队列描述符表1342和接收事件描述符表1442实现为仅单个表。
仍然与发送端一样，通过缓冲区描述符表1410中的多个物理上连续的描述符表将单个缓冲区链接在一起，成为逻辑上连续的序列。通过“缓冲区ID”为缓冲区描述符表1410编索引，此外，其每个条目都标识了主机存储器222中的相对应的缓冲区的基地址。
为了掌握可能同时与LAN212相通信的许多用户级应用的多个接收缓冲区链表和接收事件队列中的每一个的状态，与发送队列描述符表1340类似，NIC216包括接收队列描述符表1440和事件队列描述符表1442。每个接收队列(包括其接收数据缓冲区、其接收缓冲区链表以及其接收事件队列)都具有相对应的接收队列ID，将该接收队列ID用作接收队列描述符表1440中的索引。如由NIC216观察到的，接收队列描述符表1440中的指定条目是用于描述该特定接收队列的状态和其它特性的起点。每个这种条目都大致标识了与以上针对发送队列描述符表1340中的条目描述的有关接收队列的相同的信息。
如前所述，由接收队列ID指定的接收队列描述符表1440条目也含有与所述特定接收队列相关联的接收事件队列的ID。由接收事件队列描述符表1442中的相应条目描述所有应用1224的所有接收事件队列。如在NIC216观察到的，在接收事件队列描述符表1442中由来自接收队列描述附表1440的接收队列ID标识的条目是用于描述该特定接收事件队列418的状态和其它特性的起点。每个这种条目都大致标识了与以上针对发送队列描述符表1342中的条目描述的有关接收队列的相同的信息。与发送端一样，至少出于事件队列深度管理目的，该信息不必包括任何接收事件队列418的设备中心接收事件队列读指针。
除与发送端的结构相对应的接收端的结构外，接收端还包括过滤表和逻辑块1450。由于NIC216可以支持在用户级应用1224与LAN212上的远程代理之间的多个同时连接，并且由于NIC216支持使用多个发送和接收队列的这些同时连接，因此由NIC216执行的一个功能是将每个输入数据包导引到正确的接收队列。NIC216用以进行该确定的机制对于本发明的理解并不重要，但是需要注意的是，过滤表和逻辑1450保持有在包报头信息与目的地接收队列ID之间的对应关系。由此过滤表和逻辑1450使用输入包的报头信息来确定正确的目的地接收队列的ID，并使用该接收队列ID作为对接收队列描述符表1440的索引。如以上针对发送端说明的那样，接收队列ID是NIC216用以获得与目的地接收队列有关的所有所需的信息(以正确地转发包数据)的起点。
管理事件
如上所述，在这里描述的实施例中将事件用作首要的状态报告方法。事件是从NIC216中的各种资源收集的状态字。如以上针对简化实施例描述的，事件可以产生中断，但是如下所述，在图12到14的实施例中对中断的产生包括额外的间接级。使中断最小化以降低中断潜伏性和CPU开销。
同样如上所述，将发送事件队列描述符表1342和接收事件队列描述符表1442优选地仅实现为单个表。在一个这种实施例中，统一的事件队列支持多达4k个事件队列。事件队列0到3专用于最多4个队列，该最多4个队列用于内核网络接口驱动器(被公知为NET驱动器)的包传送，事件队列4专用于第二内核驱动器(被公知为CHAR驱动器)，该第二内核驱动器负责总体管理和在所有用户队列与它们相对应的协议栈之间的协调。
事件具有如由事件描述符中的事件代号字段标识的不同类型。事件描述符的其余字段取决于事件类型。已经描述的两种事件类型是发送完成事件和接收完成事件；如前所述，如分别在发送队列描述符表1340或接收队列描述符表1440中设计的那样，将这些事件发送给任何事件队列。其它事件类型专用于其它非IP LAN协议。每个事件队列还具有在NIC216中的相关联的定时器，这些定时器也可以为它们相应的事件队列产生事件。某些事件(包括大多数的管理事件)是严格意义上的CHAR驱动器事件。只将这些事件发送给CHAR驱动器而不发送给任何用户事件队列。还有的事件是全局事件，CHAR驱动器或内核驱动器可以负责处理该全局事件。也可以由CHAR驱动器或NET驱动器来产生事件。CHAR和NET驱动器可以为任何事件队列产生任何希望的类型的事件。
NIC216使用单个事件FIFO(未示出)来缓冲等待被写出到存储器中的事件。事件FIFO的深度很浅，以确保低潜伏递送。当该FIFO已满时，所有代理都得到了背压。另外，由于从不同资源收集事件，在某些情况下，NIC216能够积累比在单个事件描述符中的更多的事件。如果这样将出现这种情况，例如，由在单个事件描述符格式中不同的旗标描述的两个不同的事件。这里提及的事件“接合”的步骤，可以帮助减少待写入主机存储器222中的事件队列的事件描述符的数量。然而，接合的可能性确实不能减少用于提供发送或接收完成事件的事件队列的可用空间数量的主机子系统的计算中的值“z”，因为主机不能基于任何接合而执行。如上所述，主机仍然需要确定z，在依靠基于管理事件资源的数量和每个这样资源可能最后在任何给定点还未被处理的事件的最大量。在另一个实施例中，可能会采用某一数量的接合，从而减少z的值。
共享事件队列实施例
在图3、4、13以及14的实施例中，针对每个发送和接收数据队列示出独立的事件队列。然而，在一优选实施例中，主机子系统214可以指定单个事件队列来接收关于若干不同数据队列的事件。分配给单个事件队列的数据队列可以是发送队列、接收队列或这两者。例如，主机子系统可能正在进行充当网络212上的若干束TCP连接的端点的程序线程。通常，该线程针对各连接束具有独立发送队列和独立接收队列，但是通常仅具有用于接收与所有这种发送和接收队列有关的事件的一个事件队列。作为另一示例，一个程序线程可能具有一个以上事件队列，或者几个程序线程可能共享一个事件队列。支持所以这些变化。此外，在多重队列实施例中，同样将诸如1342和1442的发送和接收事件队列描述符表优选地表现为仅单个表。
如上所述，特定数据队列的队列描述符表1340或1440(分别是发送或接收)中的条目包括这样的字段：该字段标识了应当将与所述特定队列有关的事件写入其中的事件队列ID。当NIC216耗用了来自特定数据队列的发送或接收数据缓冲区并希望将一完成事件写入合适的事件队列中时，NIC216从队列描述符表条目中的用于该特定数据队列的该字段取出合适的事件队列ID。队列描述符表中的用于特定数据队列的条目还包括队列“标签”，NIC216会将该队列“标签”包括进来，作为完成事件描述符中的数据。典型地，负责所述特定数据队列的程序线程将向该标签字段写入该线程可以稍后(当接收到完成事件时)使用的代号，以标识该事件所属的特定数据队列ID。
在一共享事件队列实施例中，当主机发送事件管理模块确定相关事件队列中的用于接收引用特定发送队列的完成事件的当前有效空间的数量时，z的值是可以从其他资源写入到相关事件队列的事件的最大数量，其中其他资源包括引用可以被写入相同相关事件队列的其他数据队列的完成事件。同样地，当接收事件管理模块确定相关事件队列中的用于接收引用特定接收队列的完成事件的当前有效空间的数量时，z的值是可以从其他资源写入到相关事件队列的事件的最大数量，其中其他资源包括引用可以被写入相同相关事件队列的其他数据队列的完成事件。
规定的另一种方式，如果z被认为限制到不是完成事件的事件，则通过B*(x-z)-y得出(如上阐述)主机子系统在任何给定时间排队用来发送或接收的数据缓冲区的最大量，其中，x在相关联的事件队列中的条目的总量，B是可以由在相关联的事件队列中的每个完成事件描述的数据缓冲区的最小量。然而，z的值是现在将要写入事件队列的未完成事件的最大量，y是先前排队并且仍未被处理的数据缓冲区的总量。y的值是y1，y2，...yN的和，其中每个yi表示在与特定事件队列相关联的分别不同的数据队列中先前排队的，并且仍然未被处理的数据缓冲区的数量。
多重队列实施例中的中断管理
在多重队列实施例中，如以上针对简化实施例描述的那样对NET内核队列的中断进行管理。按硬件而定，要么每个内核队列都具有它自己的中断，要么两个或更多个内核队列共享一个中断。在后一情况下，共享的中断激活所有的共享驱动器，这些共享驱动器中的每一个快速地确定它是否为负责处理该中断的驱动器。CHAR驱动器也可以与一个或更多个NET队列共享中断。
然而，用户队列不是操作系统的一部分并且不能接收中断。在本发明的一个方面中，可以通过添加一个间接层来实现类似的功能。具体来说，在步骤636(用于发送)和1014(用于接收)中，相应的NIC发送和接收数据模块不直接中断主机中的相应发送和接收事件处理器。相反，它们向CHAR驱动器的事件队列写入“用户事件队列唤醒事件”，其包括(通过事件队列ID来)标识需要激活的事件队列的字段。在简化实施例中，通过中断使能位348、448来许可中断；在多事件实施例中，通过需要激活的用户级事件队列描述符中的char_ev_enable位来许可将用户事件队列唤醒事件写入CHAR驱动器的事件队列中。
就CHAR驱动器队列忽略它的char_ev_enable位的意义上来说其与用户级队列不同，并且与简化实施例的不同之处在于：其事件队列含有引用另一队列的驱动器的唤醒事件而非数据传送完成事件(尽管在一实施例中CHAR驱动器事件队列也可以含有数据传送完成事件)。CHAR驱动器队列与简化实施例地类似之处在于：它仍然包括NIC上的中断使能位。使用该位对中断的使能和禁用实质上与以上参照图3和4阐述的相同。
因此，连同向CHAR驱动器事件队列写入用户事件队列唤醒事件，只有接着使能了CHAR驱动器中断时，NIC216才产生对运行在主机子系统214上的CHAR驱动器的中断。然后立即关闭CHAR驱动器队列的中断使能位，使得被写入CHAR事件队列中的其它用户事件队列唤醒事件不会产生中断(被写入CHAR事件队列中的其它种类的事件也不会产生中断)。换句话说，CHAR事件队列不会产生其它中断，直到CHAR驱动器请求一个中断。然而，NET驱动器队列可能仍然能够产生中断，因为所有中断事件队列都按独立的方式进行操作。如以上参照图3和4阐述的，当主机中的CHAR驱动器相信它已经清空了CHAR驱动器事件队列时，它将它的已更新主机中心CHAR事件队列读指针写回NIC216，NIC216对它与设备中心写指针进行比较，以确定是否再使能CHAR驱动器中断(如果这两个指针相等)或断言新的中断(如果这两个指针不相等)。由此避免了在下述情况下可能出现的竞争状态：如果NIC正在将更多用户事件队列唤醒事件写入CHAR驱动器事件队列的过程中，同时主机中的CHAR驱动器确定CHAR驱动器事件队列中的下一取出的描述符是空的。
当CHAR驱动器事件处理器从CHAR驱动器事件队列获取用户事件队列唤醒事件时，它进行如下操作：激活负责在用户事件队列唤醒事件中标识的事件队列的主机事件处理器。
在用于中断队列(NET驱动器队列和CHAR驱动器队列)与用于非中断队列(用户队列)的中断管理机制之间存在两重性。如上所述，用于中断队列的驱动器使能和禁用(抑制)特定队列的中断，而用于非中断队列的驱动器使能和禁用NIC对特定队列的唤醒事件的写入。这两个处理的细微差异在于，对于中断队列，缺省状态是其中将发生中断的状态；在不希望发生中断的时段中必须抑制这些中断。另一方面，对于非中断队列，缺省状态是其中不写入唤醒事件的状态。必须请求唤醒事件以出现一个唤醒事件。然而，在这两种情况下，在上述实施例中，使能或禁用中断的机制类似于用于使能或禁用唤醒事件的机制：连同对中断/唤醒事件的发出一起禁用/抑制/扣留它们，并且通过向NIC对已更新事件队列读指针的写入来再使能/允许/请求它们。由此，这里在短语“对中断的使能”、“对中断的允许”或“对中断的请求”之间没有区别。类似地，这里在短语“对唤醒事件的使能”、“对唤醒事件的允许”或“对唤醒事件的请求”之间没有区别。即使在其中用于中断队列的机制与用于非中断队列的机制不相同的实施例中，这里在这些术语之中也没有区别。
可以看到，即使用户级驱动器实际上不能接收中断，通过向用于对中断进行协调的CHAR驱动器发送唤醒事件而提供的附加间接层也允许用户级队列及其驱动器按与中断操作系统队列大致相同的方式进行操作。即使在可以接收中断的多个驱动器的实施例中，附加间接层也是有益的，因为它不仅有助于单个地使各事件队列的中断最小化，而且有助于整体地使在所有事件队列上的中断最小化。
外设向中间事件队列写入事件(“参考”事件)、调用中间事件队列处理器以针对不同的(“被参考”)事件队列执行功能的技术并不限于用于激活有意阻断对唤醒事件的等待的参考队列的处理器的唤醒事件。也不限于其中中间队列是中断队列而参考队列不是中断队列的情况。作为示例，在2004年2月3日提交的英国专利公报No.0404696.7(标题为“DualDriver Interface”，通过应用将其并入于此)中描述的一个实施例中，支持多个内核事件队列。当一事件已在队列(参考队列)上保留了一定延长时段时(这表示参考队列停滞住了)，外设能够检测到。例如，如果与队列相关联的应用、驱动器或传输库出现了故障，或者已经终止或被排除在计划以外，该队列可能会变得停滞。响应于这种检测，而不是发出待由与参考队列相关联的实体来处理的中断，网络接口驱动器向另一队列(优选地，控制通道的队列)发出事件(可优选地，带有相关联地中断)。该“参考”事件表示停滞队列的性质(即，对停滞队列的表示)和标识。优选地，将与控制通道相关联的实体(优选地，其为诸如所述多个驱动器中的一个的控制实体)布置成通过访问并释放所表示的队列对这种消息进行响应。可以显见对中间队列技术的许多其它使用。取决于所表示的队列变得停滞的原因，可能存在如下情况：当前已释放事件队列的处理器接着可以取出并处理队列上的一个或更多个事件。
避免中断假警报
某些I/O总线(如PCI2.0和PCI-X)支持电平触发中断，在电平触发中断中，外设通过使信号线进入活动状态来产生中断。在使用电平触发中断的系统中，存在可以产生“假警报”中断的边界条件。考虑如下情况：外设通过使中断信号线进入其活动电平来产生其中断，并且只在接收到来自主机的中断确认时才使它返回不活动电平。如果在将该中断确认写入外设之后，在外设能够使中断信号线失活之前主机中断服务例程退出了，则主机可以将持续活动的信号线解释为新中断并再次激活事件队列处理器。如果此时事件队列仍然是空的，则该新的“假警报”会引起不必要的主机的环境切换。
因此，在使用电平触发中断的实施例中，可以如下地使这种假警报的可能性最小化。响应于中断，主机子系统读取NIC上的寄存器，以确定多个源中的哪个源发起了该中断。响应于主机子系统对中断源寄存器的读取，NIC使中断线失活。NIC可以产生其它中断，然后如果在读取了中断源寄存器之后产生了更多事件，但是不会丢失中断。在主机子系统写回它的事件队列读指针时，中断线也不会活动，因此也不会产生假警报中断。
在上述多重队列实施例中，在不需要到NIC的通信以解断言唤醒事件的意义上来说，唤醒事件更类似于边沿触发中断，而不是电平触发中断。NIC在主机事件处理器已使它自己失活之后保持唤醒事件活动，这是没有风险的，因为主机可以撤销该唤醒事件并按协调的方式使它自己失活。因此，根据它的性质，假设正确地设计了事件处理器，则在唤醒事件的环境下不必产生假警报问题。然而，对于CHAR驱动器中断，仍然会产生该问题。在这种情况下，一个实施例使用以上针对CHAR驱动器事件队列描述的假警报防止机制，和以上针对用户事件队列描述的竞争状况检测和纠正机制。在使用消息信令中断(MSI)的实施例中，如在PCI-Express I/O总线上，所有队列只使用上述竞争状况机制。
*****
在这里使用的，对信息项的“标识”不一定要求直接指定该信息项。通过一个或更多个间接层简单地引用实际信息，或者通过标识一个或更多个不同的信息项(这些信息项一起例如通过公知的算法足以确定实际信息项)，可以在一字段中“标识”信息。此外，这里使用术语“表示”来意指与“标识”相同的意思。
此外，在这里使用的，指向存储器中的特定位置的“指针”是“标识”存储器中的特定位置的信息。在一个实施例中，该指针包括：第一值，其标识缓冲区描述符表中的条目，而该条目标识主机存储器中的缓冲区的基地址；和第二值，其标识到该缓冲区的偏移量；以及还可以包括需要用来唯一地标识存储器中的特定位置的其它参数。注意，由于如上所述地定义了“标识”，因此标识了队列中的待读取或写入事件的“下一”位置的任何读或写指针，也标识了最后一次读取或最后一次写入位置，反之亦然。
此外，如这里使用的，如果前任信号、事件或值影响了给定信号、事件或值，则给定信号、事件或值对该前任信号、事件或值“有响应”。如果存在插入处理单元、步骤或时段，则给定的信号、事件或值仍然可以对前任信号、事件或值“有响应”。如果插入处理单元或步骤组合了一个以上的信号、事件或值，则将处理单元或步骤的信号输出视为对信号、事件或值输入中的每一个都“有响应”。如果给定信号、事件或值与前任信号、事件或值相同，则该情况仅仅是其中将给定信号、事件或值仍然视为对前任信号、事件或值“有响应”的退化情况。类似地定义给定信号、事件或值对另一信号、事件或值的“依赖性”。
出于示例和说明的目的，提供了本发明优选实施例的上述说明。并不旨在穷举或者将本发明限制为公开的精确形式。显然，本领域的技术人员可以显见许多变型和修改。具体来说，并无限制地，通过引用将在本专利申请的背景部分中通过引用描述、建议或并入的任何和所以变型并入本文对本发明的多个实施例的描述中。对本文描述的实施例的选取和描述的目的是为了很好地阐述本发明的原理及其实际应用，从而使得本领域的技术人员能够针对各种实施例并以适于所预期的具体应用的各种修改来理解本发明。本发明的范围由所附权利要求及其等同物来限定。

Claims (15)

1.一种在主机子系统与网络接口设备间的管理数据传输的方法，包括以下步骤：
网络接口设备从在主机子系统中的DMA描述符队列取出数据缓冲区描述符，每个描述符标识在主机子系统中的各自的数据缓冲区；
在网络接口设备和在取出步骤中取出的描述符所标识的数据缓冲区之间传输数据；以及
网络接口设备将多个传输完成事件描述符写入到可到达主机子系统的事件队列中，多个传输完成事件描述符中的每一个都将网络接口设备与传输数据步骤中的至少一个数据缓冲区的数据传输的完成通知主机子系统，以及至少一个传输完成事件描述符进一步将DMA描述符队列空状态通知主机子系统。
2.依照权利要求1的方法，其中，传输数据的步骤包括步骤：从通过在取出步骤中取出的描述符所标识的数据缓冲区，网络接口设备取出发送数据，
以及其中，传输完成事件描述符将网络接口设备从传输数据步骤中的至少一个数据缓冲区中取出数据的完成通知主机子系统。
3.依照权利要求2的方法，其中，在多个传输完成事件描述符中的传输完成事件描述符的一个，将网络接口设备从传输数据步骤中的多个数据缓冲区中取出数据的完成通知主机子系统。
4.依照权利要求2的方法，其中，多个传输完成事件描述符中除了还将DMA描述符队列空状态的传输完成事件描述符通知主机子系统以外的每个传输完成事件描述符，将网络接口设备从传输步骤中的常数B(B＞1)个数据缓冲区中取出数据的完成通知主机子系统。
5.依照权利要求4的方法，其中，多个传输完成事件描述符中的还通知主机子系统DMA描述符队列空状态那一个，将网络接口设备从传输数据步骤中的小于B个数据缓冲区中取出数据的完成通知主机子系统。
6.依照权利要求1的方法，其中，传输数据的步骤包括步骤：网络接口设备将由网络输入的数据写入在取出步骤中取出的描述符所标识的数据缓冲区中，
以及其中，传输完成事件描述符将网络接口设备向传输数据步骤中的至少一个数据缓冲区的写入数据的完成通知主机子系统。
7.依照权利要求6的方法，其中，在多个传输完成事件描述符中的传输完成事件描述符的一个将网络接口设备向传输数据步骤中的多个数据缓冲区的写入数据的完成通知主机子系统。
8.依照权利要求1的方法，进一步包括步骤：主机子系统将在取出数据缓冲区描述符步骤中由网络接口设备取出的数据缓冲区描述符写入到DMA描述符队列。
9.依照权利要求1的方法，其中，在网络接口设备取出数据缓冲区描述符的步骤中取出的描述符的至少一些，进一步标识一已更新的主机中心写指针到DMA描述符队列，
进一步包括步骤：作为对网络接口设备从通过网络接口设备最近所接收的关于DMA描述符队列的更新的主机中心写指针所识别的DMA描述符队列中的条目取出数据缓冲区描述符的响应，网络接口设备将DMA描述符队列空通知包括于至少一个传输完成事件描述符中。
10.一种在主机子系统与网络接口设备间的管理数据传输的方法，包括以下步骤：
主机子系统将数据缓冲区描述符写入DMA描述符队列，每个描述符标识在主机子系统中的各自的数据缓冲区；以及随后
主机在可到达主机子系统的事件队列中接收多个传输完成事件描述符，传输完成事件队列中的每一个将网络接口设备与由数据缓冲区描述符标识的数据缓冲区的至少一个间的数据的传输的完成通知主机子系统，以及至少一个传输完成事件描述符进一步将DMA描述符队列空状态通知主机子系统。
11.依照权利要求10的方法，其中，在主机子系统写入数据缓冲区描述符的步骤中写入的描述符的至少一些，进一步标识一已更新的主机中心写指针到DMA描述符队列，
进一步包括步骤：作为对网络接口设备从DMA描述符队列中的由网络接口设备最近接收的关于DMA描述符队列的由已更新的主机中心写指针所标识的条目中取出一数据缓冲区描述符的响应，网络接口设备将DMA描述符队列空通知包括在至少一个传输完成事件描述符中。
12.一种在主机子系统与网络接口设备间的管理数据传输的方法，包括以下步骤：
网络接口设备从一DMA描述符队列取出数据缓冲区描述符，每个描述符标识在主机子系统中的一各自的数据缓冲区，并且该描述符的至少一些标识一已更新的主机中心写指针到DMA描述符队列；
在网络接口设备和在取出步骤中取出的描述符标识的数据缓冲区之间传输数据；以及
作为对网络接口设备从在DMA描述符队列中由网络接口设备最近接收的关于DMA描述符队列的由已更新的主机中心写指针所标识的条目中取出一数据缓冲区描述符的响应，网络接口设备将一DMA描述符队列空状态通知主机子系统。
13.依照权利要求12的方法，其中，上述DMA描述符队列在主机存储器中排列。
14.计算机装置，具有主机子系统，用于与经外围总线与主机子系统相通信的网络接口设备一同使用，主机子系统包括：
多个数据缓冲区；
DMA描述符队列，该DMA描述符队列具有多个数据缓冲区描述符，每个数据缓冲区描述符标识各自的多个数据缓冲区的一个；以及
事件队列，具有多个数据传输完成事件描述符，每个数据传输完成描述符将网络接口设备与数据缓冲区的至少一个的数据传输的完成通知主机子系统，并且至少多个传输完成事件描述符的一个进一步将DMA描述符队列空状态通知主机子系统。
15.计算机装置，具有主机子系统，用于与经外围总线与主机子系统相通信的网络接口设备一同使用，主机子系统包括：
多个数据缓冲区；
DMA描述符队列，该DMA描述符队列具有多个数据缓冲区描述符，每个数据缓冲区描述符标识一各自的多个数据缓冲区的一个；以及
描述符中的至少一些进一步标识已更新的主机中心写指针到DMA描述符队列。
CN2006800113840A 2005-02-03 2006-01-31 在完成事件中包括描述符队列空事件的方法和系统 Active CN101198924B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/050,474 2005-02-03
US11/050,474 US7831749B2 (en) 2005-02-03 2005-02-03 Including descriptor queue empty events in completion events
PCT/US2006/003402 WO2006083868A2 (en) 2005-02-03 2006-01-31 Including descriptor queue empty events in completion events

Publications (2)

Publication Number Publication Date
CN101198924A true CN101198924A (zh) 2008-06-11
CN101198924B CN101198924B (zh) 2012-02-08

Family

ID=36757957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800113840A Active CN101198924B (zh) 2005-02-03 2006-01-31 在完成事件中包括描述符队列空事件的方法和系统

Country Status (4)

Country Link
US (1) US7831749B2 (zh)
EP (1) EP1856623B1 (zh)
CN (1) CN101198924B (zh)
WO (1) WO2006083868A2 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102255818A (zh) * 2011-08-26 2011-11-23 迈普通信技术股份有限公司 一种驱动接收报文的方法及装置
CN102404207A (zh) * 2011-11-04 2012-04-04 中兴通讯股份有限公司 一种以太网数据的处理方法及装置
CN104468404A (zh) * 2014-11-07 2015-03-25 迈普通信技术股份有限公司 一种缓冲区配置方法及装置
CN104506890A (zh) * 2014-12-31 2015-04-08 成都东方盛行电子有限责任公司 一种基于pci-e标准的音视频数据传输方法
CN106899516A (zh) * 2017-02-28 2017-06-27 华为技术有限公司 一种队列清空方法以及相关设备
CN111817818A (zh) * 2019-04-11 2020-10-23 中国移动通信集团四川有限公司 一种传输数据包的方法和装置
CN112347028A (zh) * 2020-09-24 2021-02-09 深圳市紫光同创电子有限公司 基于fpga的数据处理方法及系统
CN114237945A (zh) * 2022-02-25 2022-03-25 四川鸿创电子科技有限公司 一种基于srio接口的互联系统消息处理方法、装置和介质
CN116827880A (zh) * 2023-08-29 2023-09-29 珠海星云智联科技有限公司 一种缓存空间管理方法及装置
CN117411842A (zh) * 2023-12-13 2024-01-16 苏州元脑智能科技有限公司 事件抑制方法、装置、设备、异构平台及存储介质

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7219175B1 (en) * 2005-03-31 2007-05-15 Emc Corporation Method and system for improving the latency in a data transmission system
US7962656B1 (en) * 2006-01-03 2011-06-14 Hewlett-Packard Development Company, L.P. Command encoding of data to enable high-level functions in computer networks
JP2007220086A (ja) * 2006-01-17 2007-08-30 Ntt Docomo Inc 入出力制御装置、入出力制御システム及び入出力制御方法
US7742474B2 (en) * 2006-06-30 2010-06-22 Oracle America, Inc. Virtual network interface cards with VLAN functionality
US7848331B2 (en) * 2006-07-20 2010-12-07 Oracle America, Inc. Multi-level packet classification
CN100452007C (zh) * 2007-06-13 2009-01-14 威盛电子股份有限公司 直接内存存取处理单元的实体区域描述元预取方法
JP2009048298A (ja) * 2007-08-15 2009-03-05 Sony Corp 情報処理装置、情報処理方法、当該情報処理方法を実行するためのプログラム及び当該プログラムを記録した媒体、並びにｄｍａコントローラ、ｄｍａ転送方法、当該ｄｍａ転送方法を実行するためのプログラム及び当該プログラムを記録した媒体
US7937449B1 (en) * 2007-10-08 2011-05-03 Empirix, Inc. System and method for enabling network stack processes in user mode and kernel mode to access kernel memory locations
US8959307B1 (en) 2007-11-16 2015-02-17 Bitmicro Networks, Inc. Reduced latency memory read transactions in storage devices
CN101188560B (zh) * 2007-12-18 2010-04-21 杭州华三通信技术有限公司 基于转发能力动态检测的板间流控方法和装置
US7685352B2 (en) * 2008-07-31 2010-03-23 International Business Machines Corporation System and method for loose ordering write completion for PCI express
US8665601B1 (en) 2009-09-04 2014-03-04 Bitmicro Networks, Inc. Solid state drive with improved enclosure assembly
US8447908B2 (en) 2009-09-07 2013-05-21 Bitmicro Networks, Inc. Multilevel memory bus system for solid-state mass storage
US8560804B2 (en) 2009-09-14 2013-10-15 Bitmicro Networks, Inc. Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device
US8826271B2 (en) 2010-04-28 2014-09-02 Cavium, Inc. Method and apparatus for a virtual system on chip
US8291033B2 (en) * 2010-04-28 2012-10-16 International Business Machines Corporation Combining multiple hardware networks to achieve low-latency high-bandwidth point-to-point communication
US8677028B2 (en) * 2010-08-23 2014-03-18 Qualcomm Incorporated Interrupt-based command processing
US9372755B1 (en) 2011-10-05 2016-06-21 Bitmicro Networks, Inc. Adaptive power cycle sequences for data recovery
US9043669B1 (en) 2012-05-18 2015-05-26 Bitmicro Networks, Inc. Distributed ECC engine for storage media
US9917800B2 (en) 2012-08-24 2018-03-13 Cisco Technology, Inc. System and method for centralized virtual interface card driver logging in a network environment
US9423457B2 (en) 2013-03-14 2016-08-23 Bitmicro Networks, Inc. Self-test solution for delay locked loops
US9672178B1 (en) 2013-03-15 2017-06-06 Bitmicro Networks, Inc. Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system
US9400617B2 (en) 2013-03-15 2016-07-26 Bitmicro Networks, Inc. Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained
US9798688B1 (en) 2013-03-15 2017-10-24 Bitmicro Networks, Inc. Bus arbitration with routing and failover mechanism
US9501436B1 (en) 2013-03-15 2016-11-22 Bitmicro Networks, Inc. Multi-level message passing descriptor
US9934045B1 (en) 2013-03-15 2018-04-03 Bitmicro Networks, Inc. Embedded system boot from a storage device
US9875205B1 (en) 2013-03-15 2018-01-23 Bitmicro Networks, Inc. Network of memory systems
US9430386B2 (en) 2013-03-15 2016-08-30 Bitmicro Networks, Inc. Multi-leveled cache management in a hybrid storage system
US10489318B1 (en) 2013-03-15 2019-11-26 Bitmicro Networks, Inc. Scatter-gather approach for parallel data transfer in a mass storage system
US9330036B2 (en) 2013-11-25 2016-05-03 Red Hat Israel, Ltd. Interrupt reduction by dynamic application buffering
US10042792B1 (en) 2014-04-17 2018-08-07 Bitmicro Networks, Inc. Method for transferring and receiving frames across PCI express bus for SSD device
US10025736B1 (en) 2014-04-17 2018-07-17 Bitmicro Networks, Inc. Exchange message protocol message transmission between two devices
US10055150B1 (en) 2014-04-17 2018-08-21 Bitmicro Networks, Inc. Writing volatile scattered memory metadata to flash device
US9952991B1 (en) * 2014-04-17 2018-04-24 Bitmicro Networks, Inc. Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation
US10078604B1 (en) 2014-04-17 2018-09-18 Bitmicro Networks, Inc. Interrupt coalescing
US10164911B2 (en) * 2015-11-20 2018-12-25 Cisco Technology, Inc. Shim layer used with a virtual machine virtual NIC and a hardware platform physical NIC
US10235211B2 (en) 2016-04-22 2019-03-19 Cavium, Llc Method and apparatus for dynamic virtual system on chip
US10819820B1 (en) * 2017-03-24 2020-10-27 Amazon Technologies, Inc. On-path data caching in a mesh network
US10552050B1 (en) 2017-04-07 2020-02-04 Bitmicro Llc Multi-dimensional computer storage system
US10776146B2 (en) * 2017-06-07 2020-09-15 At&T Intellectual Property I, L.P. Policy driven automation system for customer care
CN110851371B (zh) * 2018-08-20 2023-09-26 华为技术有限公司 报文处理方法及相关设备
CN110010167A (zh) * 2019-03-26 2019-07-12 记忆科技(深圳)有限公司 一种提高获取描述符状态的方法、装置、计算机设备及存储介质
WO2020236272A1 (en) 2019-05-23 2020-11-26 Cray Inc. System and method for facilitating fine-grain flow control in a network interface controller (nic)
JP7423223B2 (ja) * 2019-08-30 2024-01-29 キヤノン株式会社 通信装置
CN115080258A (zh) * 2021-03-11 2022-09-20 华为技术有限公司 数据传输系统及相关设备
CN114911581B (zh) * 2022-07-19 2022-09-23 深圳星云智联科技有限公司 数据通信方法及相关产品

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956771A (en) * 1988-05-24 1990-09-11 Prime Computer, Inc. Method for inter-processor data transfer
DE69328320T2 (de) 1992-01-09 2000-11-30 Cabletron Systems Inc Vorrichtung und Verfahren zur Datenübertragung zu und von einem Wirtrechnersystem
EP0752664A3 (en) 1995-07-07 2006-04-05 Sun Microsystems, Inc. Method and apparatus for reporting data transfer between hardware and software
US6049842A (en) 1997-05-01 2000-04-11 International Business Machines Corporation Efficient data transfer mechanism for input/output devices
US6397316B2 (en) 1997-07-24 2002-05-28 Intel Corporation System for reducing bus overhead for communication with a network interface
US6246683B1 (en) * 1998-05-01 2001-06-12 3Com Corporation Receive processing with network protocol bypass
AU4071499A (en) * 1998-05-08 1999-11-29 C-Port Corporation Digital communications processor
US6393457B1 (en) 1998-07-13 2002-05-21 International Business Machines Corporation Architecture and apparatus for implementing 100 Mbps and GBPS Ethernet adapters
US6718370B1 (en) 2000-03-31 2004-04-06 Intel Corporation Completion queue management mechanism and method for checking on multiple completion queues and processing completion events
HUP0302879A3 (en) * 2001-01-31 2004-08-30 Ibm Method and apparatus for controlling flow of data between data processing systems via a memory
US7363389B2 (en) 2001-03-29 2008-04-22 Intel Corporation Apparatus and method for enhanced channel adapter performance through implementation of a completion queue engine and address translation engine
CN1378148A (zh) * 2001-03-30 2002-11-06 深圳市中兴集成电路设计有限责任公司 一种直接存储器访问控制器及其控制方法
US20030050990A1 (en) 2001-06-21 2003-03-13 International Business Machines Corporation PCI migration semantic storage I/O
US7216186B2 (en) * 2001-09-27 2007-05-08 Intel Corporation Controlling data flow between processor systems
US20030065856A1 (en) * 2001-10-03 2003-04-03 Mellanox Technologies Ltd. Network adapter with multiple event queues
US6988268B2 (en) 2002-04-30 2006-01-17 Microsoft Corporation IO completion architecture for user-mode networking
US20040010594A1 (en) 2002-07-11 2004-01-15 International Business Machines Corporation Virtualizing the security parameter index, marker key, frame key, and verification tag
GB0221464D0 (en) * 2002-09-16 2002-10-23 Cambridge Internetworking Ltd Network interface and protocol
US7133943B2 (en) 2003-02-26 2006-11-07 International Business Machines Corporation Method and apparatus for implementing receive queue for packet-based communications
US7404190B2 (en) 2003-09-18 2008-07-22 Hewlett-Packard Development Company, L.P. Method and apparatus for providing notification via multiple completion queue handlers
US20050141434A1 (en) * 2003-12-24 2005-06-30 Linden Cornett Method, system, and program for managing buffers
US7111092B1 (en) * 2004-04-16 2006-09-19 Cisco Technology, Inc. Buffer management technique for a hypertransport data path protocol

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102255818B (zh) * 2011-08-26 2014-03-05 迈普通信技术股份有限公司 一种驱动接收报文的方法及装置
CN102255818A (zh) * 2011-08-26 2011-11-23 迈普通信技术股份有限公司 一种驱动接收报文的方法及装置
CN102404207B (zh) * 2011-11-04 2018-02-09 中兴通讯股份有限公司 一种以太网数据的处理方法及装置
CN102404207A (zh) * 2011-11-04 2012-04-04 中兴通讯股份有限公司 一种以太网数据的处理方法及装置
CN104468404A (zh) * 2014-11-07 2015-03-25 迈普通信技术股份有限公司 一种缓冲区配置方法及装置
CN104468404B (zh) * 2014-11-07 2017-08-29 迈普通信技术股份有限公司 一种缓冲区配置方法及装置
CN104506890A (zh) * 2014-12-31 2015-04-08 成都东方盛行电子有限责任公司 一种基于pci-e标准的音视频数据传输方法
CN106899516B (zh) * 2017-02-28 2020-07-28 华为技术有限公司 一种队列清空方法以及相关设备
CN106899516A (zh) * 2017-02-28 2017-06-27 华为技术有限公司 一种队列清空方法以及相关设备
US10757034B2 (en) 2017-02-28 2020-08-25 Huawei Technologies Co., Ltd. Queue flushing method and related device
CN111817818A (zh) * 2019-04-11 2020-10-23 中国移动通信集团四川有限公司 一种传输数据包的方法和装置
CN112347028A (zh) * 2020-09-24 2021-02-09 深圳市紫光同创电子有限公司 基于fpga的数据处理方法及系统
CN114237945A (zh) * 2022-02-25 2022-03-25 四川鸿创电子科技有限公司 一种基于srio接口的互联系统消息处理方法、装置和介质
CN114237945B (zh) * 2022-02-25 2022-05-13 四川鸿创电子科技有限公司 一种基于srio接口的互联系统消息处理方法、装置和介质
CN116827880A (zh) * 2023-08-29 2023-09-29 珠海星云智联科技有限公司 一种缓存空间管理方法及装置
CN116827880B (zh) * 2023-08-29 2023-11-17 珠海星云智联科技有限公司 一种缓存空间管理方法及装置
CN117411842A (zh) * 2023-12-13 2024-01-16 苏州元脑智能科技有限公司 事件抑制方法、装置、设备、异构平台及存储介质
CN117411842B (zh) * 2023-12-13 2024-02-27 苏州元脑智能科技有限公司 事件抑制方法、装置、设备、异构平台及存储介质

Also Published As

Publication number Publication date
CN101198924B (zh) 2012-02-08
US20060173970A1 (en) 2006-08-03
EP1856623B1 (en) 2013-08-21
WO2006083868A3 (en) 2007-12-13
US7831749B2 (en) 2010-11-09
WO2006083868A2 (en) 2006-08-10
EP1856623A2 (en) 2007-11-21
EP1856623A4 (en) 2012-06-27

Similar Documents

Publication Publication Date Title
CN101198924B (zh) 在完成事件中包括描述符队列空事件的方法和系统
CN100474255C (zh) 用于多事件队列的中断管理
CN101365999B (zh) 发送完成事件批处理
TWI239187B (en) System and method for managing and validating remote keys which correspond to outstanding data transactions
US5287523A (en) Method for servicing a peripheral interrupt request in a microcontroller
CN101115054B (zh) 用于网络接口控制器的存储器映射的缓冲器
CN101354693B (zh) 一种异构多核处理器的核间通信调度系统及方法
CN101421791A (zh) 用于主机和外围设备之间通信的队列深度管理
CN103052949A (zh) 处理外围设备页错误的机制
CN104579865A (zh) 对于飞行器的数据通信网络
CN104579862A (zh) 用于飞机的数据通信网络
CZ20032079A3 (cs) Způsob a zařízení pro přenos přerušení z periferního zařízení na hostitelský počítačový systém
CN104579863A (zh) 用于飞机的数据通信网络
JP4854710B2 (ja) 仮想計算機システム及びネットワークデバイス共有方法
CN104579864A (zh) 用于飞机的数据通信网络
US7093037B2 (en) Generalized queue and specialized register configuration for coordinating communications between tightly coupled processors
US20030014558A1 (en) Batch interrupts handling device, virtual shared memory and multiple concurrent processing device
JP5558713B2 (ja) データ処理システム内でプロセッサ内のイベントに関連する命令およびデータを伝達するための方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090306

Address after: American California

Applicant after: Solarflare Communications Inc.

Address before: American California

Applicant before: LEVEL 5 Network Company Limited

ASS Succession or assignment of patent right

Owner name: SOLFUREIL COMMUNICATION CO., LTD.

Free format text: FORMER OWNER: LEVEL 5 NETWORKS CO., LTD.

Effective date: 20090306

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Room 7505, 100 Erwin Central Road, Erwin, California

Patentee after: Solarflare Communications Inc.

Address before: American California

Patentee before: Solarflare Communications Inc.

TR01 Transfer of patent right

Effective date of registration: 20191217

Address after: California, USA

Patentee after: XILINX INC

Address before: Room 7505, 100 Erwin Central Road, Erwin, California

Patentee before: Solarflare Communications Inc.

TR01 Transfer of patent right