CN104459273B - 电流传感器设备 - Google Patents

电流传感器设备 Download PDF

Info

Publication number
CN104459273B
CN104459273B CN201410469937.3A CN201410469937A CN104459273B CN 104459273 B CN104459273 B CN 104459273B CN 201410469937 A CN201410469937 A CN 201410469937A CN 104459273 B CN104459273 B CN 104459273B
Authority
CN
China
Prior art keywords
metal layer
current sensor
sensor devices
semiconductor chip
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410469937.3A
Other languages
English (en)
Other versions
CN104459273A (zh
Inventor
G·贝尔
V·施特鲁茨
H·托伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104459273A publication Critical patent/CN104459273A/zh
Application granted granted Critical
Publication of CN104459273B publication Critical patent/CN104459273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0047—Housings or packaging of magnetic sensors ; Holders
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Abstract

一种用于感测测量电流的电流传感器设备，包括具有磁场敏感元件的半导体芯片。电流传感器设备还包括在其中嵌入所述半导体芯片的包封物。被配置用于承载所述测量电流的导体与所述磁场敏感元件电绝缘。重分布结构包括第一金属层，所述第一金属层具有形成所述导体的一部分的第一构造部分。

Description

电流传感器设备
技术领域
在本文中所描述的实施例总体涉及电流感测技术，并且更具体地涉及磁电流传感器设备。
背景技术
磁电流传感器检测由电流产生的磁场。磁电流传感器设备可以包括导体和半导体芯片，该半导体芯片被配置用于感测由流经该导体的电流产生的磁场。封装也涉及在半导体芯片与导体之间提供电隔离。以较低的代价提供在灵敏度、高击穿电压、寿命等方面的高性能的设备是希望的。
发明内容
根据用于感测测量电流的电流传感器设备的一个实施例，电流传感器设备包括：半导体芯片，包括磁场敏感元件；包封物，在其中嵌入半导体芯片；以及导体，被配置用于承载测量电流，该导体与磁场敏感元件电绝缘。电流传感器设备还包括重分布结构，该重分布结构包括第一金属层。第一金属层包括第一构造部分，该第一构造部分形成导体的一部分。
根据用于感测测量电流的电流传感器设备的另一实施例，电流传感器设备包括半导体芯片，该半导体芯片具有第一主表面，该第一主表面包含磁场敏感元件和重分布结构，该重分布结构在半导体芯片的第一主表面之上延伸。重分布结构包括第一金属层和有机绝缘层，该第一金属层被配置用于形成用于承载测量电流的导体，该有机绝缘层在半导体芯片的第一主表面与导体之间延伸。
根据制造用于测量流经导体的电流的电流传感器设备的方法的一个实施例，该方法包括：将至少两个半导体芯片放置在临时载体上，每个半导体芯片包括磁场敏感元件；利用包封材料覆盖该至少两个半导体芯片，以形成包封物；从包封物去除临时载体；在将主表面从临时载体释放之后，在该至少两个半导体芯片的主表面之上施加有机绝缘层；在有机绝缘层之上施加第一金属层；对第一金属层进行构造以包括第一构造部分，每个第一构造部分形成电流传感器设备的导体的一部分；以及分割该至少两个半导体芯片。
通过阅读以下具体描述以及通过查看附图，本领域技术人员将认识到附加的特征和优点。
附图说明
附图被包括以提供对实施例的进一步理解，并且附图被并入在本说明书中并且构成本说明书的一部分。附图图示了实施例并且与说明书一起用于解释实施例的原理。其他实施例以及实施例的许多预期优点将易于理解，因为通过参考以下具体描述它们将变得更好理解。附图中的元件未必相对于彼此按比例绘制。相同附图标记表示对应的相似部件。
图1示意性地图示了示例性电流传感器设备的截面图。
图2以半透明表示法示意性地图示了图1的电流传感器设备的顶视图。
图3示意性地图示了示例性电流传感器设备的截面图，该电流传感器设备设置有被集成在(电)重分布结构中的增强的电流导体。
图4示意性地图示了示例性电流传感器设备的截面图，该电流传感器设备设置有被集成在(电)重分布结构中的暴露的电流导体。
图5示意性地图示了包括电部件的示例性电流传感器设备的截面图。
图6示意性地图示了包括多金属层(电)重分布结构的示例性电流传感器设备的截面图。
图7以半透明表示法示意性地图示了包括电部件的电流传感器设备的顶视图。
图8以半透明表示法示意性地图示了包括电流导体的电流传感器设备的顶视图，该电流导体被布置在半导体芯片的轮廓内。
图9A至图9K示意性地图示了制造电流传感器设备的方法的示例性工艺的截面图。
图10示意性地图示了被配置为开关的示例性电流传感器设备的电路图。
具体实施方式
在以下具体描述中，对附图进行了参考，附图形成其一部分，并且在附图中借由图示而示出其中可以实践本发明的特定实施例。在这点上，参考所描述的附图的取向来使用方向性术语，诸如“上”、“下”、“顶”、“底”、“左”、“右”等。因为实施例的部件可以定位于多个不同取向上，所以方向性术语用于说明性目的，并且绝不以任何方式进行限制。应当理解，可以利用其它实施例，并且可以在不背离本发明的范围的情况下进行结构的或逻辑的改变。因此，以下具体描述并不以限制性意义进行考虑，并且本发明的范围由所附权利要求限定。
应当理解，在本文中所描述的各个示例性实施例的特征可以彼此结合，除非另外特别指明。此外，如在本说明书中所采用的那样，术语“键合”、“施加”、“附接”、“连接”、“耦合”、“电连接/电耦合”、“覆盖”或其派生词并不意在意味着元件或层必须直接接触在一起；中介元件或层可以分别设置在“键合”、“施加”、“附接”、“连接”、“耦合”、“电连接/电耦合”的元件之间或“被覆盖”与覆盖的元件或层之间。然而，根据本公开，上述术语也可以可选地具有元件或层直接接触在一起的特定含义，即没有中介元件或层分别设置在“键合”、“施加”、“附接”、“连接”、“耦合”、“电连接/电耦合”的元件或层之间或“被覆盖”与覆盖的元件或层之间。
在下文中描述的电流传感器设备包含一个或多个半导体芯片，该半导体芯片包括至少一个磁场敏感元件。半导体芯片可以通过各种技术进行制造，并且可以例如包括集成的电学电路、光电电路或逻辑电路，MEMS(微机电系统)、开关、天线和/或无源部件。
半导体芯片可以具有电极(或接触元件或接触焊盘)，其允许与相关外部接触元件和/或嵌入式电路的内部元件(诸如磁场敏感元件)形成电接触。电极可以被布置在半导体芯片的一个主表面上，例如在磁场敏感元件位于其处的主表面上，或者例如如果使用通孔(例如TSV：硅通孔)则在相对主表面处。半导体芯片可以以倒装芯片取向进行安装，其中磁场敏感元件位于其处的主表面面向电重分布结构。如在本文中所涉及的电重分布结构在本领域中也被称为RDL(重分布层)。
在本文中所描述的电流传感器设备包含电导体。电导体形成了在电流传感器底部延伸的电重分布结构的一部分。也就是说，电重分布结构的至少一个金属层可以被配置为包括第一构造部分，第一构造部分形成电导体的一部分。电重分布结构的至少一个金属层或者例如另一金属层还可以包括第二构造部分，第二构造部分包括电互连以将半导体芯片的输入/输出或电源电极耦合至电流传感器设备的外部端子。
电重分布结构还可以包括在半导体芯片与电重分布结构的金属层之间延伸的有机绝缘层。有机绝缘层可以提供等于或大于5kV/mm、20kV/mm、50kV/mm、100kV/mm或250kV/mm的竖直介电强度(在有机绝缘层的厚度方向上测得)。
在本文中所描述的电流传感器设备可以包括包封物，半导体芯片被嵌入在该包封物中。包封物可以包括或者可以是模制塑料部分，尤其是整体模制塑料部分。借由示例，包封物例如可以包括或者由以下项中的至少一项制成：填充的或未填充的模制材料、填充的或未填充的热塑材料、或者填充的或未填充的热固材料。可以采用各种技术来形成模制塑料部分，例如包括压缩模制、注射模制、粉料模制或液体模制。
在其它实施例中，包封物包括层压板或由层压板形成。层压板例如可以包括例如环氧树脂、PU(聚氨酯)或聚四氟乙烯或者基于它们制成，并且可以包括增强装置，诸如聚芳基酰胺纤维、玻璃纤维或碳纤维。更具体而言，包封物例如可以包括或由以下项制成：填充的或未填充的层压板、纤维增强的层压板、纤维增强的聚合物层压板和具有填充物颗粒的纤维增强的聚合物层压板。
包封物可以具有定义电流传感器设备的外围的壁，即包封物可以至少部分地(例如顶壁和/或侧壁)定义电流传感器设备的外形。
图1图示了示例性电流传感器设备100。电流传感器设备100包括半导体芯片10，半导体芯片10包括至少一个磁场敏感元件11。电流传感器设备100还包括重分布结构20。重分布结构20包括第一金属层21并且可以包括在半导体芯片10与重分布结构20的第一金属层21之间延伸的有机绝缘层22。半导体芯片10的第一(底部)主表面10a可以面向重分布结构20，并且可以例如与重分布结构20直接接触。
第一金属层21被构造为至少部分地形成导体以承载测量电流。更具体而言，第一金属层21包括第一构造部分21a，第一构造部分21a形成导体的一部分。第一金属层21的第一构造部分21a可以定义导体的轮廓(覆盖区)。有可能的是导体由第一金属层21的第一构造部分21a排他地形成，即与其相同。磁场敏感元件11被配置用于感测由流经导体21a的电流产生的磁场。
第一金属层21还可以被配置为包括形成电互连的至少一个第二构造部分21b。电互连可以被配置用于将半导体芯片10的传感器芯片电极12电耦合至电流传感器设备100的外部端子。借由示例，如在后续附图中所示，电流传感器设备100的外部端子例如可以是焊球，焊球被附接至第一金属层21的第二构造部分21b的暴露区域21b1。焊球也可以被附接至21a的暴露区域。
可以通过诸如溅射和/或电镀之类的沉积方法来施加第一金属层21。第一构造部分21a的厚度Tc例如可以与第一金属层21的厚度相同，例如与第二构造部分21b的厚度相同。在其它实施例中，如在下文中将更详细阐释地那样，第一构造部分21a可以是第一金属层21的增强部分，该增强部分的厚度Tc大于在第一构造部分21b外的第一金属层的厚度。借由示例，Tc可以等于或大于5μm、10μm、20μm、30μm或50μm。借由示例，Tc可以等于或小于80μm、40μm、30μm、25μm、20μm或10μm。
电流传感器设备100还可以包括在其中嵌入半导体芯片10的包封物30。包封物30例如可以由模制材料或层压板制成。包封物30可以部分地或完全地覆盖半导体芯片10的侧壁，并且可以部分地或完全地覆盖半导体芯片10的第二(顶部)主表面10b，第二(顶部)主表面10b与半导体芯片10的第一(底部)主表面10a相对布置。第一主表面10a可以保持未由包封物30覆盖。
磁场敏感元件11可以位于半导体芯片10的第一主表面10a上。此外，至少一个芯片电极12可以位于半导体芯片10的第一主表面10a上。芯片电极12例如可以是半导体芯片10的输入/输出(I/O)电极或电源电极。
包封物30可以具有面向重分布结构20的第一主表面30a以及与第一主表面30a相对的第二主表面30b。包封物30的第一主表面30a和半导体芯片10的第一主表面10a可以形成公共平面表面。平面可以意味着拓扑结构(topology)低于100μm，尤其低于15μm。重分布结构20并且更具体而言例如其有机绝缘层22可以被施加至这一公共平面表面。也就是说，有机绝缘层22例如可以覆盖半导体芯片10的第一主表面10a以及包封物30的第一主表面30a。包封物30的第一主表面30a与半导体芯片10的第一主表面10a可以彼此齐平。有机绝缘层22例如可以与包封物30的第一主表面30a和/或半导体芯片10的第一主表面10a直接接触。
包封物30由其制成的包封材料可以是硬质塑料或热固材料。包封材料例如可以是模制材料。其例如可以基于环氧树脂材料。其例如可以包含由玻璃(SiO2)或其它电绝缘矿物填充材料(如Al2O3、AlN、SiN)和/或无机或有机填充材料的小颗粒构成的填充材料。包封材料可以基于聚合物材料。例如通过固化包封材料，来形成包封物30。包封物30向半导体芯片10提供稳定性、刚性以及保护免于环境冲击(化学的、机械的、辐射等)。可以采用各种技术来利用包封材料覆盖半导体芯片10。包封材料(模制材料)例如可以通过压缩模制、注射模制、粒化模制(granulate molding)、粉料模制或液体模制等来施加。
此外，包封物30可以是层压板。在该情况下，包封材料由粘合箔提供，该粘合箔被层压于半导体芯片10之上以形成包封物30。粘合箔可以包括由例如环氧树脂、丙烯酸酯或聚酰亚胺中的一个或多个制成的包封材料。可以用于粘合箔的材料的特定示例是PEEK(聚醚醚酮)、PPS(聚苯砜)、PSU(聚砜)、PEI(聚醚酰亚胺)、PAI(聚酰胺亚胺)和LCP(液晶聚合物)。粘合箔可以利用玻璃纤维、碳纤维、纳米管等来增强。粘合箔可以包括无机和/或有机填充颗粒。
有机绝缘层22例如可以由光可构造抗蚀剂或非光可构造材料制成。更具体而言，有机绝缘层22的材料例如可以由以下项形成或包含以下项：聚酰亚胺、硅树脂、环氧树脂、聚氨酯、丙烯腈·丁二烯·苯乙烯(ABS)、聚苯并恶唑、苯并环丁烯(BCB)、聚降冰片烯、酚醛树脂、环烯聚合物(共聚物)、芳香烃、聚对二甲苯、聚对苯撑苯并双恶唑(PBS)、有机修饰陶瓷(ormocere)以及其它适当的材料。有机绝缘层22的材料例如可以完全由上述材料中的一项或多项制成，或者可以由这些材料中的一项或多项与其它材料的组合制成。有机绝缘层22可以包含填充颗粒或者可以如所述的那样被增强以用于包封材料。
有机绝缘层22可以设置有通过有机绝缘层22延伸的一个或多个贯通连接23。贯通连接23可以将芯片电极12电连接至第一金属层21的第二构造部分21b。如在下文中更详细阐释的那样，可以提供类似于图1中所示的贯通连接的贯通连接以将在包封物30中容纳的附加电部件电连接至重分布结构20的第一金属层21(或连接至另一金属层)。借由示例，有机绝缘层22例如可以是光敏电介质(诸如聚酰亚胺、聚苯并恶唑、BCB、环氧树脂或基于环氧树脂的诸如SU8的光刻胶)。在该情况下，有机绝缘层22可以通过光刻来进行构造。
有机绝缘层22替代地可以为非光敏材料。在该情况下，有机绝缘层22例如可以通过激光烧蚀或其它材料去除技术来进行构造。
有机绝缘层22可以用于(与例如聚合物层24结合，在下文中将更详细地描述聚合物层24)在具有磁场敏感元件11的半导体芯片10与承载测量电流的导体(其包括或对应于第一金属层21的第一构造部分21a)以及例如第二构造部分21b之间提供电流隔离。因此，有机绝缘层22的厚度可以限定电流传感器设备100的竖直爬电距离CD2。CD2可以等于或大于5μm、10μm、20μm、30μm或40μm。另一方面，CD2可以等于或小于70μm、60μm、50μm、40μm、30μm和20μm。由有机绝缘层22提供的电流隔离(击穿电压)可以随着增加的CD2而增加，并且取决于有机绝缘层22的材料的介电强度。
重分布结构20还可以包括在第一金属层21的背离半导体芯片10的一侧被施加于第一金属层21之上的第一聚合物层24。第一聚合物层24可以用作焊接停止层，以便限定用于焊球附接的开口。第一聚合物层24中的第一开口24a暴露了第一金属层21的第二构造部分21b的区域21b1。此外，第一聚合物层24中的多个开口可以暴露导体的区域，例如第一金属层21的第一构造部分21a的、被包括在导体中的区域。第一聚合物层24中的开口24a、24b可以限定可以在其处施加电流传感器设备100的外部端子(例如焊球)的位置。
借由示例，电流传感器设备100的总长度L(如在其相对的侧壁之间测得的)可以等于或小于或大于8mm、5mm、4mm或3mm。电流传感器设备100的总宽度W(如在与长度L垂直的方向上测得的，参见图2)可以等于或小于或大于8mm、5mm、4mm或3mm。
水平爬电距离CD1可以由第一构造部分21a处的外部端子与第二构造部分21b处的外部端子之间的最小距离定义，也就是例如由低压侧开口24a与高压侧开口24b之间的最小距离限定。CD1提供用于在电流传感器设备100的低压侧与高压侧之间的电流(galvanic)分离的电压等级或与其有关。取决于所需的最小击穿电压，水平爬电距离CD1可以被指定为等于或大于对应于电压等级的1mm、2mm、3mm、4mm、5mm、6mm或8mm。
电重分布结构20并且尤其是有机绝缘层22、第一金属层21以及例如第一聚合物层24可以在包封物30的第一主表面30a的整个区域之上延伸，或者可以在第一主表面30a的至少超过90％、80％、70％、60％的区域之上延伸。此外，这些层中的每个层的厚度例如可以是恒定的。
跨爬电距离CD3的另一水平击穿电压可以由在第一构造部分21a与第二构造部分21b之间的最小距离给出，并且例如可以与竖直击穿电压在相同范围内。更具体而言，竖直击穿电压(如由CD2确定)可以在跨CD3的水平击穿电压的1/3与3倍之间的范围内。有机绝缘层22的跨CD2的竖直击穿电压可以等于或大于10V、100V、200V、400V、600V、1kV、2.5kV、4.5kV或10kV。可以提供有机绝缘层22以在设备100的寿命期间确保电流传感器设备100的这样指定的竖直击穿电压。如已经提及，水平爬电距离CD1可以对应于所分配的电压等级。
要确保的指定击穿电压可以取决于电流传感器设备100将用于其中的应用。借由示例，电流传感器设备100可以被配置用于测量AC或DC电流。电流传感器设备100可以被配置用于用作故障感测设备、电流控制设备、单向或双向电流感测或测量设备、电池监控设备等。借由示例，电流感测设备100可以用于例如110V、220V或410V电源网络和/或逆变器电路中的这些任务中的一个或多个任务。电流传感器设备100可以例如用来监控各种应用中(例如混合动力车辆中，其通常使用在400V和600V之间的范围内的电压)的电池充电状况或电池充电/放电循环。
图2以半透明表示法示意性地图示了电流传感器设备100的顶视图。导体(包括第一金属层21的第一构造部分21a)可以具有在电流流动方向(即宽度W的方向)上的收缩部201。要被感测的电流流经导体并且通过收缩部201。收缩部201可以置于在磁场敏感元件11下方的垂直投影中。
芯片电极12可以置于距至少一个磁场敏感元件11特定距离处。借由示例，芯片电极12可以在磁场敏感元件11周围约0.3至0.8mm而设置于排除区域(KOZ)外部(其可以近似与收缩部201的中心对准)。
如在图2中明显的那样，多个导体路径202可以被布置用于将芯片电极12连接至电流传感器设备100的低压侧外部端子(未示出)，低压侧外部端子可以位于第一聚合物层24的开口24a中。外部端子/开口24a例如可以被布置为按列靠近包封物30的边缘延伸。导体路径202可以由第一金属层21的多个第二构造部分21b形成。如果使用了多个重分布结构20(例如参见图6)，则其也可以由另一金属层的构造部分形成。
借由示例，导体路径202可以以U形进行布线，以避开电流传感器设备100的中心区域。如在下文中将更详细地讨论的那样，这一中心区域可以用于将被集成在电流传感器设备100中的附加部件。此外，导体路径202也可以连接至这样的附加部件。
此外，如在图2中可见的那样，多个开口24b(例如超过10个)可以设置在第一聚合物层24中，以提供在电流传感器100的高压侧的外部端子阵列。第一聚合物层24中的多个开口24b(例如超过10个)可以被布置为按一个或多个列沿着导体延伸并且跨导体分布。顺便提一句，考虑到电流密度、低欧姆电阻和/或磁场形成并且也根据收缩部201的形状，用于外部端子的第一聚合物层24中的开口24b可以在位置和形状上不规则布置。
图3图示了示例性电流传感器设备300的截面图。除了导体为第一金属层21的增强部分之外，电流传感器设备300可以与电流传感器设备100相同。也就是说，第一构造部分21a的厚度Tc可以大于第二构造部分21b(其可以形成导体路径202，导体路径202例如将芯片电极12连接至设备的低压侧)的厚度。第一构造部分21a的增强例如可以通过电镀获得。第一聚合物层24的开口24b暴露了增强的第一构造部分21a的对应区域，以便将外部端子(例如焊球)连接至电流传感器设备300的导体。
设置有被包含在电重分布结构20中的增强的电流导体的电流传感器设备300允许借由减小的欧姆电阻/损耗来感测或测量高于可以在没有电流导体增强的情况下被感测或测量的电流的电流，而不影响第二构造部分21b的特征尺寸。
图4图示了示例性电流传感器设备400。除了增强的电流导体的下表面21a1被完全暴露之外，电流传感器设备400可以与电流传感器设备300相同。那样，例如可以通过将增强的电流导体的下表面21a1耦合到印刷电路板(未示出)来获得最优热量排除，印刷电路板例如可以通过包括热通路来进行热优化。第一聚合物层24还可以用作在电流传感器设备400的低压侧的焊接停止层。在另一实施例中，增强的电流导体的下表面21a1可以例如通过焊接或超声焊等直接连接至夹具(未示出)。可以制备夹具以允许电源输入/输出布线的简单插入。
图5图示了示例性电流传感器设备500。考虑到半导体芯片10、电重分布结构20和包封物30，电流传感器设备500可以被设计成类似于电流传感器设备100，并且参考在本文中的描述以便避免重复。此外，电流传感器设备500可以包括至少一个另一电部件501。电部件501可以包括有源半导体器件、二极管、开关或任何无源器件。
电部件501可以电耦合至电重分布结构20。更具体而言，电部件501可以电连接至第一金属层21的第二构造部分21b。此外，电部件501可以例如经由第一金属层21的第三构造部分21c而电耦合至半导体芯片10的芯片电极12。
电部件501可以是封装模块。借由示例，电部件可以是IPD(集成的无源器件)、SiP(系统级封装)、控制器、微处理器、无线通信芯片(尤其是近场通信(NFC)芯片)等。
IPD使用半导体衬底(诸如硅等)，并且在衬底中实现一个或多个无源部件(阻抗、电阻器、电容器)。借由示例，例如可以出于无线通信目的而通过IPD技术来实现阻抗匹配电路、谐波滤波器、耦合器等。
SiP包含被封闭在单个模块(封装)中的多个集成电路。SiP可以执行电子系统的大部分或所有功能，例如评估功能、监控功能、测量功能、控制功能和近场通信功能。借由示例，SiP例如可以用作电部件501以实现“智能”电流传感器设备500，其允许评估测定量(电流)以及例如基于评估结果来控制外部设备，或者例如通过无线传输或尤其是NFC传输而将评估结果传达至外部设备(例如NFC接收器、蓝牙接收器、WLAN(无线局域网)接收器等)。
此外，电部件501可以耦合至在电部件501外但是在电流传感器设备500内的无源器件(电阻器、阻抗、电容器)。借由示例，第一金属层21的第二构造部分21b可以被成形以在电重分布结构20中形成这样的无源器件。借由示例，第二构造部分21b可以被成形为线圈以形成电感器或天线。天线例如可以用于传输无线通信信号(例如NFC射频信号)和/或可以用作器件内电感性电源，以接收由外部电源辐射的电磁辐射功率。那样，借由示例，电流传感器设备500的I/O外部端子可以省略和/或电流传感器设备500的外部电源端子可以省略。具体而言，电部件501的数据传送和/或能量传送可以是无接触式的。
例如，在“智能熔断”领域中，电部件501可以是功率开关、固态继电器等。例如在这一情况下-但是也例如在其它情况下-电部件501的电源线可以连接至第一金属层21的第一构造部分21a。借由示例，电部件501可以被配置用于开关第一构造部分21a(导体)中的电流。此外，电部件501可以被配置为与第二构造部分电流地分离。也就是说，这样的电部件501(例如功率开关晶体管)的控制连接(诸如栅极电极)可以被设计为根据请求的电压等级例如通过无接触耦合(诸如无芯耦合等)来执行电流分离标准(参见图10)。
与半导体芯片10被嵌入在包封物30中相同，电部件501例如可以被嵌入在包封物30中。具体而言，电部件501的下表面和包封物30的第一主表面30a可以形成公共平面表面。
图6图示了示例性电流传感器设备600，考虑到半导体芯片10、有机绝缘层22、第一金属层21、第一聚合物层24、包封物30以及例如电部件501(在图6中未示出)，电流传感器设备600可以与如上所述的电流传感器设备100、500相同。然而，图6中所示的重分布结构20进一步包括第二金属层625以及第二聚合物层626。第二金属层625可以被施加在第一聚合物层24的下表面上，并且第二聚合物层626可以被施加在第二金属层625的下表面上。
第二聚合物层626可以被设计为与图1至图5中所示的第一聚合物层24相似或相同，即可以形成电流传感器设备600的焊接停止层。第二金属层625可以具有在电流传感器设备500的低压侧的第二构造部分625b，第二构造部分625b类似于第二构造部分21b而用来提供用于外部端子的暴露区域。第二金属层625还可以包括第一构造部分625a，第一构造部分625a可以被沉积在第一金属层21的第一构造部分21a上。因此，用于承载测量电流的导体由被包括在重分布结构20中的相邻金属层21、625的两个构造部分21a、625a的堆叠有效地形成。在这点上，第一聚合物层24可以具有一个或多个开口24b以在沉积第二金属层625之前暴露第一金属层21的第一构造部分21a的下表面。
如借由图6中的示例所示，复合重分布结构20可以由常规重分布结构制造工艺来制造，例如通过以交替顺序生成聚合物层和金属层、通过在聚合物层中产生开口以及通过对金属层进行构造。被实现在电重分布结构20中的导体的增强可以通过经由贯通连接来连接相邻的金属层来容易地获得。在复合重分布结构中，用于如上所述的控制电极无芯变压器可以以简单方式来实现。
通过将一个在另一个之上地堆叠金属层的多个构造部分来增加导体的截面积的这一原理可以被扩展至包含多于两个金属层的重分布结构20。当前，具有多个金属层的重分布结构20例如可以用来并入增加数目的无源部件，例如电感器、天线、电容器、无芯变压器等，如果需要。
图7图示了例如如图5中所示的电流传感器设备500的顶视图。如从图7所明显的，电部件501可以位于由U形导体路径202包围的区域中。电部件501可以通过导体路径502电耦合至外部端子(例如位于开口24a处)，并且可以例如通过导体路径503而电耦合至半导体芯片10的电极12。
如图7中所示例性的那样，电流传感器设备500可以可选地设置有在设备的低压侧的第一虚设外部端子(例如焊球)524a和/或在高压侧的第二虚设外部端子524b。借由示例，第一虚设外部端子524a可以被布置为按列沿着包封物30的边缘行进。同样地，第二虚设外部端子524b可以被布置为按列沿着包封物30的相对边缘行进。借由示例，虚设外部端子524a、524b可以布置在封装的边缘上。虚设外部端子524a、5224b可以不具有电功能。它们可以排他性地用作横向布置在功能外部端子外的机械支持部分，功能外部端子例如位于开口24a、24b处以减小在连接(例如焊接)至应用板时作用于功能外部端子上的热机械负荷。关于实施方式的其它方面，结合图2的公开内容应用于图7中所示的电流传感器设备500，并且参考对应的描述以避免重复。
图8示意性地图示了以半透明方式描绘的电流传感器设备800的顶视图。电流传感器设备800可以类似于如上所述的电流传感器设备100、300、400、500、600，并且参考本文中的对应的公开内容。然而，在图8中，第一金属层21的第一构造部分21a并且因此导体并不在电流传感器设备800的长度L方向上投影于半导体芯片10的轮廓10.1之上。再次，导体包括第一金属层21的第一构造部分21a、被并入在电重分布结构20中并且可以根据如上所述的实施方式中的一种实施方式进行设计。
在图10中示意性地图示了被配置为开关的示例性电流传感器设备1000的电路图。如图所示，电部件501开关流经导体(第一金属层21的第一构造部分21a至少形成导体的一部分)的电流。开关的控制连接1001(其被包括在电部件501中)可以与电流传感器设备的高压侧电流地分离。电流传感器设备1000的设计可以类似于电流传感器设备100、300、400、500、600、800，然而，具有电部件501电连接至电流传感器设备1000的高压侧而非低压侧的特性。与低压侧的电流分离可以通过无接触技术来建立(例如光的、无接触变压器或NFC数据传送)。
借由电流传感器设备100、300、400、500、600、800、1000阐释的实施方式和特征可以结合，除非另有相反指示。具体而言，在所有实施方式中，传感器芯片10和/或电部件501可以部分地或完全地被嵌入在包封物30中。在所有实施方式中，有机绝缘层22可以例如在水平和/或竖直方向上提供高压电流绝缘。在所有实施方式中，导体可以在生成重分布结构20期间在人工晶片级(参见图9A至9K)通过无电镀、溅射和/或电镀(半加成或减式)来生成。此外，在所有实施方式中，半导体芯片10的电极12可以连接至重分布结构20以及例如重分布结构20的用来至少部分地形成在高压侧的导体的相同金属层。
简而言之，标准封装技术(嵌入技术和/或RDL技术)可以用于电流传感器封装(包封物30、在传感器设备的低压侧和高压侧的电互连)，并且同时用于形成承载测量电流的导体作为电重分布结构20的一部分。
图9A至图9K示意性地图示了用于制造电流传感器设备(例如电流传感器设备100)的示例性工艺的各个阶段的截面图。示例性工艺是eWLB(嵌入式晶片级球栅阵列)工艺。
首先，如图9A中所示，提供临时载体901。临时载体901可以是由刚性材料(例如金属、硅、玻璃或塑料)制成的板。临时载体901可以具有平坦表面901a。借由示例，粘合带(未示出)可以设置在平坦表面901a上。备选地，胶合材料或其它粘合或机械固定装置(例如钳位设备或真空生成器)可以与临时载体901的平坦表面901a相关联。
如图9B中所示，半导体芯片10被放置在临时载体901上。半导体芯片10通过粘合带(未示出)或其它适当的设备被固定在表面901a上。半导体芯片10以间隔关系被放置在临时载体901上。相邻的半导体芯片10之间的距离可以在如本文中所描述的电流传感器设备100的长度L的范围内。如果电部件501将被集成在如在本文中之前所描述的电流传感器设备100中，则这些电部件501(图9B中未示出)也紧邻半导体芯片10被放置在临时载体901上。半导体芯片10可以被放置在临时载体901上，其中第一主表面10a面向临时载体的表面901a。第一主表面10a典型地形成半导体芯片10的有源表面。
如图9C中所示，形成包封物30的包封材料(例如层压材料或模制材料)可以被施加至半导体芯片10以及临时载体901。包封物30可以在其中嵌入半导体芯片10，除了半导体芯片10的第一主表面10a之外。如果通过模制来施加，则可以采用各种技术来利用包封材料覆盖半导体芯片10。包封材料(在模制材料的情况下)例如可以通过压缩模制、注射模制、粒化模制、粉料模制或液体模制等来施加。
施加包封材料的工艺(例如层压或模制)可以伴随施加热、辐射和/或压力。在固化之后，包封物30是刚性的，并且形成带状本体(有时被称作“人工晶片”)。图9A至图9K仅显示了这样的带状本体的部分节段，也就是说在实践中，通常远多于三个半导体芯片10被放置在临时载体901上。带状本体的横向尺寸以及嵌入的半导体芯片10的数目越大，该工艺将通常更加成本有效。
在图9D中，将包封物30从临时载体901释放。在这点上，粘合带(未示出)可以具有热释放性质的特征，其允许在热处理期间去除热载体901以及例如粘合带。半导体芯片10的第一主表面10a可以暴露于包封结构30的第一主表面30a处。半导体芯片10的第一主表面10a可以与包封物的第一主表面30a处于同一水平面。
如图9E所示，有机绝缘层22随后可以被施加至这一公共平面表面。有机绝缘层22例如可以直接被施加在公共平面表面上。有机绝缘层22例如可以通过旋涂、层压或其它适当的工艺进行施加。有机绝缘层22可以完全覆盖半导体芯片10的第一主表面10a以及包封物30的第一主表面30a。
如图9F所示，有机绝缘层22可以被构造为形成用于如图1中所示的贯通连接23的开口。对有机绝缘层进行构造可以通过掩模工艺(光刻)或者通过激光烧蚀来执行，例如取决于有机绝缘层22的材料是否是光敏的。
如图9G中所示，第一金属层21可以例如直接被施加在有机绝缘层22上。可以如图9G中所示对第一金属层21进行构造。借由示例，可以使用溅射技术来在有机绝缘层22上沉积第一金属层21。也有可能第一金属层21可以通过电流沉积来形成。在这一情况下，由适当的材料(例如锌、钛、铬、钯等)制成的底部种子层(未示出)可以首先被沉积到有机绝缘层22的暴露表面上。随后通过光刻技术掩蔽种子层。掩蔽的种子层的未被掩蔽部分随后在金属材料的电流沉积期间用作电极。那样，可以将铜或其它金属或金属合金镀制到未被掩蔽的部分中的种子层上并且被镀制至希望的高度。如图9G中所示，因而可以获得第一构造部分21a和第二构造部分21b。
如上所述，在形成构造的第一金属层21的这一工艺期间，有可能增强第一构造部分21a以具有大于第二构造部分21b的厚度的厚度。借由示例，这可以通过在达到第二构造部分21b的希望的厚度时掩蔽第二构造部分21b、并且随后通过在第一金属层的未被掩蔽的区域处(例如在第一构造部分21a处)继续电流沉积工艺来获得。在本领域中众所周知的是，电流沉积允许产生孤立的第一和第二构造部分21a、21b，它们未被电连接(例如在已经完成电流沉积工艺时，通过最终去除掩蔽的种子层区域)。
如图9H所示，第一聚合物层24随后可以被沉积在第一金属层21的顶部上。第一聚合物层24例如可以由气相或由溶液来沉积，或者可以被层压到表面拓扑结构上。此外，薄膜技术方法或标准PCB(印刷电路板)工业工艺流程可以用于施加第一聚合物层24。第一聚合物层24可以被配置和构造(考虑到其布局)为确保爬电距离CD1与指定的电压等级一致。
图9I图示了在将被制造的电流传感器设备100的低压侧的第一聚合物层24中形成开口24a和在高压侧的第一聚合物层24中形成开口24b。第一聚合物层24中的这些开口24a、24b可以通过光刻、激光烧蚀或其它技术来形成。
结合图9G至图9I在上文中描述的工艺可以重复希望的次数，以产生多个金属层和多个聚合物层的重分布结构20。如上所述，多个金属层可以用于建立增加的厚度的电流导体，参见图6。
如图9J所示，焊接沉积物(例如焊球)905随后可以被放置到最顶层的构造金属层上。焊接沉积物905可以通过所谓的“球布置”来进行施加，其中由焊料构成的预成形球可以分别在由第一聚合物层24中的开口24a、24b限定的位置处被施加至第一和第二构造部分21a、21b。焊接沉积物905形成了电流传感器设备100的外部端子，以将电流传感器设备100电地或机械地安装至外部电路装置，诸如用户的应用板。如上所述，如果提供了无接触外部信号传输和/或电源，则I/O端子和/或电源端子可以被省略。
如图9K中所示，随后例如通过沿着分离线C锯切、切割、蚀刻或激光束切分来将电流传感器设备100彼此分离。
虽然在本文中已经图示和描述了特定实施例，但是本领域技术人员将理解的是各种备选和/或等效实施方式可以替换所示出和描述的特定实施例，而不背离本发明的范围。本申请旨在覆盖在本文中所讨论的特定实施例的任何变型和变化。因此，本发明旨在仅由权利要求及其等效限定。

Claims (20)

1.一种用于感测测量电流的电流传感器设备，包括：
半导体芯片，包括磁场敏感元件；
包封物，在其中嵌入所述半导体芯片；
导体，被配置用于承载所述测量电流，所述导体与所述磁场敏感元件电绝缘；以及
重分布结构，包括第一金属层、第二金属层以及在所述第一金属层和所述第二金属层之间延伸的聚合物层，所述第一金属层、所述聚合物层以及所述第二金属层各自在水平方向上延伸，所述第一金属层包括形成所述导体的一部分的第一构造部分，所述第二金属层包括通过所述聚合物层中的开口在垂直方向上被连接至所述第一金属层的所述第一构造部分并且形成所述导体的一部分的第一构造部分，
其中所述第一金属层的所述第一构造部分和所述第二金属层的所述第一构造部分被定位在所述磁场敏感元件之下并且至少部分地与所述磁场敏感元件重叠。
2.根据权利要求1所述的电流传感器设备，其中所述第一金属层还包括：
形成电互连的第二构造部分，所述电互连被配置用于将所述半导体芯片的输入/输出电极或电源电极电耦合至所述电流传感器设备的外部端子。
3.根据权利要求1所述的电流传感器设备，其中所述重分布结构还包括：
有机绝缘层，在所述半导体芯片与所述重分布结构的所述第一金属层之间延伸。
4.根据权利要求1所述的电流传感器设备，其中：
所述半导体芯片具有第一主表面和第二主表面；
所述包封物具有第一主表面和第二主表面；
所述半导体芯片的所述第一主表面和所述包封物的所述第一主表面面向所述重分布结构；以及
所述半导体芯片的所述第一主表面和所述包封物的所述第一主表面形成公共平面表面。
5.根据权利要求1所述的电流传感器设备，其中所述第一金属层的所述第一构造部分的厚度等于在所述第一金属层的所述第一构造部分外的所述第一金属层的厚度。
6.根据权利要求1所述的电流传感器设备，其中所述第一金属层的所述第一构造部分是所述第一金属层的增强部分，所述增强部分的厚度大于在所述第一金属层的所述第一构造部分外的所述第一金属层的厚度。
7.根据权利要求1所述的电流传感器设备，还包括：
电部件，所述电部件电耦合至所述重分布结构。
8.根据权利要求7所述的电流传感器设备，其中所述电部件是可操作用于控制所述第一金属层的所述第一构造部分中的电流的开关。
9.根据权利要求8所述的电流传感器设备，其中所述第一金属层还包括：
第二构造部分，所述第二构造部分形成电互连，所述电互连被配置用于将所述半导体芯片的输入/输出电极或电源电极电耦合至所述电流传感器设备的外部端子，其中所述电部件与所述第二构造部分电流地分离。
10.根据权利要求7所述的电流传感器设备，其中所述电部件是无源器件，所述无源器件包括选自由电阻器、电容器、电感器和集成的无源器件(IPD)芯片构成的组的一个或多个器件。
11.根据权利要求7所述的电流传感器设备，其中所述电部件是有源器件，所述有源器件包括选自由控制器、微处理器和用于无线通信的芯片构成的组的一个或多个器件。
12.根据权利要求7所述的电流传感器设备，其中所述电部件电耦合至所述重分布结构的金属层的被配置为电阻器、电容器、电感器或天线的构造部分。
13.根据权利要求7所述的电流传感器，其中所述电部件的数据传送和/或能量传送是无接触的。
14.根据权利要求2所述的电流传感器，其中所述重分布结构还包括：
有机绝缘层，在所述半导体芯片与所述重分布结构的所述第一金属层之间延伸，并且其中
所述有机绝缘层的竖直击穿电压在所述第一金属层的所述第一构造部分与所述第二构造部分之间的水平击穿电压的1/3至3倍的范围内。
15.一种用于感测测量电流的电流传感器设备，包括：
半导体芯片，具有包含磁场敏感元件的第一主表面；以及
重分布结构，在所述半导体芯片的所述第一主表面之上延伸，所述重分布结构包括第一金属层、有机绝缘层、第二金属层和聚合物层，所述第一金属层被配置为形成用于承载所述测量电流的导体，所述有机绝缘层在所述导体与所述半导体芯片的所述第一主表面之间延伸，所述第二金属层包括第一构造部分，所述聚合物层在所述第一金属层和所述第二金属层之间延伸，
其中所述第一金属层、所述聚合物层以及所述第二金属层各自在水平方向上延伸，
其中所述第二金属层的所述第一构造部分通过所述聚合物层中的开口在垂直方向上被连接至所述第一金属层的第一构造部分并且形成所述导体的一部分，
其中所述第一金属层的所述第一构造部分和所述第二金属层的所述第一构造部分被定位在所述磁场敏感元件之下并且至少部分地与所述磁场敏感元件重叠。
16.根据权利要求15所述的电流传感器设备，其中所述半导体芯片的所述第一主表面还包括至少一个芯片电极，并且其中所述至少一个芯片电极经由由所述重分布结构形成的电互连而被电耦合至所述电流传感器设备的外部端子。
17.根据权利要求16所述的电流传感器设备，其中所述电互连包括所述第一金属层的第二构造部分。
18.根据权利要求17所述的电流传感器设备，还包括：
电部件，被配置用于开关所述第一金属层的所述第一构造部分中的电流并且与所述第二构造部分电流地分离。
19.一种制造用于测量流经导体的电流的电流传感器设备的方法，所述方法包括：
将至少两个半导体芯片放置在临时载体上，每个半导体芯片包括磁场敏感元件；
利用包封材料覆盖所述至少两个半导体芯片以形成包封物；
从所述包封物去除所述临时载体；
在从所述临时载体释放主表面之后，在所述至少两个半导体芯片的所述主表面之上施加有机绝缘层；
在所述有机绝缘层之上施加第一金属层；
对所述第一金属层进行构造以包括第一构造部分，每个第一构造部分形成所述电流传感器设备的所述导体的一部分；
在所述第一金属层的顶部施加聚合物层；
将所述聚合物层之上施加第二金属层，所述聚合物层在所述第一金属层和所述第二金属层之间延伸；
对所述第二金属层进行构造以包括通过所述聚合物层中的开口在垂直方向上被连接至所述第一金属层的所述第一构造部分并且形成所述电流传感器设备的所述导体的一部分的第一构造部分；以及
分割所述至少两个半导体芯片，
其中所述第一金属层、所述聚合物层以及所述第二金属层各自在水平方向上延伸，
其中所述第一金属层的所述第一构造部分和所述第二金属层的所述第一构造部分被定位在所述磁场敏感元件之下并且至少部分地与所述磁场敏感元件重叠。
20.根据权利要求19所述的方法，其中利用包封材料覆盖所述至少两个半导体芯片包括：将箔层压于所述至少两个半导体芯片和所述临时载体之上，或者通过模制施加所述包封材料。
CN201410469937.3A 2013-09-16 2014-09-15 电流传感器设备 Active CN104459273B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/027,710 US9553208B2 (en) 2013-09-16 2013-09-16 Current sensor device
US14/027,710 2013-09-16

Publications (2)

Publication Number Publication Date
CN104459273A CN104459273A (zh) 2015-03-25
CN104459273B true CN104459273B (zh) 2018-03-27

Family

ID=52580119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410469937.3A Active CN104459273B (zh) 2013-09-16 2014-09-15 电流传感器设备

Country Status (3)

Country Link
US (1) US9553208B2 (zh)
CN (1) CN104459273B (zh)
DE (1) DE102014113313B4 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711474B2 (en) * 2014-09-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure with polymeric layer and manufacturing method thereof
US20160211221A1 (en) * 2015-01-16 2016-07-21 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI607539B (zh) * 2015-02-16 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法
DE102015115722A1 (de) 2015-09-17 2017-03-23 Osram Opto Semiconductors Gmbh Träger für ein Bauelement, Bauelement und Verfahren zur Herstellung eines Trägers oder eines Bauelements
US10002829B2 (en) * 2015-11-30 2018-06-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10186468B2 (en) 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package
CN109416377B (zh) * 2016-07-15 2021-08-06 阿尔卑斯阿尔派株式会社 电流传感器
DE102017212748B4 (de) * 2017-07-25 2021-02-11 Infineon Technologies Ag Sensorvorrichtungen und Verfahren zum Herstellen von diesen
DE102019103030B4 (de) * 2018-04-04 2022-03-31 Infineon Technologies Ag Transistorvorrichtungen sowie Verfahren zur Herstellung und zum Betreiben von Transistorvorrichtungen
US20190326257A1 (en) * 2018-04-24 2019-10-24 Rahul Agarwal High density fan-out packaging
DE102018114426A1 (de) 2018-06-15 2019-12-19 Infineon Technologies Ag Stromsensorpackage mit kontinuierlicher Isolation
DE102019110570B4 (de) * 2019-04-24 2023-05-25 Infineon Technologies Ag Magnetfeldsensorpackage mit integrierter passiver komponente
DE102019123472B3 (de) * 2019-09-02 2021-03-04 Infineon Technologies Ag Sensorvorrichtungen mit Sensorchip und Stromschiene
DE102019125537B3 (de) 2019-09-23 2021-02-18 Infineon Technologies Ag Sensorvorrichtungen mit Sensorchip und Stromschiene
CN117615635A (zh) * 2022-08-22 2024-02-27 迈来芯电子科技有限公司 磁传感器器件以及生产磁传感器器件的方法
DE102022121177A1 (de) 2022-08-22 2024-02-22 Tdk-Micronas Gmbh Sensorvorrichtung und sensoranordnung zur ermittlung eines elektrisch induzierten magnetfeldes

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604535A (en) * 1981-05-13 1986-08-05 Hitachi, Ltd. FET-bipolar switching device and circuit
US5041780A (en) * 1988-09-13 1991-08-20 California Institute Of Technology Integrable current sensors
CN101459127A (zh) * 2007-12-14 2009-06-17 英飞凌科技股份有限公司 传感器模块及其制造方法
CN102236042A (zh) * 2010-04-08 2011-11-09 英飞凌科技股份有限公司 磁场电流传感器
CN102331519A (zh) * 2010-06-10 2012-01-25 英飞凌科技股份有限公司 磁场电流传感器
CN102856303A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 一种半导体芯片
CN102970009A (zh) * 2011-08-31 2013-03-13 瑞萨电子株式会社 半导体集成电路和包括半导体集成电路的驱动设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001165963A (ja) 1999-12-09 2001-06-22 Sanken Electric Co Ltd ホール素子を備えた電流検出装置
DE102006058010B9 (de) * 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
US8704514B2 (en) 2010-02-11 2014-04-22 Infineon Technologies Ag Current sensor including a sintered metal layer
US8890269B2 (en) * 2012-05-31 2014-11-18 Stmicroelectronics Pte Ltd. Optical sensor package with through vias
US9040355B2 (en) * 2012-07-11 2015-05-26 Freescale Semiconductor, Inc. Sensor package and method of forming same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604535A (en) * 1981-05-13 1986-08-05 Hitachi, Ltd. FET-bipolar switching device and circuit
US5041780A (en) * 1988-09-13 1991-08-20 California Institute Of Technology Integrable current sensors
CN101459127A (zh) * 2007-12-14 2009-06-17 英飞凌科技股份有限公司 传感器模块及其制造方法
CN102236042A (zh) * 2010-04-08 2011-11-09 英飞凌科技股份有限公司 磁场电流传感器
CN102331519A (zh) * 2010-06-10 2012-01-25 英飞凌科技股份有限公司 磁场电流传感器
CN102856303A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 一种半导体芯片
CN102970009A (zh) * 2011-08-31 2013-03-13 瑞萨电子株式会社 半导体集成电路和包括半导体集成电路的驱动设备

Also Published As

Publication number Publication date
CN104459273A (zh) 2015-03-25
DE102014113313A1 (de) 2015-03-19
US9553208B2 (en) 2017-01-24
DE102014113313B4 (de) 2017-09-14
US20150076636A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
CN104459273B (zh) 电流传感器设备
CN110797172B (zh) 包括具有嵌体的嵌入的电感器的部件承载件
CN103579205B (zh) 集成系统和制作该集成系统的方法
CN103715181B (zh) 半导体封装及其制造方法
US9160423B2 (en) Die-to-die inductive communication devices and methods
CN103579190B (zh) 芯片封装件和用于制造芯片封装件的方法
CN104347561B (zh) 具有无源器件的芯片封装
US9219028B1 (en) Die-to-die inductive communication devices and methods
CN102980917A (zh) 传感器装置及方法
US20150004902A1 (en) Die-to-die inductive communication devices and methods
US9121885B2 (en) Sensor package and method of manufacturing thereof
CN103915355B (zh) 封装结构的形成方法
US9466413B2 (en) Die-to-die inductive communication devices and methods
CN104051363B (zh) 芯片封装和用于制造该芯片封装的方法
CN105304613A (zh) 半导体器件和方法
CN105845672B (zh) 封装结构
TW201442146A (zh) 絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器
US10887977B2 (en) Hybrid component carrier and method for manufacturing the same
CN102156900A (zh) 用于半导体芯片、多芯片模块和衍生产品的远程真实性检验的无线通信装置
CN107403790A (zh) 具有片上天线的半导体器件及其制造方法
CN110211931A (zh) 一种三维封装结构及其制造方法
KR102532081B1 (ko) 강화된 속성들을 가진 플립 칩 모듈
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统
CN215933597U (zh) 芯片封装结构
US20210241952A1 (en) Substantially Annular Magnetic Member With Magnetic Particles in Non-Magnetic Matrix For Component Carrier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant