CN117615635A - 磁传感器器件以及生产磁传感器器件的方法 - Google Patents

磁传感器器件以及生产磁传感器器件的方法 Download PDF

Info

Publication number
CN117615635A
CN117615635A CN202311058494.4A CN202311058494A CN117615635A CN 117615635 A CN117615635 A CN 117615635A CN 202311058494 A CN202311058494 A CN 202311058494A CN 117615635 A CN117615635 A CN 117615635A
Authority
CN
China
Prior art keywords
sensor
substrate
substrates
magnetic
magnetic sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311058494.4A
Other languages
English (en)
Inventor
A·范德维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Electronic Technology Co ltd
Original Assignee
Melexis Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Electronic Technology Co ltd filed Critical Melexis Electronic Technology Co ltd
Publication of CN117615635A publication Critical patent/CN117615635A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0047—Housings or packaging of magnetic sensors ; Holders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L3/00—Measuring torque, work, mechanical power, or mechanical efficiency, in general
    • G01L3/02—Rotary-transmission dynamometers
    • G01L3/04—Rotary-transmission dynamometers wherein the torque-transmitting element comprises a torsionally-flexible shaft
    • G01L3/10—Rotary-transmission dynamometers wherein the torque-transmitting element comprises a torsionally-flexible shaft involving electric or magnetic means for indicating
    • G01L3/101—Rotary-transmission dynamometers wherein the torque-transmitting element comprises a torsionally-flexible shaft involving electric or magnetic means for indicating involving magnetic or electromagnetic means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L3/00—Measuring torque, work, mechanical power, or mechanical efficiency, in general
    • G01L3/02—Rotary-transmission dynamometers
    • G01L3/04—Rotary-transmission dynamometers wherein the torque-transmitting element comprises a torsionally-flexible shaft
    • G01L3/10—Rotary-transmission dynamometers wherein the torque-transmitting element comprises a torsionally-flexible shaft involving electric or magnetic means for indicating
    • G01L3/101—Rotary-transmission dynamometers wherein the torque-transmitting element comprises a torsionally-flexible shaft involving electric or magnetic means for indicating involving magnetic or electromagnetic means
    • G01L3/102—Rotary-transmission dynamometers wherein the torque-transmitting element comprises a torsionally-flexible shaft involving electric or magnetic means for indicating involving magnetic or electromagnetic means involving magnetostrictive means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/022—Measuring gradient
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H10N35/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H10N35/101—Magnetostrictive devices with mechanical input and electrical output, e.g. generators, sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H10N35/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10333—Indium arsenide [InAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及磁传感器器件以及生产磁传感器器件的方法。一种晶圆级封装磁传感器器件(100)，包括：第一半导体衬底(109)，该第一半导体衬底(109)包括处理电路，该处理电路被配置成用于接收多个传感器信号，并且用于确定至少一个差信号(ΔBz)，并且用于提供从所述差信号得出的输出信号；以及多个传感器衬底，该多个传感器衬底包括具有第一磁传感器(S1)的第二半导体衬底(106a)和具有第二磁传感器(S2)的第三半导体衬底(106b)；第一半导体衬底(109)被布置在多个传感器衬底之间的位置处；衬底借助于至少一个再分布层(RDL)被电连接。

Description

磁传感器器件以及生产磁传感器器件的方法
技术领域
本发明总体上涉及磁传感器器件领域以及生产磁传感器器件的方法。
背景技术
磁传感器器件(例如，电流传感器、扭矩传感器等)是本领域已知的。它们基于测量一个或多个传感器位置处的磁场特性。取决于应用，(一个或多个)测得的磁场特性可用于扣除另一个量(诸如例如，电流强度、磁体的位置、施加在轴上的扭矩等)。
存在磁传感器器件、系统和方法的许多变体，从而解决以下要求中的一项或多项：使用简单或便宜的磁结构、使用简单或便宜的传感器器件、能够在相对较大的范围内进行测量、能够以高准确度进行测量、仅要求简单的算法、能够以高速进行测量、对定位误差是高度稳健的、对外部干扰场是高度稳健的，能够检测错误，能够检测并校正错误，具有良好的信噪比(signal-to-noise ratio，SNR)，是机械上紧凑的，等等。这些要求中的两个或更多个要求经常相互冲突，因此需要作出权衡。
这些要求中的两个或更多个要求经常相互冲突，因此需要作出权衡。
总是存在改进或替代的空间。
发明内容
本发明的实施例的目的在于提供一种磁传感器器件和生产该磁传感器器件的方法、以及使用此类磁传感器器件的传感器系统。
本发明的实施例的目的还在于提供具有改进的准确度(例如，具有更好的信噪比并且对外部干扰场不太敏感)的此类器件和系统。
本发明的实施例的目的还在于提供能够测量相对弱的磁场(例如，具有小于10mT、或小于3mT、或小于1mT的磁场强度)的此类器件。
本发明的实施例的目的还在于提供能够测量相对间隔较远(例如，从3.0mm至25mm)的两个或更多个传感器位置处的磁场分量而无需印刷电路板的磁传感器器件。
本发明的实施例的目的还在于提供具有至少两个传感器位置的磁传感器器件，该至少两个传感器位置的距离和/或灵敏度可以针对特定应用进行定制而无需完全重新设计。
由本发明提供的磁传感器器件在电动自行车、汽车应用、工业应用和机器人应用中使用。
这些和其他目标通过本发明的实施例被实现。
根据第一方面，本发明提供了一种磁传感器器件，该磁传感器器件包括：第一半导体衬底(本文中也称为“主衬底”)，该第一半导体衬底具有包括用于处理传感器信号的处理电路的有源表面；多个传感器衬底，该多个传感器衬底被配置成用于提供多个传感器信号，至少包括：第二半导体衬底(本文中也称为“第一传感器衬底”)和第三半导体衬底(本文中也称为“第二传感器衬底”)，该第二半导体衬底具有包括第一磁传感器的有源表面，该第一磁传感器被配置成用于提供至少第一传感器信号，该第三半导体衬底具有包括第二磁传感器的有源表面，该第二磁传感器被配置成用于提供至少第二传感器信号；其中，传感器器件是晶圆级封装器件；第一衬底位于多个传感器衬底之间的位置处；第一半导体衬底借助于至少一个再分布层被电连接到传感器衬底中的每一个衬底；第一半导体衬底借助于所述至少一个再分布层被电连接到多个端子(本文中也称为“外部触点”)；处理电路被配置成用于接收所述多个传感器信号或从其得出的信号，并且用于确定所述信号之间的至少一个差，并且用于提供从所述至少一个差得出的输出信号(例如，电流值或扭矩值)。
重要的是，该传感器器件是由晶圆级封装形成的。在此类工艺中，“已知良好的管芯”被组装在一起以形成单个器件。
利用“传感器信号或从其得出的信号”意指例如其经放大的和/或经数字化的版本。
这种磁传感器器件的优点在于可以通过改变封装布局和/或通过在非易失性存储器中编程另一函数或K值来针对特定应用(例如，在哪些磁场分量以及多少个磁场分量被测量的方面，以及在这些传感器位置之间的距离的方面)进行定制，而无需改变半导体衬底本身。
换句话说，从传感器衬底到主衬底的电连接以及从主衬底到外部端子的电连接被形成在所述一个或多个RDL层中。优点在于外部端子与RDL层直接接触，从而允许它们可以使用光刻工艺来生产。使用引线框架时情况并非如此。
端子可以至少部分地位于再分布层内部。
在实施例中，输出与两个磁场分量值之间的差成比例，或者作为所述差的分段线性函数。
在实施例中，处理电路是可编程的(例如，借助于常数、或借助于可选择函数、或借助于分段线性逼近函数等)，器件可在各种域(例如，如电流传感器、扭矩传感器等)中使用。处理电路可以包括具有随机存取存储器(例如，RAM)和非易失性存储器(例如，闪存)的可编程处理器。闪存可以包含至少一个常量值(例如，用于乘以至少一个差的缩放因子K)。
在简单的实施例中，传感器器件具有两个“1D磁传感器”，该两个“1D磁传感器”被配置成用于在由所述预定义距离dx间隔开的两个传感器位置处测量在某个方向上定向的磁场分量(例如，Bz1、Bz2)，以及处理电路被配置成用于确定两个测得的值之间的差，以及用于将所述差乘以存储在嵌入主衬底中的非易失性存储器中的预定义常量，以及用于输出结果(例如，作为电流值(例如，以安培表示)或作为扭矩值(例如，以Nm表示))。
第一衬底可以进一步包括偏置和读出电路、差分放大器和ADC(模数转换器)。替代地，这些电路中的一个或多个电路可以位于传感器衬底上。
传感器衬底中的每一个传感器衬底可以包括霍尔元件和四个接触区。这些接触区中的两个接触区可以用于向霍尔元件提供偏置电压或偏置电流，并且这些接触区中的另外两个接触区可以用于读出。
在实施例中，封装进一步包括例如用于抑制噪声和/或用于稳定电压供应、和/或用于减少EMI(电磁干扰)的影响的至少一个无源SMD组件(诸如电阻器或电容器或二极管)。
这提供的重要的优点在于，即使传感器器件未被安装在印刷电路板上，敏感电路也能被更好地保护。这还允许在困难的环境中(诸如例如，靠近电动自行车的轴)更紧凑地安装封装。
在实施例中，第一衬底的有源表面进一步包括第一接触区(例如，第一焊盘)，第二衬底的有源表面进一步包括第二接触区(例如，第二焊盘)，并且第三衬底的有源表面进一步包括第三接触区(例如，第三焊盘)，并且至少一个再分布层(RDL)将第一接触区的第一子集与第二接触区互连，以及将第一接触区的第二子集与第三接触区互连。第一衬底的接触区的第三子集通常连接到所谓的“端子”，如下文所描述。
在实施例中，这些第一接触区、第二接触区和第三接触区(例如，焊盘)中的一些或全部具有涵盖具有长度≤45μm且宽度≤45μm、或长度≤40μm且宽度≤40μm、或长度≤35μm且宽度≤35μm、或长度≤30μm且宽度≤30μm、或长度≤25μm且宽度≤25μm、或长度≤20μm且宽度≤20μm、或长度≤18μm且宽度≤18μm、或长度≤15μm且宽度≤15μm的整体矩形形状的形状。长度和宽度可以≥5μm、或可以≥9μm、或可以≥12μm、或可以≥15μm。此类焊盘对于制作RDL触点足够大，但是对于引线接合不够大。事实上，用于引线接合的焊盘通常需要具有涵盖具有长度≥50μm且宽度≥50μm(例如，长度和宽度在从50μm至100μm的范围内(例如，长度和宽度等于约80μm))的整体矩形形状的形状。
多个端子可以包括用于接收供应电压(例如，VDD)的(例如，触点垫的形式的)一个端子、用于接收参考电压(例如，GND)的一个端子、以及用于提供输出信号的一个输出端子。端子暴露于外界。当然，本发明不限于仅具有三个端子的磁传感器器件。事实上，端子的数量也可以大于三个(例如，至少一个、或至少六个、或至少八个、或至少十个端子)。
外部端子在垂直于衬底的有源表面的方向上的投影可以位于主衬底上(所谓的“扇入”)，或者可以位于主衬底的外围之外(“扇出”)。
优选地，出于由于焊接而引起的应力的原因，(外部)端子的投影不位于传感器衬底上。端子中的一些端子可能位于封装的拐角附近。外部器件可以通过引线接合或焊接等方式被连接至这些端子。
在实施例中，第一衬底与传感器衬底中的每一个传感器衬底间隔开至少1.0mm、或至少1.5mm、或至少2.0mm、或至少2.5mm。
在该实施例中，传感器衬底有意地位于距第一(或主)衬底相对较大的距离处，即使它们的大小和技术允许它们被布置得更近。这是违反直觉的，因为通常封装被制作得“尽可能小”，但此处的情况并非如此。
在实施例中，第一磁传感器和第二磁传感器中的每一者包括至少一个磁敏元件。
在实施例中，每个磁传感器被配置成用于测量在特定方向上(例如，垂直于衬底(本文中通常称为Z方向)、或平行于衬底(本文中通常称为X或Y方向))定向的一个磁场分量。此类磁传感器可以被称为“1D磁像素”。
在实施例中，每个磁传感器被配置成用于测量两个正交磁场分量(例如，平行于衬底定向的两个正交磁场分量，或者一个平行于衬底而另一个正交于衬底定向)。此类磁传感器可以被称为“2D磁像素”。
在实施例中，每个磁传感器被配置成用于测量三个正交磁场分量(例如，平行于衬底定向的两个分量以及垂直于衬底定向的一个分量)。此类磁传感器可以被称为“3D磁像素”。
在实施例中，再分布层的数量为仅一个或仅两个。
这提供了更便宜和更薄的封装的优点，并且避免了对复杂的三维再分布层的需要。
第一半导体衬底可以是CMOS衬底。
在实施例中，第一半导体衬底主要包括硅；并且第二半导体衬底和第三半导体衬底主要包括硅。
在实施例中，第一半导体衬底主要包括硅；并且第二半导体衬底和第三半导体衬底是分立的(例如，单独的)硅衬底。
该解决方案比在CMOS芯片中集成霍尔传感器更具成本效益，由于扇出重组的晶圆的每单位面积价格远低于信号调节CMOS电路的晶圆处理的每单位面积价格。
分立的硅衬底可以包括利用与标准CMOS处理不兼容的专用制造工艺制成的霍尔板，但是该霍尔板提供比CMOS霍尔板更好的性能(例如，更高的灵敏度)。
在实施例中，主衬底以及传感器衬底以CMOS技术来制成，但是使用不同的技术节点。
在实施例中，主衬底是CMOS硅衬底，而传感器衬底是双极硅衬底。
在实施例中，主衬底可以使用第一类型的传感器元件(例如，水平霍尔元件或垂直霍尔元件)，而传感器衬底可以使用另一种类型的传感器元件(例如，磁阻元件(例如，AMR或XMR元件)、或GMI传感器)。
在实施例中，第一半导体衬底主要包括硅；并且第二半导体衬底和第三半导体衬底包括选自III-V族的化合物半导体材料(例如，Ga-As或In-As)。
该实施例提供了以下优点的组合：(1)具有高灵敏度(例如，比在标准CMOS中实现的水平霍尔传感器大大约一数量级)的磁传感器，(2)增加传感器元件之间的距离，从而增加差信号，(3)具有成本效益的封装。
在实施例中，第一衬底进一步包括用于测量第一衬底的温度的温度传感器，并且处理电路被配置成用于基于所测得的温度在确定所述差之前对传感器信号进行温度校正。
温度校正可以在模拟域或在数字域中被执行。
在其中传感器包括单个水平霍尔板的实施例中，霍尔板的电阻可用于估计各个霍尔板温度。电阻可以在校准测试期间被确定，并且可以被存储在非易失性存储器中，或者可以在实际使用期间(例如，通过施加已知的偏置电压并测量流过霍尔板的电流，或者通过施加已知的偏置电流并测量霍尔板上的电压)被计算。作为示例，通常一对或多对霍尔板被用于执行逐对差分测量。然后，平均温度读数可用于差分测量的温度补偿。当CMOS衬底上的温度传感器的位置处于与各个霍尔板相交的虚拟圆的中心的附近时，可以从该温度传感器获得该平均温度。
在实施例中，传感器衬底中的每一个传感器衬底进一步包括用于测量所述传感器衬底的温度的温度传感器，并且处理电路被配置成用于基于这些温度信号在确定所述差之前对传感器信号进行温度校正。
在实施例中，传感器衬底的传感器基本上位于虚拟圆上，并且传感器衬底的数量是两个，并且传感器相隔180°被定位。
在实施例中，传感器衬底的传感器基本上位于虚拟圆上，并且传感器衬底的数量为三个，并且传感器相隔120°被定位。
在实施例中，传感器衬底的传感器基本上位于虚拟圆上，并且传感器衬底的数量是四个，并且传感器相隔90°被定位。
在实施例中，传感器衬底的传感器基本上位于虚拟圆上，并且传感器衬底的数量是三个，并且传感器相隔90°被定位。
在实施例中，磁传感器器件仅包括两个传感器衬底，并且第一衬底位于第一传感器衬底与第二传感器衬底之间(例如，在两个传感器衬底之间的中间)，例如，如图1A、图1B、图5中所图示。
在实施例中，磁传感器器件仅包括三个传感器衬底。这些传感器衬底可以位于虚拟圆或虚拟椭圆上，并且衬底可被布置成使得第一衬底的几何中心位于所述虚拟圆或虚拟椭圆内部(例如，靠近所述圆或椭圆的中心)，例如，如图6中所图示。
在实施例中，磁传感器器件仅包括三个传感器衬底。这些传感器衬底可以位于圆或等边三角形上。第一衬底的几何中心优选地位于所述虚拟圆或三角形内部(例如，在其中心附近)。传感器可以相对于该虚拟圆的中心以120°的倍数在角度上间隔开。
在实施例中，磁传感器器件仅包括三个传感器衬底。这些传感器衬底可以位于直角三角形的角处。
在实施例中，磁传感器器件仅包括四个传感器衬底。这些传感器衬底可以位于圆或方形或菱形上。第一衬底的几何中心优选地位于所述虚拟圆或方形或菱形内部(例如，在其中心附近)，例如，如图7中所图示。
在实施例中，第一衬底具有至多2.0mm×2.0mm或至多1.5mm×1.5mm的大小，并且传感器衬底中的每一个传感器衬底具有至多0.8mm×0.8mm或至多0.5mm×0.5mm或至多0.4mm×0.4mm或至多0.3mm×0.3mm、或至多0.25mm×0.25mm的大小。主要优点在于传感器衬底的接触区将借助于一个或多个RDL层连接到主衬底的接触区，因为此类接触区可能会小于要借助于接合线或线接合连接的接触区。结果，与具有相同磁传感器但不具有将使用接合线或线接合连接的接触区的传感器衬底相比，传感器衬底的大小也可以被减小。
在实施例中，第一衬底具有至多2.0×2.0mm的大小，并且传感器衬底中的每一个传感器衬底具有至多0.8×0.8mm的大小，并且传感器衬底在具有在从4.0mm至25.0mm范围内的直径的虚拟圆上等距间隔(例如，2×180°、或3×120°、或3×90°，或4×90°)。
在实施例中，第一衬底包括附加的磁传感器。
在该实施例中，不仅传感器衬底包括磁传感器，而且第一衬底也包括磁传感器。该磁传感器可以被嵌入在第一衬底中，或者被安装在第一衬底上(例如，作为薄半导体层)。
在实施例中，主衬底可以使用第一类型的传感器元件(例如，水平霍尔元件或垂直霍尔元件)，并且传感器衬底可以使用另一种类型的传感器元件(例如，磁阻元件(例如，AMR或XMR元件)、或GMI传感器)。
在实施例中，第一衬底的有源表面和多个传感器衬底的有源表面位于单个平面中(即，它们是共面的)。
优点在于，即使衬底具有不同的厚度，三个衬底的有源表面也位于同一(虚拟)平面中。这使得将三个衬底安装在距外部对象(例如，轴、磁体表面等)相同的距离处是可能的。
这还允许再分布RDL层的通孔中的许多或所有通孔(在垂直于衬底的方向上)具有基本上相同的长度。
在实施例中，第一衬底的有源表面包括多个第一接触区(例如，焊盘)，第二衬底的有源表面包括多个第二接触区(例如，焊盘)，并且第三衬底的有源表面包括多个第三接触区(例如，焊盘)；并且至少一个再分布层(RDL)将第一接触区的第一子集与第二接触区互连，以及将第一接触区的第二子集与第三接触区互连；并且第一接触区、第二接触区和第三接触区中的至少一些或全部具有涵盖具有长度和宽度≤45μm(即，长度≤45μm且宽度≤45μm)的整体矩形形状的形状。
在实施例中，第一接触区(例如，焊盘)中的一些或全部具有涵盖具有长度和宽度≤45μm(即，长度≤45μm且宽度≤45μm)、或≤40μm、或≤35μm、或≤30μm、或≤25μm、或≤20μm、或≤18μm、或≤15μm的整体矩形形状的形状。长度和宽度可以≥5μm(即，长度≥5μm且宽度≥5μm)、或≥9μm、或≥12μm、或≥15μm。
在实施例中，第二接触区和第三接触区(例如，焊盘)中的一些或全部具有涵盖具有长度和宽度≤45μm(即，长度≤45μm且宽度≤45μm)、或≤40μm、或≤35μm、或≤30μm、或≤25μm、或≤20μm、或≤18μm、或≤15μm的整体矩形形状的形状。长度和宽度可以≥5μm(即，长度≥5μm且宽度≥5μm)、或≥9μm、或≥12μm、或≥15μm。
根据第二方面，本发明还提供了一种生产根据第一方面中的任一项的磁传感器器件的方法，包括以下步骤：a)提供第一半导体衬底，该第一半导体衬底具有至少包括处理电路的有源表面，该处理电路被配置成用于接收多个传感器信号，并且用于确定这些传感器信号或从这些传感器信号得出的信号之间的至少一个差，并且用于提供从所述至少一个差得出的输出信号；b)提供多个传感器衬底，该多个传感器衬底至少包括第二半导体衬底和第三半导体衬底，第二半导体衬底具有包括第一磁传感器的有源表面，并且第三半导体衬底具有包括第二磁传感器的有源表面；c)将第一半导体衬底布置在位于多个传感器衬底之间的位置处；d)借助于至少一个再分布层将第一半导体衬底电连接到传感器衬底中的每一个传感器衬底。
由处理电路提供的值可以是电流值(例如，以安培表示)或扭矩值(例如，以Nm表示)。
步骤c)中提供的第一衬底可以进一步包括非易失性存储器，该非易失性存储器包含用于计算所述电流值(例如，以安培表示)或所述扭矩值(例如，以Nm表示)的至少一个参数(例如，K)。
步骤d)可以包括：将三个衬底上下颠倒放置(即，其中它们的有源表面面向基板)，并且可以进一步包括将衬底包覆成型成重组的晶圆。
在实施例中，步骤c)包括：提供基础衬底(例如，玻璃衬底或金属衬底)；将第一半导体衬底、第二半导体衬底和第三半导体衬底放置成第一半导体衬底的有源表面、第二半导体衬底的有源表面和第三半导体衬底的有源表面面向基础衬底；(该步骤可以包括使用临时接合材料)以及利用环氧模制化合物对衬底进行包覆成型，以及固化(由此提供重组的晶圆)。在实施例中，步骤a)中提供的第一半导体衬底的有源表面包括第一接触区(例如，焊盘)；以及步骤b)中提供的第二衬底的有源表面包括第二接触区(例如，焊盘)；以及步骤b)中提供的第三衬底的有源表面包括第三接触区(例如，焊盘)；并且这些第一接触区、第二接触区和第三接触区中的至少一些或全部具有涵盖具有长度和宽度≤45μm(即，长度≤45μm且宽度≤45μm)、或≤40μm、或≤35μm、或≤30μm、或≤25μm、或≤20μm、或≤18μm、或≤15μm的整体矩形形状的形状。长度和宽度可以≥5μm(即，长度≥5μm且宽度≥5μm)、或≥9μm、或≥12μm、或≥15μm。
在实施例中，第一接触区(例如，焊盘)中的一些或全部具有涵盖具有长度和宽度≤45μm(即，长度≤45μm且宽度≤45μm)、或≤40μm、或≤35μm、或≤30μm、或≤25μm、或≤20μm、或≤18μm、或≤15μm的整体矩形形状的形状。长度和宽度可以≥5μm(即，长度≥5μm且宽度≥5μm)、或≥9μm、或≥12μm、或≥15μm。
在实施例中，第二接触区和第三接触区(例如，焊盘)中的一些或全部具有涵盖具有长度和宽度≤45μm(即，长度≤45μm且宽度≤45μm)、或≤40μm、或≤35μm、或≤30μm、或≤25μm、或≤20μm、或≤18μm、或≤15μm的整体矩形形状的形状。长度和宽度可以≥5μm(即，长度≥5μm且宽度≥5μm)、或≥9μm、或≥12μm、或≥15μm。
在实施例中，步骤d)包括：在有源表面的顶部上提供钝化层(例如，聚酰亚胺层)，并且对该钝化层进行图案化以使焊盘开放。
上文所描述的方法中，其中使用已知良好管芯(KGD)构建重组的晶圆，随后在重组的晶圆的顶部构建RDL的过程被称为“芯片优先/SDL最后”扇出晶圆级封装(FOWLP)方法。
在实施例中，步骤d)包括：在光致抗蚀剂模具中(例如，使用铜)电镀或蚀刻，以便(例如，借助于铜连接)提供所述电耦合。
在实施例中，步骤d)包括：沉积金属层(例如，铝)并通过蚀刻所述金属层来提供所述电耦合。
优选地，步骤e)在至多350℃或至多300℃的温度下被执行。
方法可以进一步包括以下步骤：移除基板；
在实施例中，步骤c)可以进一步包括以下步骤：将重组的晶圆接合至涂覆有释放层和接合材料的临时载体；并且步骤d)可以进一步包括以下步骤：对载体进行解除接合并清除接合材料。
在实施例中，方法进一步包括：提供第二钝化层(例如，聚酰亚胺层)；以及对第二钝化层进行开口以用于形成至第一衬底的焊盘或连接区的子集的电连接(例如，供电电压和接地电压、通信接口或输出)；以及在所述开口中提供贵金属(例如，银或金)，从而形成所述外部端子。
在实施例中，方法进一步包括以下步骤：通过锯切或通过激光切割来分离(或分开)各个传感器器件。
在实施例中，方法进一步包括以下步骤：在分离的步骤之前对各个传感器器件进行晶圆级测试或验证。晶圆级测试要求更少的处置，并且因此效率更高。
根据第三方面，本发明还提供了电流传感器系统，包括：电导体(例如，汇流条)，该电导体被配置成用于传导要被测量的电流；根据第一方面的磁传感器器件，该磁传感器器件被布置在电导体附近，并且被配置成用于测量由所述电流在流过所述电导体时生成的磁场的两个磁场分量，并且用于确定这些磁场分量的差，并且用于将要被测量的电流确定为与所述磁场差成比例的值。
在实施例中，磁场差ΔBz乘以常量K，该常量K是硬编码的、或者存储在传感器器件的非易失性存储器中。
电导体位于磁传感器器件的外部。
根据第四方面，本发明还提供了一种磁弹性扭矩传感器系统，包括：轴，该轴包括：在第一周向方向上磁化的第一轴向部分，以及在与第一周向方向相反的第二周向方向上磁化的第二轴向部分；根据第一方面的磁传感器器件，该磁传感器器件被布置在轴附近，并且被配置成用于测量由所述轴在扭矩被施加在轴上时生成的磁场的两个磁场分量，并且用于确定这些磁场分量的差，并且用于将要被测量的扭矩确定为所述差的函数。
此类磁弹性扭矩传感器基于磁致伸缩物理效应的反转(借助于所施加的磁场使磁性材料变形)，其中影响经磁化的轴的扭矩引起轴的扭转，并且作为结果引起轴外部的磁场的更改。这种更改对于扭矩的程度非常敏感，并且可以利用磁传感器进行测量。
在实施例中，传感器器件具有两个磁传感器，这两个磁传感器被配置成用于测量在平行于轴的轴向方向上定向的磁场分量(例如，Bax1、Bax2)并且被间隔开与第一轴向部分的中心(例如，m1)与第二轴向部分的中心(例如，m2)之间的轴向距离相对应的预定义距离(例如，dx)。
在实施例中，传感器器件具有两个磁传感器，这两个磁传感器被配置成用于测量在轴的径向方向上定向的磁场分量(例如，Brad1、Brad2)并且被间隔开所述预定义距离(例如，dx)。
在所附独立权利要求和从属权利要求中阐述了本发明的特定和优选方面。来自从属权利要求的特征可以与独立权利要求的特征以及与其他从属权利要求的特征适当地结合，而不仅仅是如在权利要求书中明确阐述的那样。参考此后所描述的(一个或多个)实施例，本发明的这些方面和其他方面将是显而易见的，并且参考此后所描述的(一个或多个)实施例阐明了本发明的这些方面和其他方面。
附图说明
图1A和图1B示出了根据本发明的实施例的磁传感器器件的说明性示例。图1A是俯视图，并且图1B是图1A的磁传感器器件沿线A-A的截面图。
图2是图1A和图1B的磁传感器器件的功能框图。
图3示出了生产如图1A和图1B中所示的磁传感器器件那样的磁传感器器件的方法的流程图。
图4(a)至图4(j)更详细地图示出生产如图1A和图1B中所示的磁传感器器件那样的磁传感器器件的方法的各个步骤。
图5示出了根据本发明的实施例的、仅具有四个端子的另一磁传感器器件的示例。
图6示出了根据本发明的实施例的、具有主衬底和三个传感器衬底的另一磁传感器器件的示例。
图7示出了根据本发明的实施例的、具有主衬底和四个传感器衬底的另一磁传感器器件的示例。
图8A和图8B示出作为本发明的另一实施例的电流传感器系统的示例。
图9示出作为本发明的另一实施例的扭矩传感器系统的示例。
这些附图仅是示意性的且是非限制性的。在附图中，出于说明性目的，要素中的一些要素的大小可被放大且未按比例绘制。权利要求书中的任何附图标记不应被解释为限制范围。在不同的附图中，相同的附图标记指代相同或相似的要素。
具体实施方式
将就具体实施例并且参考特定附图来描述本发明，但是本发明不限于此而仅由权利要求书来限定。
说明书中和权利要求书中的术语第一、第二等用于在类似的要素之间进行区分，而不一定用于描述时间上、空间上、等级上或以任何其他方式的顺序。应当理解的是，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以与本文中所描述或图示的顺序不同的顺序进行操作。
说明书和权利要求书中的术语顶部、下方等等用于描述性目的并且不一定用于描述相对位置。应当理解的是，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以与本文中所描述或图示的取向不同的取向进行操作。
应当注意的是，权利要求书中所使用的术语“包括”不应被解释为限定于其后列出的手段；它并不排除其他要素或步骤。由此，该术语应被解释为指定如所提到的所陈述的特征、整数、步骤或组件的存在，但不排除一个或多个其他特征、整数、步骤或组件、或其群组的存在或添加。由此，表述“一种包括装置A和B的器件”的范围不应当被限定于仅由组件A和组件B构成的器件。它意味着对于本发明而言，该器件的仅有的相关组件是A和B。
贯穿本说明书对“一个实施例”或“实施例”的引用意指结合该实施例所描述的特定的特征、结构或特性被包括在本发明的至少一个实施例中。由此，短语“在一个实施例中”或“在实施例中”贯穿本说明书在各个地方的出现并不一定全部指代同一实施例，但是可以指代不同实施例。此外，在一个或多个实施例中，如通过本公开会对本领域普通技术人员显而易见的，特定的特征、结构或特性可以以任何合适的方式被组合。
类似地，应当领会的是，在本发明的示例性实施例的描述中，出于精简本公开并辅助对各个发明性方面中的一者或多者的理解的目的，本发明的各个特征有时被一起编组在单个实施例、附图或其描述中。然而，此种公开方法不应被解释为反映要求保护的发明要求比每一项权利要求中明确记载的特征更多的特征的意图。相反，如所附权利要求所反映，发明性方面在于比单个前述公开的实施例的全部特征更少的特征。由此，具体实施方式所附的权利要求由此被明确并入到本具体实施方式中，其中每一项权利要求本身代表本发明的单独实施例。
此外，尽管本文中所描述的一些实施例包括其他实施例中所包括的一些特征但不包括这些其他实施例中所包括的其他特征，但是不同实施例的特征的组合旨在落在本发明的范围内，并且形成如会由本领域技术人员所理解的不同实施例。例如，在所附权利要求中，要求保护的实施例中的任何实施例均可以以任何组合来使用。
在本文中所提供的说明书中，阐述了众多具体细节。然而，应当理解的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其他实例中，公知的方法、结构和技术未被详细示出，以免混淆对本说明书的理解。
在本文档中，缩写“RDL”意指“(一个或多个)再分布层”。
在本文档中，缩写“IMC”意指“集成式磁聚集器”。
在本文档中，缩写“SNR”意指“信噪比”。
在本文档中，缩写“MR元件”意指“磁阻元件”。
在本文档中，术语“磁传感器器件”或“传感器器件”指的是包括被集成在单个封装中并且彼此相邻布置的三个半导体衬底的器件。
本发明的实施例典型地使用被固定到传感器器件并且具有三个轴线X、Y、Z的正交坐标系来描述，其中X轴线和Y轴线平行于衬底，并且Z轴线垂直于衬底。X轴线可以由第一传感器位置和第二传感器位置来限定。
在本文档中，术语“磁传感器”可以指代1D磁像素、或2D磁像素、或3D磁像素。
“1D磁像素”能够测量单个磁场分量，并且可以包括例如单个垂直霍尔元件或单个水平霍尔元件或单个磁阻(MR)元件(例如，GMR元件或XMR元件)。
“2D磁像素”能够测量传感器位置处的两个正交磁场分量。2D磁像素可以包括例如水平霍尔元件和一个垂直霍尔元件，或者圆形IMC，其中两个水平霍尔元件被布置在该IMC的外围附近并且以180°在角度上间隔开。
“3D磁像素”能够测量传感器位置处的三个正交磁场分量。3D磁像素可以包括例如水平霍尔元件和在正交方向上定向的两个垂直霍尔元件，或者圆形IMC，其中四个水平霍尔元件被布置在该IMC的外围附近并且以90°在角度上间隔开。
在本文档中，表述“空间导数”或“导数”或“空间梯度”或“梯度”被用作同义词。在本发明的上下文中，梯度通常被确定为在由预定义距离间隔开的两个不同位置处测得的两个磁场分量值之间的差。理论上，梯度被计算为两个值之间的差除以传感器位置之间的距离“dx”，但在实践中，除以“dx”经常被省略，因为测得的信号无论如何都需要被缩放。
出于该原因，术语“磁场梯度”和“成对差”可被可互换地使用。
本发明总体上涉及在电动自行车、汽车应用、工业应用和/或机器人应用中使用的磁传感器器件领域以及生产这些磁传感器器件的方法。
本发明的发明人面临着必须以对外部干扰场高度不敏感的方式准确地测量磁场的问题。更具体地，发明人被要求针对以下具体问题中的一个或两个具体问题找到一种具有成本效益的解决方案：
(a)准确地测量流过具有在从约2.5mm至约5.0mm甚至最高10.0mm范围内的宽度的汇流条的电流；
(b)准确地测量施加在电动自行车的轴上的扭矩，该轴包括在第一周向方向上磁化的第一轴向部分和在与第一周向方向相反的第二周向方向上磁化的第二轴向部分。第一轴向部分和第二轴向部分可被轴向间隔开至少5.0mm或至少10.0mm的距离。
本发明提出了一种包括至少三个分离的半导体衬底的封装器件，包括：第一半导体衬底和多个传感器衬底。第一半导体衬底(本文中也称为“主衬底”)具有(至少)包括用于处理传感器信号的处理电路的有源表面。第一半导体衬底优选地是CMOS衬底。多个传感器衬底被配置成用于提供多个传感器信号，并且至少包括：第二半导体衬底(本文中也称为“第一传感器衬底”)和第三半导体衬底(本文中也称为“第二传感器衬底”)。第二半导体衬底(即，第一传感器衬底)具有包括第一磁传感器的有源表面。第三半导体衬底具有包括第二磁传感器的有源表面。第一磁传感器被配置成用于提供至少第一传感器信号。第二磁传感器被配置成用于提供至少第二传感器信号。
重要的是，传感器器件是晶圆级封装的器件；第一衬底位于多个传感器衬底之间的位置处；第一半导体衬底借助于至少一个再分布层(RDL)电连接到传感器衬底中的每一个传感器衬底；并且处理电路被配置成用于接收所述多个传感器信号或从所述多个传感器信号得出(例如，在放大和/或数字化之后)的信号，并且用于确定所述信号之间的至少一个差，并且用于提供从所述至少一个差得出的输出信号。
优点在于，该传感器器件是单个封装，因为这(与由两个分离的器件组成的解决方案相比)简化了其相对于另一个对象(诸如例如，汇流条或扭矩杆)的安装。
具有至少三个分离的半导体衬底的主要优点在于它们可以例如使用不同的材料和/或使用不同的技术或工艺、和/或使用不同的缩放来分开地制造。例如，这允许将在一种材料和/或在一个技术节点中实现的处理电路与在另一种材料和/或在另一技术节点中实现的传感器进行组合。例如，这还允许将采用CMOS技术实现的处理电路与采用GaAs或InAs实现的传感器进行组合。
优点在于将三个衬底彼此相邻布置。通过这样做，一个衬底对另一衬底施加机械应力的风险(例如，当它们被安装在彼此顶部时可能会出现这种情况)可以被避免，并且衬底例如由于热耗散而以不同的方式膨胀。
该器件的主要优点在于它允许“收缩”一个衬底(例如，处理衬底)而不更改传感器的位置和/或大小。
取决于传感器元件(例如，1D、2D、3D磁像素)的数量和类型以及在处理电路中实现的特定算法，该传感器器件可以被配置成用于例如作为电流传感器器件或作为扭矩传感器器件进行操作。
通过将衬底彼此相邻放置，衬底在垂直于衬底的方向上的投影不会彼此重叠。这简化了互连的路由。
封装可以具有主要为矩形的形状(如从垂直于有源表面的方向看)。
该传感器器件提供了以下优点的组合：(1)它允许异构集成；(2)允许独立于主衬底的大小而增加传感器元件之间的距离，由此增加了差信号，从而提高了准确度；(3)具有成本效益的封装；(4)允许针对特定应用开发“定制器件”(例如，作为针对具有特定宽度的特定汇流条的电流传感器，而无需重新设计、测试和生产CMOS衬底；(5)在传感器衬底的芯片短缺的情况下，其他传感器衬底可以被使用)。换句话说，这种晶圆级封装在设计上提供了很大的灵活性，并且允许针对各种应用使用和重复使用现有的衬底。
使用良好导热材料(诸如铜)的优点在于至少一个再分布层(RDL)还用作散热器。以这种方式，主衬底与传感器衬底之间的温度差受到限制。这允许传感器衬底的温度通过由位于主衬底上的温度传感器测得的温度来近似。
“磁场差”可以在模拟域、数字域、或者部分地在模拟域且部分地在数字域中被确定。
在优选实施例中，传感器衬底被配置成用于从第一衬底接收偏置电压和/或偏置电流，并且用于将传感器电路的输出(例如，霍尔板的输出或惠斯通电桥的输出)提供到第一衬底以用于进一步处理。
现在参考附图。
图1A和图1B示出了磁传感器器件100的说明性示例。图1A示出了平面图，并且图1B示出了图1A的磁传感器器件沿线A-A的截面图。
器件100包含三个分立的半导体衬底：第一衬底109，该第一衬底109在本文中也称为“主衬底”；以及两个传感器衬底106a、106b。传感器衬底各自包括磁传感器(未明确示出)。
三个衬底被模制化合物101(例如，环氧树脂)包围并借助于模制化合物101保持在适当位置。
为了保持描述简单，假设每个传感器是单个水平霍尔元件，但是，本发明当然不限于此，并且可以包括其他磁传感器、或者两个连接的水平霍尔元件、或者多个霍尔元件(可选地，具有IMC)、或者一个或多个垂直霍尔元件、或者具有至少一个MR元件的惠斯通电桥等。如本领域所公知的，水平霍尔元件通常具有两个“激励节点”，其中电压或电流被施加；以及两个“输出节点”，其中输出信号(例如，输出电压)可以被测量，由此总共需要四个触点。同样，惠斯通电桥也具有两个激励节点和两个输出节点，并且由此也需要四个触点。其他磁传感器(例如，具有两个水平霍尔元件的IMC)可以具有多于四个的触点，如本领域中公知的。在图1A的示例中，传感器衬底106a具有(例如，以焊盘107a的形式的)四个触点，并且传感器衬底106b具有(例如，以焊盘107b的形式的)四个触点。当然，在其他实施例中，触点的数量可以大于四个，或者小于四个(例如，三个)。
第一传感器衬底106a的四个触点107a借助于在一个或多个再分布层(RDL)(本文中也称为“RDL堆叠”)中实现的四个电互连102a与主衬底109的四个触点110a电连接。同样，第二传感器衬底106b的四个触点107b借助于在所述一个或多个RDL层中实现的四个电互连102b与主衬底109的四个触点110b电连接。在水平霍尔元件的情况中，主衬底109可以通过这些触点中的两个触点提供偏置电压或偏置电流，并且可以通过另外两个触点读取传感器信号。但是，当然也可以使用更复杂的偏置和读出方案(例如，使用所谓的自旋电流技术)。
在图1A的示例中，主衬底109还具有经由在至少一个RDL层中形成的互连102c通向多个接触区103的多个触点(例如，焊盘)110c。接触区103可用于形成经封装的器件100的外部端子，如将例如在图4(h)和图4(j)中进一步描述的。
器件100中使用的原理允许在以下冲突的要求之间作出不同的权衡：
i)提供(相对)小的CMOS芯片(例如，具有小于传感器之间的距离“dx”的长度和宽度)；
ii)通过增加传感器之间的距离“dx”来测量具有相对较大量值(例如，至少10mT)的磁场差或梯度；
iii)提供单个经封装的器件(由此避免外部导线)；
事实上，所提出的解决方案还提供以下(可选)优点：
iv)它允许在封装阶段“定制”传感器之间的距离而无需重新设计三个衬底中的任何一个衬底。这允许针对一系列小得多的数量优化解决方案。
v)通过使用不同的传感器衬底(例如，Ga-As或In-As)，使用具有高于CMOS传感器的灵敏度的灵敏度的传感器甚至是可能的。
图1B示出了三个半导体衬底109、106a、106b彼此相邻布置。在优选实施例中，衬底被布置成使得它们的“有源表面”是共面的，即使第一衬底(在Z方向上)具有与传感器衬底的厚度不同的厚度。层108a、111、108b分别是第一传感器衬底106a的顶部上的钝化层、第一衬底109的顶部上的钝化层和第二传感器衬底106b的顶部上的钝化层。层104是RDL堆叠的第一钝化层，并且层105是RDL堆叠的第二钝化层。轨道102优选地是铜轨道或铝轨道。它们在传感器衬底的接触区域(例如，焊盘)与主衬底的接触区域(例如，焊盘)之间提供良好的电接触和热接触。封装器件可以具有主要为矩形的形状(如从垂直于衬底的方向看)。
在图1A和图1B中示出的示例中，第一衬底109位于两个传感器衬底106a、106b之间的中间，但这不是对于本发明工作所绝对要求的。
图2是图1A和图1B的磁传感器器件的说明性功能框图。这不是本发明的主要方面，但是出于完整性而被提供。
在示出的示例中，封装器件200包括三个衬底：第一衬底209，该第一衬底209至少包括处理电路201；第二衬底206a，该第二衬底206a至少包括第一磁传感器S1；以及第三衬底206b，该第二衬底206b至少包括第二磁传感器S2。
在图2中示出的示例中，第一衬底209进一步包含偏置和读出电路210，该偏置和读出电路210被配置成用于向第一传感器衬底206a提供第一偏置电压Vbias1(V偏置1)或第一偏置电流，并且用于向第二传感器衬底206b提供第二偏置电压Vbias2(V偏置2)或第二偏置电流。作为响应，第一传感器衬底206a向第一衬底209提供第一传感器信号s1，并且第二传感器衬底206b向第一衬底209提供第二传感器信号s2，以用于进一步处理。
第一衬底可以进一步包括以下各项中的一项或多项：模拟多路复用器、用于对第一信号s1和第二信号s2进行放大的放大器、以及模数转换器ADC等。
第一衬底还可以包括用于测量第一衬底209的温度的温度传感器211。该温度可以用作对第一传感器S1和第二传感器S2的温度的指示，并且可以用于传感器信号的温度补偿。温度补偿可以在模拟域或数字域中实现。
在某些实施例中，当利用已知电流对磁传感器进行偏置时，传感器衬底的温度还可以通过测量供电节点上的所得到的电压差并且通过估计所得到的功率耗散来估计。
在某些实施例中，第一传感器衬底可以进一步包括第一温度传感器，并且第二传感器衬底可以进一步包括第二温度传感器，并且第一传感器衬底会进一步向主衬底提供第一温度信号，并且第二传感器衬底会进一步向主衬底提供第二温度信号。
偏置源(例如，电压源或电流源)可以是独立的电压源或电流源，或者可以是相关的电压源或电流源(例如，如EP3885779(A1)中更详细地描述的，其通过引用以其整体并入本文中)。为了理解本发明，只要在传感器信号之间的差被计算之前传感器信号(在模拟域或数字域中)被温度校正就足够了。如EP3885779(A1)中所解释的，差可以在模拟域中(即，在数字化之前)或在数字域中(即，在数字化之后)被计算。计算模拟域中的差可以减少使ADC饱和的风险，尤其是在存在外部干扰场的情况下。
处理电路201可以包括可编程处理器(例如，可编程DSP(数字信号处理器))。
处理电路201还可以包含存储用于可编程处理器的可编程指令并且还存储至少一个常数K的非易失性存储器203(例如，闪存)。处理电路可以进一步被配置成用于提供从所述差信号得出的输出值，例如，该输出值根据下列公式来计算：输出＝K.(s1-s2)，其中s1是第一传感器信号或从其得出的信号(例如，在放大、温度补偿和数字化之后)，并且s2是第二传感器信号或从其得出的信号(例如，在放大、温度补偿和数字化之后)，并且K是存储在非易失性存储器中的预定义常量。
在另一个或进一步的实施例中，非易失性存储器可以(例如，以多项式系数的形式、或者以表格的形式)存储预定义函数f()，并且处理电路可以进一步被配置成用于提供作为所述差信号的函数的输出值，例如，该输出值根据如下公式来计算：输出＝f(s1-s2)。
这提供的优点在于输出可以是要被测量的电流值(例如，以安培表示)或要被测量的扭矩值(例如，以Nm表示)。
许多变体是可能的，例如，在传感器S1和S2是2D磁像素的情况中，传感器衬底可以具有多于四个触点(例如，六个或八个触点)，并且代替仅一个传感器信号，传感器可以各自提供两个传感器信号；并且偏置和读出电路可以相应地被调节。
在图2中示出的示例中，偏置和读出电路210在第一衬底209上被实现，但这对本发明起作用不是绝对必需的，并且尽管通常不是优选的，但是偏置和读出电路的至少一部分可以在传感器衬底206a、206b上被实现。
在图2中示出的示例中，第一衬底具有可选的温度传感器211，并且传感器衬底不具有温度传感器，但是如上文所解释，在传感器衬底中的每个传感器衬底上提供温度传感器也是可能的。
图3示出了生产如图1A和图1B中所示的磁传感器器件那样的磁传感器器件的方法300的流程图。方法300包括以下步骤：
a)在步骤301中，提供第一半导体衬底109(例如，CMOS衬底)，该第一半导体衬底109具有至少包括处理电路201的有源表面，该处理电路201被配置成用于确定从多个传感器S1、S2获得的信号或从其得出的信号之间的至少一个差(例如，s1-s2)；
b)在步骤302中，提供多个传感器衬底(例如，GaAs或InAs衬底)，该多个传感器衬底至少包括第二半导体衬底和第三半导体衬底，第二半导体衬底106a具有包括第一磁传感器S1的有源表面，并且第三半导体衬底106b具有包括第二磁传感器S2的有源表面；
c)在步骤303中，将第一半导体衬底109布置在位于多个传感器衬底106a、106b之间的位置处；
d)在步骤304中，通过至少一个再分布层(RDL)、或通过RDL堆叠将第一半导体衬底109电连接到传感器衬底106a、106b中的每个传感器衬底。
在一些实施例中，步骤c)可以进一步包括：将第一衬底、第二衬底和第三衬底机械连接到载体衬底。
在该方法的变体中，首先RDL堆叠被形成，并且随后三个衬底被安装在RDL堆叠上，并且电连接到该RDL堆叠。
图4(a)至图4(j)更详细地图示出生产如图1A和图1B中所示的磁传感器器件那样的磁传感器器件的方法的各个步骤。
在描述各个步骤之前，需要注意的是：
-图4(g)示出了其中线A-A穿过传感器衬底106a、106b两者的平面图。图4(a)至图4(f)示出了根据该线A-A的截面图，以及
-图4(j)示出了其中线B-B穿过一个传感器衬底106a并且穿过一个端子触点103的平面图。图4(h)和图4(i)示出了根据该线B-B的截面图。
现在各个步骤可以被描述：
在图4(a)中，载体衬底480(例如，玻璃衬底或金属衬底)被提供。
在图4(b)中，三个半导体衬底被提供，这三个半导体衬底包括：第一半导体衬底109，该第一半导体衬底109至少包括处理电路；第二半导体衬底106a(也称为第一传感器衬底)，该第二半导体衬底106a至少包括第一传感器S1；以及第三半导体衬底106b，该第三半导体衬底106b(也称为第二传感器衬底)至少包括第二传感器S2。第一衬底109优选地是利用CMOS兼容工艺处理的Si衬底。传感器衬底106a、106b可以是与CMOS工艺兼容的Si衬底，或者是与CMOS工艺不兼容但相比于利用CMOS工艺提供具有更高的灵敏度的磁传感器元件的Si衬底，或者可以包括选自III-V族的化合物半导体材料(诸如例如，Ga-As或In-As)。衬底以它们的有源表面面向载体衬底480而被放置(例如，被拾取和被放置)，并且使得第一衬底109被定位在传感器衬底106a、106b之间的区域中。临时接合材料可以用于将衬底临时接合到载体衬底。在传感器衬底106a、106b的有源表面上可以存在钝化层108a、108b(为了不使附图过载，此处未示出，但参见例如图1B)，并且在第一衬底109的有源表面上可以存在钝化层111(例如，图1B中所示)。
图4(c)示出了在利用环氧模制化合物101对衬底进行包覆成型之后以及在固化之后的图4(b)的结构。
图4(d)示出了在对载体衬底480进行解除接合并清除接合材料之后的图4(c)的结构。结果被称为“重组的晶圆”。模制化合物提供结构强度。
优点在于，即使衬底具有不同的厚度，三个衬底的有源表面也位于同一(虚拟)平面中。这允许再分布RDL层的通孔中的许多或所有通孔(在垂直于衬底的方向上)具有基本上相同的长度，从而有益于其生产。另一个优点在于，这使得在一些应用中将三个衬底安装在距外部对象相同的距离处是可能的。
图4(e)示出了被上下颠倒旋转、并且在提供电隔离层104(例如，聚酰亚胺层)之后、并且在对隔离层104进行图案化以创建用于提供通向第一传感器衬底106a上的接触区(例如，焊盘)107a的通道的开口以及到第一衬底109上的接触区(例如，焊盘)110a、110c、110b的开口以及到第二传感器衬底106b上的接触区(例如，焊盘)107b的开口之后的图4(d)的结构。
图4(f)示出了在提供图案化的导电层(例如，通过图案化抗蚀剂并且利用铜电镀)以便在所述接触区107a与110a之间提供电连接102a、并且在所述触点区107b与110b之间提供电连接102b、并且创建电连接102c之后的图4(e)的结构，如将进一步解释的。
图4(h)示出了根据图4(j)的线B-B但是相同结构的截面图，图4(h)的左侧与图4(f)的左侧相同，但右侧是不同的。
图4(i)示出了在施加并图案化顶部钝化层105(例如，第二聚酰亚胺层)从而形成提供通向由电互连102c形成的接触区103的通道的开口之后的图4(h)的结构。贵金属(例如，银或金)可以被提供在这些接触区103的顶部，由此形成封装器件的外部端子。
应当注意的是，图4(a)至图4(j)仅示出了一个传感器器件，但事实上，该工艺是在晶圆级执行的，这意味着在执行图4(a)至图4(j)中示出的步骤时同时形成了相对大量的传感器器件。该方法通常还包括分离(singulation)步骤(例如，通过锯切或通过激光将晶圆切割成单独的传感器器件)。
图5示出了另一磁传感器器件500的示例，磁传感器器件500可以被视为图1(a)和图1(b)中所示的磁传感器器件100的变体。图5的传感器器件500与图1(a)和图1(b)的传感器器件100之间的主要差异在于：传感器器件500仅具有四个端子503。这些端子可被用来例如提供供应电压(VDD)、以及参考电压(GND)、以及输出端口或通信接口(例如，串行通信接口)。
两个传感器衬底可以各自包含能够测量Z方向上的磁场分量的1D磁传感器，并且处理电路可以被配置成用于进一步处理两个传感器信号Bz1、Bz2。
如上文所提及的，传感器衬底中的每个传感器衬底可以可选地进一步包括温度传感器，并且可以被配置成用于向主衬底提供相应的温度信号。
在图5的另一个或进一步的变体(未示出)中，传感器衬底被配置成用于测量平行于半导体衬底的(例如，在X方向或Y方向上定向的)另一磁场分量。
在图5的另一个变体中，传感器衬底可以包括2D或3D磁像素，并且可选地还包括温度传感器。在这种情况中，连接区(例如，焊盘)和电互连的数量可以大于四个。
图6示出了另一磁传感器器件600的示例，磁传感器器件600可以被视为图1(a)和图1(b)中所示的磁传感器器件100的另一变体，或者被视为图5的传感器器件500的变体。图6的传感器器件600与图5的传感器器件500之间的主要差异在于：传感器器件600具有三个传感器衬底606a、606b、606c而不是仅两个传感器衬底。可以看出，第一衬底609被布置在三个传感器衬底606a、606b、606c之间的位置处。尽管不是绝对必需的，但三个传感器衬底可以位于虚拟圆上，并且可以以120°的倍数在角度上间隔开。优选地，虚拟圆的中心(在Z方向上)的投影与第一衬底609相交。在另一实施例中，三个衬底位于直角三角形的角处，从而意味着具有形成90°角的两条边的三角形。三个传感器衬底可以各自包含能够测量Z方向上的磁场分量的1D磁传感器，并且处理电路可以被配置成用于进一步处理三个传感器信号Bz1、Bz2、Bz3。
许多变体是可能的，例如图5中提到的变体。例如，三个传感器衬底可以包括(例如，用于测量Bx或By分量而不是Bz分量的)另一1D磁像素，或者可以包括(例如，测量两个面内分量、或者一个面内分量和一个面外分量的)2D磁像素，或者可以包括3D磁像素。
在实施例中，传感器衬底被布置在直角三角形的角处，并且位于直角角处的传感器衬底是3D磁传感器，并且位于三角形的锐角处的传感器衬底仅是1D或2D磁传感器。
在实施例中，传感器衬底被布置在直角三角形的角处，并且位于直角角处的传感器衬底是2D磁传感器，并且位于三角形的锐角处的传感器衬底仅是1D磁传感器。
在这些实施例中的任一个实施例中，传感器衬底可以各自包括温度传感器。
图7示出了另一磁传感器器件700的示例，磁传感器器件700可以被视为图1(a)和图1(b)中所示的磁传感器器件100的另一变体，或者被视为图5的传感器器件500的变体。图7的传感器器件700与图5的传感器器件500之间的主要差异在于：传感器器件700具有四个传感器衬底706a、706b、706c、706d而不是仅两个传感器衬底。可以看出，第一衬底709被布置在四个传感器衬底之间的位置处。尽管不是绝对必需的，但四个传感器衬底可以位于虚拟圆或虚拟椭圆上，并且可以以90°的倍数在角度上间隔开。或者换句话说，四个传感器可以位于虚拟方形或虚拟菱形的角处。优选地，虚拟圆的中心(在Z方向上)的投影与第一衬底709相交。四个传感器衬底可以各自包含能够测量Z方向上的磁场分量的1D磁传感器，并且处理电路可以被配置成用于进一步处理四个传感器信号Bz1、Bz2、Bz3、Bz4。
同样，许多变体是可能的。例如，传感器衬底可以包括(例如，用于测量Bx或By分量而不是Bz分量的、或者用于测量朝向虚拟圆的中心定向的分量的)另一1D磁像素，或者可以包括(例如，测量两个面内分量、或者一个面内分量和一个面外分量的)2D磁像素，或者可以包括3D磁像素。
在实施例中，传感器衬底被布置在封装的角处(而不是在封装的侧面的中间附近)。以这种方式，在不增加封装器件的大小的情况下传感器衬底之间的距离被增加。
在这些实施例中的任一个实施例中，传感器衬底可以各自包括温度传感器。
图8A和图8B分别以截面图和俯视图示出了作为本发明的另一实施例的电流传感器系统860的示例。电流传感器系统860包括：电导体(例如，汇流条861)；以及如上文所描述的磁传感器器件800，该磁传感器器件800被布置在电导体附近。电导体861位于经封装的传感器器件800的外部，并且可以被布置在电导体的顶部上，或者与其相距某一小距离。磁传感器器件800具有第一衬底809和两个传感器衬底806a、806b，该两个传感器衬底806a、806b被配置成用于测量在要被测量的电流流经所述导体时由要被测量的电流生成的磁场的第一磁场分量Bz1和第二磁场分量Bz2。该磁传感器器件800进一步被配置成用于确定这些磁场分量的差(ΔBz)，并且用于将要被测量的电流(I)确定为与所述磁场差成比例的值(例如，根据公式：I＝K*(Bz1-Bz2)，其中K的值是预定义常量，其可以是硬编码的，或者被存储在传感器器件800的非易失性存储器203中)。
在优选实施例中，导体具有至少3.0mm、或至少5.0mm、或至少7.5mm、或至少10mm的宽度Wc，并且第一传感器S1的磁中心与第二传感器S2的磁中心(例如，水平霍尔元件的几何中心)之间的距离“dx”的比率R以及磁导体的宽度“Wc”是在从80％至120％的范围中、或在从90％至110％的范围中、或在从95％至105％的范围中的值。或者在数学上写成：R＝dx/Wc＝80％至120％。由此，第一磁传感器的中心与第二磁传感器的中心之间的距离dx可以针对特定导体来定制。
图9示出了作为本发明的另一实施例的磁弹性扭矩传感器系统970的示例。一种磁弹性扭矩传感器系统，包括：轴973，该轴973包括在第一周向方向(例如，逆时针)上被磁化的第一轴向部分971和在与第一周向方向相反的第二周向方向(例如，顺时针)上被磁化的第二轴向部分972。此类磁弹性扭矩传感器基于磁致伸缩物理效应的反转(借助于所施加的磁场而使磁性材料变形)，其中影响经磁化的轴的扭矩引起轴的扭转，并且作为结果，引起轴外部的磁场的更改。这种更改对于扭矩的程度非常敏感，并且可以利用磁传感器进行测量。磁致弹性扭矩传感器系统970进一步包括：被布置在轴附近的、如上文所描述的磁传感器器件900。
磁传感器器件可以被配置成用于测量当扭矩被施加在轴上时由所述轴生成的磁场的两个磁场分量(例如，在第一传感器位置处的Bz1和在第二传感器位置处的Bz2，两者都相对于轴在径向方向上被定向)。磁传感器器件900可以被布置成使得第一磁传感器S1位于靠近第一轴向区971的边缘975的轴向位置处，并且使得第二磁传感器S2位于靠近第二轴向区972的边缘977的轴向位置处。磁传感器器件900进一步被配置成用于确定这些磁场分量Bz1、Bz2的磁场差ΔBz，并且用于将要被测量的扭矩(T)确定为所述磁场差的函数(例如，根据公式：T＝K*(Bz1-Bz2)，其中K是预定义常量，其可以通过设计、通过仿真、或通过校准被确定)。K的值可以被存储在传感器器件900的非易失性存储器中。传感器S1、S2可以包括一个或多个水平霍尔元件，例如可以各自包括两个正交偏置的水平霍尔元件。
替代地(未示出)，磁传感器器件被配置成用于测量所述磁场的、平行于轴而被定向的两个磁场分量(例如，第一传感器位置处的Bx1、以及第二传感器位置处的Bx2)。磁传感器器件可以被布置成使得第一磁传感器S1位于第一轴向区971的中间m1附近，并且使得第二磁传感器S2位于第二轴向区972的中间m2附近的轴向位置处。该磁传感器器件被配置成用于确定这些磁场分量Bx1、Bx2的磁场差ΔBx，并且用于将要被测量的扭矩(T)确定为所述磁场差的函数(例如，根据公式：T＝K*ΔBx，其中ΔBx＝(Bx1-Bx2)，并且其中K是预定义常量，其可以被存储在传感器器件900的非易失性存储器中)。传感器S1、S2可以包括一个或多个垂直霍尔元件、或具有一个或多个磁阻元件的惠斯通电桥、或具有两个水平霍尔元件的盘状磁聚集器。
在这两种情况中，磁传感器由距离dx间隔开。假设第一轴向区971在轴向长度L1上方延伸，并且第二轴向区972在轴向长度L2上方延伸，并且第一轴向区和第二轴向区由轴向距离L3间隔开，则距离dx优选地等于约(L1+L3)。由此，这些磁传感器的中心之间的距离dx可以针对特定轴来定制。
第一半导体衬底可以是硅衬底(CMOS衬底)。传感器衬底可以包括选自III-V族的化合物半导体材料(诸如例如，Ga-As或In-As)。相比于CMOS衬底，此类传感器具有更高的灵敏度。

Claims (17)

1.一种磁传感器器件(100；500；600；700；800；900)，所述磁传感器器件(100；500；600；700；800；900)包括：
第一半导体衬底(109)，所述第一半导体衬底(109)具有包括用于处理传感器信号的处理电路的有源表面；
多个传感器衬底(106a、106b)，所述多个传感器衬底(106a、106b)被配置成用于提供多个传感器信号(s1、s2)，所述多个传感器衬底(106a、106b)至少包括第二半导体衬底和第三半导体衬底，所述第二半导体衬底具有包括第一磁传感器(S1)的有源表面，所述第一磁传感器(S1)被配置成用于提供至少第一传感器信号(s1)，所述第三半导体衬底具有包括第二磁传感器(S2)的有源表面，所述第二磁传感器(S2)被配置成用于提供至少第二传感器信号(s2)；
其特征在于：
所述传感器器件是晶圆级封装器件；
所述第一衬底(109)位于所述多个传感器衬底(106a、106b)之间的位置处；
所述第一半导体衬底(109)借助于至少一个再分布层RDL被电连接到所述传感器衬底(106a、106b)中的每一个传感器衬底；
所述第一半导体衬底(109)借助于所述至少一个再分布层RDL被电连接到多个端子(122)；
所述处理电路被配置成用于接收所述多个传感器信号或从所述多个传感器信号得出的信号，并且用于确定所述信号之间的至少一个差，并且用于提供从所述至少一个差得出的输出信号。
2.根据权利要求1所述的磁传感器器件(100；500；600；700；800；900)，
其中，再分布层的数量为仅一个或仅两个。
3.根据权利要求1所述的磁传感器器件(100；500；600；700；800；900)，
其中，所述第一半导体衬底(109)主要包括硅；以及
其中，所述第二半导体衬底和所述第三半导体衬底(106a、106b)主要包括硅，和/或是分立的硅衬底。
4.根据权利要求1所述的磁传感器器件(100；500；600；700；800；900)，
其中，所述第一半导体衬底(109)主要包括硅；以及
其中，所述第二半导体衬底和所述第三半导体衬底(106a、106b)包括选自III-V族的化合物半导体材料。
5.根据权利要求1所述的磁传感器器件(100；500；600；700；800；900)，
其中，所述第一衬底(109)进一步包括用于测量主衬底的温度的温度传感器，并且其中所述处理电路被配置成用于基于所测得的温度在确定所述差之前对所述传感器信号进行温度校正。
6.根据权利要求1所述的磁传感器器件(100；500；600；700；800；900)，
其中，所述传感器衬底(106a、106b)中的每一个传感器衬底进一步包括用于测量所述传感器衬底的温度的温度传感器，并且
其中，所述处理电路被配置成用于基于这些温度信号在确定所述差之前对所述传感器信号进行温度校正。
7.根据权利要求1所述的磁传感器器件(100；500；600；700；800；900)，其中，所述传感器衬底的传感器基本上位于虚拟圆上，并且其中：
所述传感器衬底的数量是两个，并且传感器相隔180°被定位；或者
所述传感器衬底的数量是三个，并且传感器相隔120°被定位；或者
所述传感器衬底的数量是四个，并且传感器相隔90°被定位；或者
所述传感器衬底的数量是三个，并且传感器相隔90°被定位。
8.根据权利要求7所述的磁传感器器件(100；500；600；700；800；900)，
其中，所述第一衬底(109)包括附加的磁传感器。
9.根据权利要求1所述的磁传感器器件(100；500；600；700；800；900)，
其中，所述第一衬底(109)的有源表面和所述多个传感器衬底(106a、106b)的有源表面位于单个平面中。
10.根据权利要求1所述的磁传感器器件(100；500；600；700；800；900)，
其中，所述第一衬底的有源表面包括多个第一接触区，所述第二衬底的有源表面包括多个第二接触区，并且所述第三衬底的有源表面包括多个第三接触区；
并且其中，所述至少一个再分布层RDL将所述第一接触区的第一子集与所述第二接触区互连，并且将所述第一接触区的第二子集与所述第三接触区互连；
并且其中，所述第一接触区、所述第二接触区和所述第三接触区中的至少一些或全部具有涵盖长度≤45μm且宽度≤45μm的整体矩形形状的形状。
11.一种生产根据权利要求1所述的磁传感器器件(100；500；600；700；800；900)的方法(300)，所述方法(300)包括以下步骤：
a)提供(301)第一半导体衬底，所述第一半导体衬底具有至少包括处理电路的有源表面，所述处理电路被配置成用于接收多个传感器信号，并且用于确定所述多个传感器信号或从所述多个传感器信号得出的信号之间的至少一个差，并且用于提供从所述至少一个差得出的输出信号；
b)提供(302)多个传感器衬底，所述多个传感器衬底至少包括第二半导体衬底(106a)和第三半导体衬底(106b)，所述第二半导体衬底(106a)具有包括第一磁传感器(S1)的有源表面，并且所述第三半导体衬底(106b)具有包括第二磁传感器(S2)的有源表面；
c)将所述第一半导体衬底(109)布置(303)在位于所述多个传感器衬底(106a、106b)之间的位置处；
d)借助于至少一个再分布层RDL将所述第一半导体衬底(109)电连接(304)到所述多个传感器衬底(106a、106b)中的每一个传感器衬底。
12.根据权利要求11所述的方法，
其中，步骤a)中提供的所述第一半导体衬底的有源表面包括多个第一接触区，并且步骤b)中提供的所述第二衬底的有源表面包括多个第二接触区，并且步骤b)中提供的所述第三衬底的有源表面包括多个第三接触区；
并且其中，所述第一接触区、所述第二接触区和所述第三接触区中的至少一些或全部具有涵盖长度≤45μm且宽度≤45μm的整体矩形形状的形状。
13.根据权利要求11所述的方法，
其中，步骤c)包括：
提供基础衬底；
将所述第一半导体衬底、所述第二半导体衬底和所述第三半导体衬底放置成所述第一半导体衬底的有源表面、所述第二半导体衬底的有源表面和所述第三半导体衬底的有源表面面向所述基础衬底；以及
利用环氧模制化合物对所述衬底进行包覆成型，以及固化；
和/或其中，步骤d)包括：
在有源表面的顶部上提供钝化层，并对所述钝化层进行图案化以使焊盘开放。
14.根据权利要求11所述的方法，进一步包括：
提供第二钝化层(105)；
对所述第二钝化层(105)进行开口以用于形成到所述第一衬底(109)的焊盘(110c)或连接区的子集的电连接(103)；
在所述开口中提供贵金属，从而形成所述外部端子。
15.根据权利要求11所述的方法，
进一步包括以下步骤：通过锯切或通过激光切割来分离所述传感器器件；以及
进一步包括以下步骤：在分离的步骤之前对各个传感器器件进行晶圆级测试或验证。
16.一种电流传感器系统(860)，所述电流传感器系统(860)包括：
电导体(861)，所述电导体(861)被配置成用于传导要被测量的电流；
根据权利要求1所述的磁传感器器件(800)，所述磁传感器器件(800)被布置在所述电导体(861)附近，并且被配置成用于测量由所述电流在流过所述电导体时生成的磁场的两个磁场分量(Bz1、Bz2)，并且用于确定两个磁场分量(Bz1、Bz2)的差(ΔBz)，并且用于将所述要被测量的电流(I)确定为与磁场差成比例的值。
17.一种磁弹性扭矩传感器系统(970)，所述磁弹性扭矩传感器系统(970)包括：
轴(973)，所述轴(973)包括在第一周向方向上被磁化的第一轴向部分(971)，以及包括在与所述第一周向方向相反的第二周向上被磁化的第二轴向部分(972)；
根据权利要求1所述的磁传感器器件(900)，所述磁传感器器件(900)被布置在所述轴附近，并且被配置成用于测量由所述轴在扭矩被施加在所述轴上时生成的磁场的两个磁场分量(Bz1、Bz2)，并且用于确定两个磁场分量(Bz1、Bz2)的差(ΔBz)，并且用于将要被测量的扭矩(T)确定为所述差的函数。
CN202311058494.4A 2022-08-22 2023-08-21 磁传感器器件以及生产磁传感器器件的方法 Pending CN117615635A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22191540.8 2022-08-22
EP22191540 2022-08-22

Publications (1)

Publication Number Publication Date
CN117615635A true CN117615635A (zh) 2024-02-27

Family

ID=83049783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311058494.4A Pending CN117615635A (zh) 2022-08-22 2023-08-21 磁传感器器件以及生产磁传感器器件的方法

Country Status (3)

Country Link
US (1) US20240065112A1 (zh)
EP (1) EP4328607A1 (zh)
CN (1) CN117615635A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR0215939A (pt) * 2002-11-29 2005-09-06 Yamaha Corp Sensor magnético e método para compensar caracterìstica dependente da temperatura de sensor magnético
CN202119391U (zh) * 2011-03-03 2012-01-18 江苏多维科技有限公司 一种独立封装的磁电阻角度传感器
US9553162B2 (en) * 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9553208B2 (en) * 2013-09-16 2017-01-24 Infineon Technologies Ag Current sensor device
EP4325234A3 (en) 2020-03-23 2024-05-22 Melexis Technologies SA Devices and methods for measuring a magnetic field gradient
EP3974846A1 (en) * 2020-09-25 2022-03-30 Melexis Technologies SA Current sensor device

Also Published As

Publication number Publication date
US20240065112A1 (en) 2024-02-22
EP4328607A1 (en) 2024-02-28

Similar Documents

Publication Publication Date Title
JP6017461B2 (ja) 単一パッケージ磁気抵抗角度センサ
JP6018093B2 (ja) 単一パッケージブリッジ型磁界角度センサ
KR101393682B1 (ko) 적어도 하나의 온 칩 커패시터를 구비하는 다중 다이들을 갖는 집적 회로를 위한 방법들 및 장치
EP2682771B1 (en) Push-pull bridge magnetoresistance sensor
US9739850B2 (en) Push-pull flipped-die half-bridge magnetoresistive switch
US20110089512A1 (en) Magneto-impedance sensor element
JP2009020092A (ja) 磁気センサ及びその製造方法
JP2016502098A (ja) 磁気センシング装置及びその磁気誘導方法
JP2009047444A (ja) 磁気センサ及びその製造方法
CN114252679A (zh) 电流传感器设备
US20130127454A1 (en) Magnetic field sensor including an anisotropic magnetoresistive magnetic sensor and a hall magnetic sensor
JP5284024B2 (ja) 磁気センサ
WO2019131816A1 (ja) 磁気センサモジュール
JP5867465B2 (ja) 磁気センサ
CN117615635A (zh) 磁传感器器件以及生产磁传感器器件的方法
JP4180321B2 (ja) 磁気センサおよび磁気センサの製造方法
WO2017077871A1 (ja) 磁気センサ
EP4328560A1 (en) Magnetoelastic torque sensor system and method
JP7097671B2 (ja) Ｉｃ化磁気センサおよびそれに使用するリードフレーム
US11899047B1 (en) Magnetic field shaping for magnetic field current sensor
US11768229B2 (en) Packaged current sensor integrated circuit
US20240133981A1 (en) Dual current magnetic field sensor
JP2019105583A (ja) 電流センサ、電流センサの製造方法および半導体装置
JP2013205201A (ja) 電流センサ及び電流センサパッケージ
CN212207492U (zh) 一种电流传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication