CN104428453B - 氧化锌薄膜的制造方法、薄膜晶体管的制造方法、氧化锌薄膜、薄膜晶体管和透明氧化物配线 - Google Patents

氧化锌薄膜的制造方法、薄膜晶体管的制造方法、氧化锌薄膜、薄膜晶体管和透明氧化物配线 Download PDF

Info

Publication number
CN104428453B
CN104428453B CN201380033284.8A CN201380033284A CN104428453B CN 104428453 B CN104428453 B CN 104428453B CN 201380033284 A CN201380033284 A CN 201380033284A CN 104428453 B CN104428453 B CN 104428453B
Authority
CN
China
Prior art keywords
zinc
oxide film
manufacture method
thin film
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380033284.8A
Other languages
English (en)
Other versions
CN104428453A (zh
Inventor
中积诚
西康孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of CN104428453A publication Critical patent/CN104428453A/zh
Application granted granted Critical
Publication of CN104428453B publication Critical patent/CN104428453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • C25D9/08—Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Thin Film Transistor (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

一种氧化锌薄膜的制造方法，其中，将在至少一部分具有导电性部位的基材浸渍在含有锌离子、氢氧化物离子和锌配位离子的溶液中，对上述导电性部位进行交流电流的通电，由此在上述基材上的包含上述导电性部位的区域形成氧化锌薄膜。

Description

氧化锌薄膜的制造方法、薄膜晶体管的制造方法、氧化锌薄 膜、薄膜晶体管和透明氧化物配线
【技术领域】
本发明涉及氧化锌薄膜的制造方法、薄膜晶体管的制造方法、氧化锌薄膜、薄膜晶体管和透明氧化物配线。
本申请要求基于2012年7月5日提交的日本特愿2012-151206号的优先权，将其内容援用于此。
【背景技术】
氧化锌薄膜为兼具可见光透过性与电传导性的材料，因而被用作平板显示屏(FPD)或薄膜太阳能电池等的透明电极。
氧化锌薄膜一般通过溅射法等真空成膜法进行成膜。在真空成膜法中，需要大规模的真空装置，因而制造成本增高。
作为更为简便的氧化锌薄膜的成膜方法，已知有溶胶凝胶法、无电解析出法、电解析出法等基于湿式的成膜方法。这些方法中，作为使用电解析出法的成膜方法，已知有将导电性基板浸渍在含有锌离子的水溶液中，对该导电性基板施加电压，从而在阴极上形成氧化锌薄膜的方法(例如，参见专利文献1)。
【现有技术文献】
【专利文献】
专利文献1：日本特开平10-313127号公报
【发明内容】
【发明所要解决的课题】
但是，溶胶凝胶法中的成膜温度高，具有难以在低温下进行氧化锌薄膜的成膜的问题。并且，在无电解析出法中，具有难以进行同样膜厚、膜质的氧化锌薄膜的成膜的问题。另一方面，在电解析出法中，尽管能够使结晶性高的薄膜再现性良好地在电极上进行选择性生长，但具有薄膜不会在不具有导电性的绝缘层上析出的问题。
因此，在薄膜晶体管的源极·漏极间之类的电极间的绝缘层上，难以在电极间搭桥来进行氧化锌薄膜的成膜，所得到的氧化锌薄膜难以在薄膜晶体管的通道层或配线中加以利用。
本发明的方式的目的在于提供氧化锌薄膜的制造方法，该制造方法尽管是作为非真空且低温、湿式成膜方法的电解析出法，仍能够制造出可用于薄膜晶体管的通道层或配线的氧化锌薄膜；以及提供薄膜晶体管的制造方法、氧化锌薄膜、薄膜晶体管和透明氧化物配线。
【解决课题的手段】
根据本发明的第1方式，提供一种氧化锌薄膜的制造方法，在该方法中，将在至少一部分具有导电性部位的基材浸渍在含有锌离子、氢氧化物离子和锌配位离子的溶液中，对上述导电性部位进行交流电流的通电，由此在上述基材上的包含上述导电性部位的区域形成氧化锌薄膜。
根据本发明的第2方式，提供一种氧化锌薄膜的制造方法，其中，上述基材具有隔着绝缘间隙相向配置的至少一对导电性部位，将上述交流电流对上述一对导电性部位中的一个导电性部位进行通电，由此形成氧化锌薄膜以使上述一对导电性部位间搭桥。
根据本发明的第3方式，提供一种氧化锌薄膜的制造方法，其中，上述溶液的pH为8～12。
根据本发明的第4方式，提供一种氧化锌薄膜的制造方法，其中，上述溶液的温度为150℃以下。
根据本发明的第5方式，提供一种氧化锌薄膜的制造方法，其中，上述交流电流的频率为0.1Hz～10Hz。
根据本发明的第6方式，提供一种薄膜晶体管的制造方法，其中，通过本发明第1～5方式的氧化锌薄膜的制造方法形成氧化锌薄膜，以使在基板上形成的源电极与漏电极之间搭桥。
根据本发明的第7方式，提供一种氧化锌薄膜，其是通过本发明第1～5方式的氧化锌薄膜的制造方法制造的。
根据本发明的第8方式，提供了一种薄膜晶体管，其中，通过本发明第6方式的薄膜晶体管的制造方法制造的氧化锌薄膜形成通道层。
根据本发明的第9方式，提供了一种薄膜晶体管，其中，通过本发明第6方式的薄膜晶体管的制造方法制造的氧化锌薄膜形成栅极绝缘层。
根据本发明的第10方式，提供了一种透明氧化物配线，其由通过本发明第1～5方式的氧化锌薄膜的制造方法制造的氧化锌薄膜形成。
【发明的效果】
根据本发明方式的氧化锌薄膜的制造方法，尽管其是作为非真空且低温、湿式成膜方法的电解析出法，仍能够制造出可用于薄膜晶体管的通道层或配线的氧化锌薄膜。
【附图说明】
图1是示出氧化锌薄膜的制造方法的流程图。
图2A是示出氧化锌薄膜的制造方法的一例的流程图。
图2B是示出氧化锌薄膜的制造方法的一例的流程图。
图2C是示出氧化锌薄膜的制造方法的一例的流程图。
图3为实施例1中制作的薄膜的SEM像。
图4为示出实施例1中制作的薄膜利用EDX得到的组成分析测定结果的图。
图5为示出实施例1中制作的薄膜的TFT特性测定结果的曲线图。
图6为实施例4中制作的薄膜的SEM像。
图7为示出实施例4中制作的薄膜利用EDX得到的组成分析测定结果的图。
图8为示出实施例4中制作的薄膜的各种特性测定结果的图。
图9为实施例5中制作的PET基板上的TFT用配线结构。
图10为示出实施例5中制作的PET基板上TFT的电流·电压特性测定结果的曲线图。
【具体实施方式】
下面参照附图对本实施方式的氧化锌薄膜的制造方法、氧化锌薄膜、薄膜晶体管和透明氧化物配线进行说明。
需要说明的是，在下面的全部附图中，为了容易观察附图，各构成要件的尺寸、比例等适当不同。
此外，本实施方式是为了更良好地理解发明宗旨而进行的具体说明，只要没有特别指定，并不对本发明进行限定。
[氧化锌薄膜的制造方法]
本实施方式的氧化锌薄膜的制造方法为下述方法：将在至少一部分具有导电性部位的基材浸渍在含有锌离子、氢氧化物离子和锌配位离子的溶液中，对上述导电性部位进行交流电流的通电，由此在上述基材上的包含上述导电性部位的区域形成氧化锌薄膜。
图1和2A～2C为示出本实施方式的氧化锌薄膜的制造方法的说明图。图1为示出氧化锌薄膜的制造方法的流程图。图2A～2C为示出氧化锌薄膜的制造方法的一例的流程图。
首先，如图1所示，将溶解有锌盐的溶液(锌盐溶液)与碱性溶液混合，在室温下搅拌后静置。
作为锌盐溶液和碱性溶液的溶剂，只要可溶解各溶质即可，没有特别限定。作为锌盐溶液和碱性溶液的溶剂，可以使用水。例如，可以将以水为溶剂进行制备的锌盐溶液与碱性水溶液进行混合。在本实施方式中，使用水作为溶剂。
需要说明的是，作为水以外的溶剂，只要能够溶解溶质即可，没有特别限定，也可使用醇等。
作为锌盐溶液的溶质——锌盐，使用溶解在溶剂(水)中而生成锌离子(Zn2+)的物质。例如可使用硝酸锌、氯化锌、乙酸锌、柠檬酸锌、硫酸锌等。
作为碱性溶液的溶质，使用溶解在溶剂(水)中而生成氢氧化物离子(OH-)的物质。例如可使用氢氧化钠、氢氧化钾、氢氧化钙、氨等。
通过上述操作，溶解在溶液中的锌离子(Zn2+)与氢氧化物离子(OH-)结合而生成氢氧化锌(Zn(OH)2)，产生胶体状的白色沉淀。
进而，通过使溶液的pH为8以上，氢氧化锌白色沉淀与氢氧化物离子结合而生成四羟基合锌(II)酸根离子([Zn(OH)4]2-)，溶解在溶液中。
接下来，使用离心分离机对溶液中残存的氢氧化锌白色沉淀进行分离，采取上清(步骤S1)。
这样得到的溶液为“含有四羟基合锌(II)酸根离子的碱性溶液”。需要说明的是，“含有四羟基合锌(II)酸根离子的碱性溶液”中，除了四羟基合锌(II)酸根离子以外，还含有锌离子、氢氧化物离子。
在下面的说明中，有时将“含有四羟基合锌(II)酸根离子的碱性溶液”称为“溶液S”。
溶液S的pH可以为8～12、优选为9～10。
溶液S的pH小于8时，氢氧化物离子的浓度过低，在溶液S中未能稳定形成四羟基合锌(II)酸根离子，可能无法通过对后述溶液S进行交流电流的通电而形成由氧化锌构成的薄膜。另一方面，溶液S的pH超过12时，氢氧化物离子的浓度过高，所生成的氧化锌薄膜会发生溶出。
为了将溶液S的pH调整为上述范围内，对于碱性溶液相对于锌盐溶液的添加量进行调整。或者也可添加锌盐溶液、硝酸、盐酸之类的酸性溶液进行调整。
接下来，如图2A所示，隔着规定的间隔将一对基材20,30浸渍在容器10内的溶液S中，由交流电源40对于在基材20,30的表面分别形成的导电性部位间进行交流电流的通电，由此在基材表面的包含导电性部位的区域形成氧化锌薄膜(步骤S2)。
需要说明的是，基材20,30为在至少表面的一部分设置了具有导电性的部位的部件，也可以整体由金属等导电体构成。此外，还可以为在玻璃基板或表面形成了绝缘层的半导体基板等上通过镀覆等而形成了特定图案的导电膜的基材。
通过在溶液中流通交流电流，设于基材20,30的导电性部位根据电流流动方向的不同作为阳极或阴极发挥功能。
在图2A中示例出了将成为一对的相同形态的基材20,30浸渍在溶液中的情况，基材的数目并不限定于此，也可以使用二对以上的基材。并且，也可以不使用一方的基材而使用金电极、铂电极等仅作为电解时的反电极发挥功能的由导电性部件形成的电极。
此外，也可以使用磁力搅拌或搅拌桨，一边对溶液S进行搅拌，一边在基材20,30的导电性部位间进行交流电流的通电。
此时认为在阳极发生下述化学反应式(1)～(3)所表示的化学反应。
Zn(OH)4 2-→Zn(OH)2+2OH-···(1)
2OH-→1/2O2+H2O+2e-···(2)
Zn(OH)2→ZnO+H2O···(3)
另外认为在阴极发生例如下述化学反应式(4)～(6)所表示的化学反应。
NO3 -+H2O+2e-→NO2 -+2OH-···(4)
Zn2++2OH-→Zn(OH)2···(5)
Zn(OH)2→ZnO+H2O···(6)
由此，通过对浸渍在溶液S中的基材20,30间进行交流电流的通电，在基材20与基材30中，在表面的导电性部位分别交替发生阳极反应(上述的化学反应式(1)～(3)所表示的化学反应)和阴极反应(上述的化学反应式(4)～(6)所表示的化学反应)，在包括导电性部位的区域形成氧化锌薄膜。
利用本实施方式的氧化锌薄膜的制造方法，在基材上的导电性部位为隔着绝缘间隙相向配置的一对导电性部位的情况下，若仅对该一对导电性部位中的一个导电性部位施加交流电流进行交流电解，则形成氧化锌薄膜以使一个导电性部位与另一个导电性部位之间搭桥。此时，无需对另一个导电性部位的电位进行特别控制，只要为悬浮电位即可。
换言之，在施加了交流电流的导电性部位同隔着绝缘间隙与其相向的悬浮电位的导电性部位之间进行搭桥来填埋绝缘间隙进行氧化锌薄膜的生长。这样的现象的发生机理尚不明确，但据推测，交流电流使得阳极反应与阴极反应交替发生为其某些原因。
本发明人经过长期的实验研究，结果发现了该现象。基于该技术思想，提供了即使在包括绝缘部分的区域也能够通过电解析出形成氧化锌薄膜的新型半导体制造工艺。
利用本实施方式的使用交流电流的氧化锌薄膜形成(下文中有时称为“交流电解”)方法，使得基板上隔着间隔形成的一对电极间进行搭桥，能够形成纯度高、具有足够大的迁移率的氧化锌薄膜。
从而，若在基板上预先形成源电极和漏电极，对它们中的至少一者施加交流电流进行交流电解，则能够在源电极与漏电极之间形成氧化锌半导体层。进一步利用适当的手段配置栅电极，从而可制造薄膜晶体管。
与此相对，在公知的直流电解中，仅在阴极侧的正上方形成氧化锌薄膜。换言之，在电极间无法形成氧化锌薄膜，因而得不到薄膜晶体管的结构。
溶液S的温度可以为150℃以下，优选为20℃～80℃。
溶液S的温度超过150℃时，由四羟基合锌(II)酸根离子析出颗粒状的氧化锌结晶而混入到溶液S内。并且，由于氧化锌颗粒析出的化学反应，溶液S的pH降低，因而难以进行溶液S的管理。
需要说明的是，为了对溶液S的温度进行调节，例如可使用将容纳有溶液S的容器10设置在加热板等加热器上的方法、将容纳有溶液S的容器10浸渍在硅油加热器中的方法等。
在浸渍在溶液S中的基材20,30间进行通电的电流(电解电流)的成膜面处的电流密度可以为0.1mA/cm2～3mA/cm2、优选为0.5mA/cm2～1.5mA/cm2。此处，交流电流的电流密度为峰值。
析出氧化锌的导电性部位(电极)的表面的电流密度小于0.1mA/cm2时，不会发生所期望的电化学反应，无法形成氧化锌薄膜。
另一方面，电流密度超过3mA/cm2时，锌析出占优势，难以发生氧化锌薄膜的析出。据认为，这是由于，在电流密度大的情况下，阴极处的反应过度进行，Zn2++2e-→Zn这样的通常在锌镀覆中所见的锌薄膜的析出成为优势，抑制了氧化锌薄膜的析出。
需要说明的是，为了将电流密度调整在上述范围内，可以对电极间所施加的电压以及电极间的距离进行调整。
在电极间通电的交流电流的频率可以为0.1Hz～10Hz、优选为0.3Hz～3Hz。
在电极间通电的交流电流的频率小于0.1Hz时，阳极与阴极的切换过慢，因而阴极产生的锌析出成为优势，氧化反应追不上，无法形成氧化锌薄膜。另一方面，在电极间通电的交流电流的频率超过10Hz时，阳极与阴极的切换过快，因而在发生反应之前得不到充分的时间，不会发生所期望的化学反应，无法形成氧化锌薄膜。
在本实施方式中，如图2B所示，基材20,30的任意一者或两者可以为由基板51、设于基板51的一面51a的绝缘膜52、设于绝缘膜52的一面52a的源电极60和漏电极70构成的基材50。源电极60与漏电极70隔着特定间隔d进行设置，彼此电气绝缘。
此处，源电极和漏电极是指以如下状态形成的电极：通过在两电极间形成作为通道层的半导体层，进一步适当地配置栅电极，由此作为薄膜晶体管的源电极和漏电极发挥功能。
此外，基材50按照将漏电极70与基板51从基材50的厚度方向夹入的方式被导电夹80所固定(保持)。导电夹80由不锈钢等耐腐蚀性优异的金属构成。
图2C为从形成了源电极60和漏电极70的表面侧对图2B所示的基材50进行观察的图。在本实施方式中，源电极60和漏电极70分别具有表面侧观察为凸状的平面形状。换言之，源电极60具有矩形的凸部60a。漏电极70具有矩形的凸部70a。源电极60和漏电极70按照源电极60的凸部60a与漏电极70的凸部70a彼此相向的方式进行配置。
在该电极配置的薄膜晶体管结构中，源电极宽度由源电极60的凸部60a的宽度W来规定。同样地，漏电极宽度由漏电极70的凸部70a的宽度W来规定。换言之，在图2C所示结构的薄膜晶体管中，源电极的电极宽度和漏电极的电极宽度为W。
如图2C所示，基材50的位置被调整为漏电极70的凸部70a一端位于距离液面Sa的深度D。在本实施方式中，漏电极70的凸部70a的一部分被浸渍在溶液S中。
基板51与绝缘膜52的厚度没有特别限定，根据所要求的规格等进行适宜调整。
作为基板51没有特别限定，例如可使用玻璃基板、树脂膜、硅基板等。
作为绝缘膜52没有特别限定，可以使用由二氧化硅(SiO2)或氧化铝(Al2O3)形成的膜等。基板51由绝缘体形成的情况下，可以不在基板51上设置绝缘膜52，而在基板51上直接形成源电极60和/或漏电极70。
源电极60可以由在绝缘膜52上依序层积的由铬(Cr)形成的第一层61与由金(Au)形成的第二层62来构成。第一层61与第二层62的厚度没有特别限定，根据所要求的规格等进行适宜调整。
漏电极70可以由在绝缘膜52上依序层积的由铬(Cr)形成的第一层71与由金(Au)形成的第二层72来构成。第一层71与第二层72的厚度没有特别限定，根据所要求的规格等进行适宜调整。
源电极60与漏电极70的间隔d没有特别限定，根据所要求的规格等适宜调整，例如为1μm～1000μm。需要说明的是，绝缘膜52在源电极60与漏电极70的间隙63露出，间隙63成为非导电部位(绝缘间隙)。
在使用这样的基材20,30的情况下，溶液S的液面Sa位于比源电极60和漏电极70的间隙63更靠上的位置。
此处，在对浸渍于溶液S中的基材50的漏电极70进行交流电流的通电时，在漏电极70的包括与溶液S相接的部分的区域形成氧化锌薄膜(覆膜)。更详细地说，除了漏电极70以外，在源电极60与漏电极70的间隙63处开口的绝缘膜52上也形成了氧化锌薄膜，氧化锌薄膜生长以使源电极60和漏电极70搭桥。并且，在未与交流电源连接的源电极60上也形成了氧化锌薄膜。
在上述的实施方式中，源电极60完全浸渍在溶液S中，使漏电极70的一部分与溶液S接触来进行电解析出，也可以为调换源电极60与漏电极70的配置。并且，源电极60和漏电极70这两者还可以完全浸渍在溶液S中。
接下来，利用调整为特定温度的纯水对所得到的氧化锌薄膜进行清洗，除去氧化锌薄膜中含有的杂质(步骤S3)。
纯水的温度没有特别限定，例如为70℃左右。
接下来，使氧化锌薄膜完全干燥来得到氧化锌薄膜(步骤S4)。
需要说明的是，利用本实施方式的氧化锌薄膜的制造方法，采用电解析出法不仅可在源电极60与漏电极70之间、而且在源电极60上及漏电极70上也可形成氧化锌薄膜。
需要说明的是，源电极60上是指源电极60的与同绝缘膜52相接的面相反侧的面、或源电极60的侧面。漏电极70上是指漏电极70的与同绝缘膜52相接的面相反侧的面、或漏电极70的侧面。
利用本实施方式的氧化锌薄膜的制造方法，可以采用非真空且低温的湿式成膜方法来制造纯度高、具有足够大的迁移率的氧化锌薄膜。
此外，利用本实施方式的氧化锌薄膜的制造方法，可通过电解析出法形成氧化锌薄膜以使源电极与漏电极之间搭桥。即，利用本实施方式的氧化锌薄膜的制造方法，可简便地且选择性地在金属电极间形成氧化锌薄膜。
此外，利用本实施方式的氧化锌薄膜的制造方法，通过电解析出法不仅可在源电极与漏电极之间、而且在非导电性的栅极绝缘膜上也可形成氧化锌薄膜。由此，在源电极与漏电极之间搭桥来形成的氧化锌薄膜作为薄膜晶体管(TFT)的通道层发挥功能。
[氧化锌薄膜]
本实施方式的氧化锌薄膜通过上述本实施方式的氧化锌薄膜的制造方法进行制造。
本实施方式的氧化锌薄膜的纯度高，具有足够大大的迁移率。此外，在本实施方式的氧化锌薄膜按照将源电极与漏电极之间搭桥的方式来形成的情况下，其可作为薄膜晶体管(TFT)的通道层发挥功能。
[薄膜晶体管]
本实施方式的薄膜晶体管是在由石英玻璃等各种玻璃或树脂膜等构成的基板或硅基板上形成通道层、栅极绝缘层、保护绝缘层、电极层等而成的，通道层或栅极绝缘层由通过上述本实施方式的氧化锌薄膜的制造方法制造的氧化锌薄膜形成。
本实施方式的薄膜晶体管的种类没有特别限定，可以为交错型、反交错型、共面型、反共面型的任一种。
特别是具有由通过上述本实施方式的氧化锌薄膜的制造方法制造的氧化锌薄膜形成的通道层的薄膜晶体管具有足够大的迁移率。
[透明氧化物配线]
本实施方式的透明氧化物配线由通过上述本实施方式的氧化锌薄膜的制造方法制造的氧化锌薄膜形成。
本实施方式的透明氧化物配线是通过上述本实施方式的氧化锌薄膜的制造方法在由石英玻璃等各种玻璃或树脂膜等形成的绝缘性基板上形成的。此处，作为绝缘性基板，也包括在金属等制造的导电性基板上形成绝缘层而成的基板。
需要说明的是，透明氧化物配线的形状没有特别限定，可以通过对电极的形状或间隔进行调整、或者根据需要实施遮蔽(マスキング)，从而形成为任意的形状。
由通过上述本实施方式的氧化锌薄膜的制造方法制造的氧化锌薄膜形成的透明氧化物配线的纯度高、杂质含量少，因而电阻低、导电性优异。
【实施例】
下面通过实施例及比较例进一步具体说明本发明，但本发明并不限于下述实施例。
实施例及比较例中的物性测定方法如下。
(表面形状)
使用扫描型电子显微镜(SEM)对所得到的氧化锌薄膜的表面形状进行观察。
(膜组成)
使用能量分散型X射线分析(Energy Dispersive X-ray Spectrometry：EDX)来求得。
(TFT特性)
改变栅极电压，在2电极间(源极-漏极)对于2电极间形成的氧化锌薄膜进行电流-电压测定。将具有±200V的电压发生功能的DIGITAL ELECTROMETER(ADCMT8252)与器件的源电极和漏电极连接，对源电极-漏电极间电流(ISD)进行测量。
同时将VOLTAGE CURRENT SOURCE(ADVANTEST R6161)与栅电极和源电极部分连接，从而在源电极-漏电极间施加所期望的栅极电压。
各测定装置藉由GPIB接口与个人电脑相连，利用Lab VIEW制作的程序进行各种参数的设定、数据的读取。
需要说明的是，在下述的实施例以及比较例中，将n-Si基板本身用作栅电极来测定TFT特性。
[实施例1]
在0.01mol的硝酸锌六水合物中加入13mol/L的氨水10mL，制备硝酸锌六水合物与氨的混合水溶液。此时，温度为20℃、pH显示为11左右。
另外准备薄膜成膜用的电极。
作为基板，使用通过热处理在一面形成了厚度150nm的由二氧化硅(SiO2)形成的绝缘膜的n-Si晶片。
在该绝缘膜上，通过溅射法隔着间隔形成矩形的源电极和漏电极并使矩形的一边相向，来制作薄膜成膜用的基材，该矩形的源电极和漏电极是厚度5nm的由铬形成的层和厚度100nm的由金形成的层层积而成的。需要说明的是，源电极与漏电极的间隔为50μm，源电极与漏电极呈完全对称的形状。
接下来，在20℃下，将一对上述基材隔着特定间隔浸渍在收纳于容器中的混合水溶液中。此时，按照混合水溶液的液面比源电极和漏电极的间隙更靠上的方式，如图2B所示使漏电极侧处于上侧将一对基材浸渍在混合水溶液中。对基材的高度进行调整以使漏电极与混合水溶液的接触面积为1cm2。
在该状态下，在一对基材的漏电极间施加±5V的正弦波交流电压(峰值)。此时，对漏电极间的间隔(距离)进行调整以使漏电极与混合水溶液相接的面处的电流密度为1mA/cm2。此时，漏电极间的间隔(距离)为约1cm。并且，在一对基材的漏电极间进行通电的交流电流的频率为1Hz。
设在基材的漏电极间施加交流电压的时间为成膜时间时，在成膜时间为60分钟时形成了厚度50nm的薄膜。该薄膜在源电极与漏电极之间以及源电极上和漏电极上形成。
接着利用70℃左右的纯水对所得到的薄膜进行清洗，除去薄膜所含有的杂质。
接下来将薄膜完全干燥。
利用扫描型电子显微镜(SEM)对所得到的薄膜进行观察。图3为所制作的薄膜的2000倍SEM像。如图3所示，可知所得到的薄膜为同样的。
另外，对于在源电极与漏电极之间形成的薄膜上的点，利用EDX进行点组成分析，结果如图4所示，作为属于基板材料的硅(Si)以外的元素仅检测到了氧(O)和锌(Zn)。另外，通过X射线衍射(XRD)检出了ZnO的衍射峰，可知形成了氧化锌薄膜。从而，在被一对金属电极夹在中间的绝缘体(SiO2膜)上通过电解析出形成了氧化锌薄膜。
另外，图5中示出了对于在源电极与漏电极之间形成的氧化锌薄膜进行TFT特性测定的测定结果。
由图5的结果可知，在栅极电压为40V的情况下，漏极电流为3μA；与此相对，在栅极电压为0V的情况下，得到了10000分之1左右的漏极电流，所估算的迁移率为0.13cm2/V·s、on/off比为104。即，可知氧化锌薄膜作为薄膜晶体管的通道层发挥功能。
此外，作为经室温下的湿式工艺制作的薄膜，该迁移率为非常高的值。
需要说明的是，on/off比为调制栅极电压时的漏极电流的最大值与最小值之比。
[实施例2]
除了使在漏电极间通电的交流电流的频率为2.5Hz以外，与实施例1同样地在源电极与漏电极之间形成厚度50nm的薄膜。
对于所得到的薄膜进行TFT特性测定。结果列于表1。
由表1的结果确认到了on/off比为102左右的动作。
[实施例3]
除了使在漏电极间通电的交流电流的频率为0.5Hz以外，与实施例1同样地在源电极与漏电极之间形成厚度50nm的薄膜。
对于所得到的薄膜进行TFT特性测定。结果列于表1。
由表1的结果确认到了on/off比为102左右的动作。
[比较例1]
除了在漏电极间施加5V的直流电压以外，与实施例1同样地尝试在电极间进行薄膜的形成。
但是，在源电极与漏电极之间未形成薄膜。
[比较例2]
除了使在漏电极间通电的交流电流的频率为5Hz以外，与实施例1同样地在源电极与漏电极之间形成厚度50nm的薄膜。
对于所得到的薄膜进行TFT特性测定。结果列于表1。
由表1的结果未能确认到作为TFT的动作。
[比较例3]
使在漏电极间通电的交流电流的电流密度为5mA/cm2、使交流电流的频率为1Hz，除此以外，与实施例1同样地在源电极与漏电极之间形成厚度50nm的薄膜。
对于所得到的薄膜进行TFT特性测定。结果列于表1。
由表1的结果未能确认到作为TFT的动作。在电极上进行观测，观察到形成了来自锌的析出的银色薄膜，可认为氧化未追上锌的析出。
【表1】
[实施例4]
在实施例1中，混合水溶液的pH为11；而在本实施例中，改变混合水溶液的pH进行电解析出。混合水溶液的pH以外的条件与实施例1相同。在本实施例中，通过调整10mol/L浓度的氨水的滴加量将混合水溶液的pH调整为8.8、9.0、9.3、9.5。另外，在本实施例中，设源电极与漏电极的间隔为35μm。
图6为在各pH下在源电极与漏电极之间形成的薄膜的SEM像。在SEM像的两端所见的三角形的区域分别为源电极与漏电极的一部分。如图6(a)、6(b)所示，确认到在pH8.8和pH9.0时有微粒的析出。另一方面，如图6(c)、6(d)所示，在pH9.3、pH9.5时确认到薄膜的生长。即，可知随着pH的增加，薄膜的形成模式由微粒析出转变为薄膜生长。
在pH为9.5的情况下，对于在源电极与漏电极之间形成的薄膜上的一点，通过EDX进行点组成分析。其结果，如图7所示，作为属于基板材料的硅(Si)以外的元素仅检测到了氧(O)和锌(Zn)。另外，通过XRD检出了氧化锌(ZnO)的衍射峰。由EDX和XRD的结果可知形成了氧化锌的薄膜。
图8示出了在上述4种pH下所得到的氧化锌的状态、膜厚以及电学特性。在pH为9.5的情况下，得到了最高的迁移率和最大的on/off比。
[实施例5]
在上述的实施例和比较例中，作为基板使用了Si晶片。在实施例5中，作为基板使用PET(聚对苯二甲酸乙二醇酯)基板((株)东洋纺制造)，在PET基板上进行薄膜晶体管的制作。
图9示出了PET基板上的TFT用配线结构，其为氧化锌析出前的元件结构。图9的元件结构按下述工序制作。
首先，在PET基板150上通过无电解镀覆制作膜厚为50nm的由NiP/Au形成的栅电极180。
接着形成膜厚1μm的由聚乙烯酚(PVP)和环氧树脂形成的栅极绝缘膜190。PVP和环氧树脂使用市售品，在其中加入光聚合引发剂和溶剂，得到用于形成栅极绝缘膜190的涂布液。
使用该涂布液通过旋涂(1000rpm、30秒)进行旋涂膜的成膜，在105℃下进行30分钟的预烘焙。其后进行30秒的UV(紫外线)曝光，接着在120℃进行30分钟的退火，形成由PVP形成的栅极绝缘膜190。
接着，分别通过无电解镀覆制作膜厚为50nm的由NiP/Au形成的源电极160和漏电极170。
通过进行上述的处理，得到了图9所示的元件结构。
对于上述的元件结构，为了形成TFT的通道层，进行氧化锌薄膜的电解析出。混合水溶液的pH设定成在实施例4中得到了最高性能TFT的9.5。混合水溶液的pH以外的条件与实施例1相同。
图10为所得到的PET基板上TFT的电流·电压特性。与实施例4的n-Si晶片上的情况同样地得到了作为晶体管的动作特性。该TFT元件的迁移率为0.3cm2/V·s、on/off比为103。
【符号的说明】
20,30···基材、40···交流电源、50···基材、51···基板、60···源电极、70···漏电极、80···导电夹。

Claims (8)

1.一种氧化锌薄膜的制造方法，其特征在于，将在至少一部分具有导电性部位的基材浸渍在含有锌离子、氢氧化物离子和锌配位离子的溶液中，上述基材具有隔着绝缘间隙相向配置的至少一对导电性部位，对上述一对导电性部位中的一个导电性部位进行交流电流通电，由此在上述基材上的包含上述导电性部位的区域形成氧化锌薄膜以使上述一对导电性部位间搭桥。
2.如权利要求1所述的氧化锌薄膜的制造方法，其中，上述溶液的pH为8～12。
3.如权利要求1或2所述的氧化锌薄膜的制造方法，其中，上述溶液的温度为150℃以下。
4.如权利要求1或2所述的氧化锌薄膜的制造方法，其中，上述交流电流的频率为0.1Hz～10Hz。
5.如权利要求3所述的氧化锌薄膜的制造方法，其中，上述交流电流的频率为0.1Hz～10Hz。
6.一种薄膜晶体管的制造方法，其特征在于，通过权利要求1～5的任一项所述的氧化锌薄膜的制造方法形成氧化锌薄膜，以使在基板上形成的源电极与漏电极之间搭桥。
7.一种薄膜晶体管，其特征在于，通过权利要求6所述的薄膜晶体管的制造方法制造的氧化锌薄膜形成通道层。
8.一种薄膜晶体管，其特征在于，通过权利要求6所述的薄膜晶体管的制造方法制造的氧化锌薄膜形成栅极绝缘层。
CN201380033284.8A 2012-07-05 2013-07-02 氧化锌薄膜的制造方法、薄膜晶体管的制造方法、氧化锌薄膜、薄膜晶体管和透明氧化物配线 Active CN104428453B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012151206 2012-07-05
JP2012-151206 2012-07-05
PCT/JP2013/068136 WO2014007250A1 (ja) 2012-07-05 2013-07-02 酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法、酸化亜鉛薄膜、薄膜トランジスタおよび透明酸化物配線

Publications (2)

Publication Number Publication Date
CN104428453A CN104428453A (zh) 2015-03-18
CN104428453B true CN104428453B (zh) 2017-04-05

Family

ID=49882004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380033284.8A Active CN104428453B (zh) 2012-07-05 2013-07-02 氧化锌薄膜的制造方法、薄膜晶体管的制造方法、氧化锌薄膜、薄膜晶体管和透明氧化物配线

Country Status (4)

Country Link
US (1) US9337320B2 (zh)
JP (1) JP6060972B2 (zh)
CN (1) CN104428453B (zh)
WO (1) WO2014007250A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101812698B1 (ko) * 2015-08-28 2018-01-30 전북대학교산학협력단 금속 산화물이 성장된 탄소섬유 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1168929A (zh) * 1996-03-06 1997-12-31 佳能株式会社 氧化锌薄膜和使用该膜的衬底及光电转换器的制造方法
CN101436613A (zh) * 2007-11-16 2009-05-20 东部高科股份有限公司 透明薄膜晶体管及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219828A (en) * 1990-10-01 1993-06-15 Sharp Kabushiki Kaisha Method for fabricating oxide superconducting coatings
JP3499106B2 (ja) * 1997-03-03 2004-02-23 富士通株式会社 配線の形成方法及び配線基板
JP3327811B2 (ja) * 1997-05-13 2002-09-24 キヤノン株式会社 酸化亜鉛薄膜の製造方法、それを用いた光起電力素子及び半導体素子基板の製造方法
JP4445711B2 (ja) * 2002-04-19 2010-04-07 株式会社Ｋｒｉ 金属酸化物パターン形成方法及び金属配線パターン形成方法
JP2005171271A (ja) * 2003-12-08 2005-06-30 Canon Inc 堆積膜の形成方法、それを用いた光起電力素子の製造方法
US20060096867A1 (en) * 2004-11-10 2006-05-11 George Bokisa Tin alloy electroplating system
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US8702954B2 (en) * 2007-12-21 2014-04-22 Kansai Paint Co., Ltd. Manufacturing method for surface-treated metallic substrate and surface-treated metallic substrate obtained by said manufacturing method, and metallic substrate treatment method and metallic substrate treated by said method
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
TW201016596A (en) * 2008-09-04 2010-05-01 Univ Kumamoto Nat Univ Corp Method of manufacturing zinc oxide nanoparticles and zinc oxide nanoparticles
CN102858690B (zh) * 2010-04-28 2014-11-05 巴斯夫欧洲公司 制备呈溶液的锌配合物的方法
JP2012036482A (ja) * 2010-08-11 2012-02-23 Univ Of Tsukuba シアノ架橋金属錯体作成方法およびエレクトロクロミック素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1168929A (zh) * 1996-03-06 1997-12-31 佳能株式会社 氧化锌薄膜和使用该膜的衬底及光电转换器的制造方法
US5804466A (en) * 1996-03-06 1998-09-08 Canon Kabushiki Kaisha Process for production of zinc oxide thin film, and process for production of semiconductor device substrate and process for production of photoelectric conversion device using the same film
CN101436613A (zh) * 2007-11-16 2009-05-20 东部高科股份有限公司 透明薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
CN104428453A (zh) 2015-03-18
JPWO2014007250A1 (ja) 2016-06-02
US9337320B2 (en) 2016-05-10
US20150187916A1 (en) 2015-07-02
WO2014007250A1 (ja) 2014-01-09
JP6060972B2 (ja) 2017-01-18

Similar Documents

Publication Publication Date Title
CN101263246B (zh) 通过电镀使用金属涂布基底表面的方法
EP2229472B1 (en) Device and method for the electrochemical deposition of chemical compounds and alloys with controlled composition and/or stoichiometry
Shpaisman et al. Electrochemical synthesis of morphology-controlled segmented CdSe nanowires
Moysiadou et al. Pulse electrodeposition of copper selenides from acidic aqueous baths
Zhou et al. Enhancing the thermoelectric properties of the electroplated Bi2Te3 films by tuning the pulse off-to-on ratio
US20120318666A1 (en) Method and apparatus for electroplating on soi and bulk semiconductor wafers
CN104428453B (zh) 氧化锌薄膜的制造方法、薄膜晶体管的制造方法、氧化锌薄膜、薄膜晶体管和透明氧化物配线
Chen et al. Free-standing iridium oxide nanotube array for neural interface electrode applications
CN105671604B (zh) 二维电化学构建纳微电学元件的改进方法
Gannouni et al. Influence of electrodeposition potential on the properties of CuIn5S8 spinel thin films
Murase et al. Photoassisted electrodeposition of CdTe layer from ammoniacal basic aqueous solutions
Stumpp et al. Preparation and characterization of electrodeposited ZnO on microstructured electrode arrays
US20210213707A1 (en) Heteroepitaxial structure and method for forming the same, and nanogap electrode
Stehlik et al. Conductivity and permittivity study on silver and silver halide doped GeS2–Ga2S3 glassy system
Thomas et al. Highly uniform 2D growth, substrate transfer, and electrical characterization of electrodeposited ZnO thin films
WO2014030779A1 (ko) 나노쌍정 구조가 형성된 구리재료의 형성방법 및 이에 의해 제조된 구리재료
Iselt et al. Electrochemical Quartz Crystal Microbalance Study of the Fe-Ga Co-Deposition
Brahimi et al. Physical properties of CuAlO2 single crystal
Sarvestani et al. Frequency-Dependent Control of Grain Size in Electroplating Gold for Nanoscale Applications
CN101996935B (zh) 应用于导电桥存储器的纳米金属插塞电极阵列的制作方法
CN1558447B (zh) 薄膜晶体管的制造方法
Singh et al. A detailed investigation on the phase transformation mechanism during electroplating of Cu (In, Ga) Se2 films on FTO-glass substrates
US20230335496A1 (en) Process for Fabricating a 3D-NAND Flash Memory
Mihailovic et al. Memristive behaviour of electrodeposited bismuth selenide
CN113964220B (zh) 一种突触器件及实现其红外光调制突触行为的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant