JP6060972B2 - 酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法および透明酸化物配線の製造方法 - Google Patents

酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法および透明酸化物配線の製造方法 Download PDF

Info

Publication number
JP6060972B2
JP6060972B2 JP2014523752A JP2014523752A JP6060972B2 JP 6060972 B2 JP6060972 B2 JP 6060972B2 JP 2014523752 A JP2014523752 A JP 2014523752A JP 2014523752 A JP2014523752 A JP 2014523752A JP 6060972 B2 JP6060972 B2 JP 6060972B2
Authority
JP
Japan
Prior art keywords
thin film
zinc oxide
oxide thin
producing
zinc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014523752A
Other languages
English (en)
Other versions
JPWO2014007250A1 (ja
Inventor
誠 中積
誠 中積
康孝 西
康孝 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2014007250A1 publication Critical patent/JPWO2014007250A1/ja
Application granted granted Critical
Publication of JP6060972B2 publication Critical patent/JP6060972B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • C25D9/08—Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Thin Film Transistor (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

本発明は、酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法および透明酸化物配線の製造方法に関する。
本願は、２０１２年７月５日に出願された特願２０１２−１５１２０６号に基づき優先権を主張し、その内容をここに援用する。
酸化亜鉛薄膜は、可視光透過性と電気伝導性を兼ね備えた材料であることから、フラットパネルディスプレー（ＦＰＤ）や薄膜太陽電池などの透明電極として用いられている。
酸化亜鉛薄膜は、一般的にスパッタリング法などの真空成膜法により成膜される。真空成膜法では、大規模な真空装置を必要とするため、製造コストが高くなる。
より簡便な酸化亜鉛薄膜の成膜方法としては、ゾルゲル法、無電解析出法、電解析出法などの湿式による成膜方法が知られている。これらの方法の中でも、電解析出法を用いた成膜方法としては、亜鉛イオンを含有する水溶液に、導電性基板を浸漬して、その導電性基板に電圧を印加することによって、カソード上に酸化亜鉛薄膜を成膜する方法が知られている（例えば、特許文献１参照）。
特開平１０−３１３１２７号公報
しかしながら、ゾルゲル法では、成膜温度が高く、低温での酸化亜鉛薄膜の成膜が困難であるという問題があった。また、無電解析出法では、一様な膜厚、膜質の酸化亜鉛薄膜を成膜することが難しいという問題があった。一方、電解析出法では、結晶性の高い薄膜を再現性よく、電極上に選択的に成長させることができるものの、導電性を有しない絶縁層上には薄膜が析出しないという問題があった。
このため、薄膜トランジスタのソース・ドレイン間のような電極間の絶縁層上に、電極間を架橋するように酸化亜鉛薄膜を成膜することが難しく、得られた酸化亜鉛薄膜を薄膜トランジスタのチャネル層や配線に利用することが難しかった。
本発明の態様は、非真空かつ低温、湿式の成膜方法である電解析出法でありながら、薄膜トランジスタのチャネル層や配線に利用可能な酸化亜鉛薄膜を製造することができる酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法、酸化亜鉛薄膜、薄膜トランジスタおよび透明酸化物配線を提供することを目的とする。
本発明の第１の態様に従えば、亜鉛イオン、水酸化物イオンおよび亜鉛錯イオンを含む溶液に、少なくとも一部に導電性部位を有する基材を浸漬し、前記導電性部位に交流電流を通電することにより、前記基材上の前記導電性部位を含む領域に酸化亜鉛薄膜を形成する酸化亜鉛薄膜の製造方法が提供される。
本発明の第２の態様に従えば、前記基材が、絶縁間隙を隔てて対向して配置された少なくとも一対の導電性部位を有し、前記交流電流を前記一対の導電性部位のうち一方の導電性部位に通電することにより、前記一対の導電性部位の間を架橋するように酸化亜鉛薄膜を形成する酸化亜鉛薄膜の製造方法が提供される。
本発明の第３の態様に従えば、前記溶液のｐＨは８〜１２である酸化亜鉛薄膜の製造方法が提供される。
本発明の第４の態様に従えば、前記溶液の温度は１５０℃以下である酸化亜鉛薄膜の製造方法が提供される。
本発明の第５の態様に従えば、前記交流電流の周波数は０．１〜１０Ｈｚである酸化亜鉛薄膜の製造方法が提供される。
本発明の第６の態様に従えば、本発明の第１〜５の態様の酸化亜鉛薄膜の製造方法により、基板上に形成されたソース電極とドレイン電極の間を架橋するように酸化亜鉛薄膜を形成する薄膜トランジスタの製造方法が提供される。
本発明の第７の態様に従えば、本発明の第１〜５の態様の酸化亜鉛薄膜の製造方法を含む透明酸化物配線の製造方法が提供される。
本発明の態様の酸化亜鉛薄膜の製造方法によれば、非真空かつ低温、湿式の成膜方法である電解析出法でありながら、薄膜トランジスタのチャネル層や配線に利用可能な酸化亜鉛薄膜を製造することができる。
酸化亜鉛薄膜の製造方法を示すフローチャートである。 酸化亜鉛薄膜の製造方法の一例を示す工程図である。 酸化亜鉛薄膜の製造方法の一例を示す工程図である。 酸化亜鉛薄膜の製造方法の一例を示す工程図である。 実施例１で作製した薄膜のＳＥＭ像である。 実施例１で作製した薄膜のＥＤＸによる組成分析の測定結果を示す図である。 実施例１で作製した薄膜のＴＦＴ特性の測定結果を示すグラフである。 実施例４で作製した薄膜のＳＥＭ像である。 実施例４で作製した薄膜のＥＤＸによる組成分析の測定結果を示す図である。 実施例４で作製した薄膜の各種特性の測定結果を示す図である。 実施例５で作製したＰＥＴ基板上のＴＦＴ用配線構造である。 実施例５で作製したＰＥＴ基板上ＴＦＴの電流・電圧特性の測定結果を示すグラフである。
以下、図面を参照して、本実施形態に係る酸化亜鉛薄膜の製造方法、酸化亜鉛薄膜、薄膜トランジスタおよび透明酸化物配線について説明する。
なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせている。
また、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
「酸化亜鉛薄膜の製造方法」
本実施形態の酸化亜鉛薄膜の製造方法は、亜鉛イオン、水酸化物イオンおよび亜鉛錯イオンを含む溶液に、少なくとも一部に導電性部位を有する基材を浸漬し、導電性部位に交流電流を通電することにより、基材上の導電性部位を含む領域に酸化亜鉛薄膜を形成する方法である。
図１および２Ａ〜２Ｃは、本実施形態に係る酸化亜鉛薄膜の製造方法を示す説明図である。図１は、酸化亜鉛薄膜の製造方法を示すフローチャートである。図２Ａ〜２Ｃは、酸化亜鉛薄膜の製造方法の一例を示す工程図である。
まず、図１に示すように、亜鉛塩を溶解させた溶液（亜鉛塩溶液）と塩基性溶液とを混合し、室温にて攪拌した後、静置する。
亜鉛塩溶液および塩基性溶液の溶媒としては、それぞれの溶質を溶解可能なものであれば特に限定されるものではない。亜鉛塩溶液および塩基性溶液の溶媒として、水を用いることができる。例えば、水を溶媒として調製された亜鉛塩溶液と、塩基性水溶液とを混合することができる。本実施形態においては、溶媒として水を用いる。
なお、水以外の溶媒としては、溶質を溶解可能なものであれば特に限定されず、アルコール等を用いることもできる。
亜鉛塩溶液の溶質である亜鉛塩としては、溶媒（水）に溶解して亜鉛イオン（Ｚｎ２＋）を生じるものが用いられる。例えば、硝酸亜鉛、塩化亜鉛、酢酸亜鉛、クエン酸亜鉛、硫酸亜鉛などが用いられる。
塩基性溶液の溶質としては、溶媒（水）に溶解して水酸化物イオン（ＯＨ−）を生じるものが用いられる。例えば、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニアなどが用いられる。
上記操作により、溶液中に溶解する亜鉛イオン（Ｚｎ２＋）は、水酸化物イオン（ＯＨ−）と結合して水酸化亜鉛（Ｚｎ（ＯＨ）２）となり、コロイド状の白色沈殿を生じる。
さらに、溶液のｐＨを８以上とすることで、白色沈殿である水酸化亜鉛は、水酸化物イオンと結合してテトラヒドロキシ亜鉛（ＩＩ）酸イオン（［Ｚｎ（ＯＨ）４］２−）を生じ、溶液中に溶解する。
次いで、溶液に残存する水酸化亜鉛の白色沈殿を、遠心分離機を用いて分離し、上清を採取する（ステップＳ１）。
このようにして得られた溶液は、「テトラヒドロキシ亜鉛（ＩＩ）酸イオンを含有する塩基性溶液」である。なお、「テトラヒドロキシ亜鉛（ＩＩ）酸イオンを含有する塩基性溶液」は、テトラヒドロキシ亜鉛（ＩＩ）酸イオン以外に、亜鉛イオンや水酸化物イオンを含む。
以下の説明において、「テトラヒドロキシ亜鉛（ＩＩ）酸イオンを含有する塩基性溶液」を「溶液Ｓ」と称することがある。
溶液ＳのｐＨは、８〜１２とすることができ、好ましくは９〜１０である。
溶液ＳのｐＨが８未満では、水酸化物イオンの濃度が低すぎて、溶液Ｓ中において、テトラヒドロキシ亜鉛（ＩＩ）酸イオンが安定に形成されず、後述する溶液Ｓに対する交流電流の通電によって、酸化亜鉛からなる薄膜を形成することができなくなることがある。一方、溶液ＳのｐＨが１２を超えると、水酸化物イオンの濃度が高すぎて、生成した酸化亜鉛薄膜が溶出してしまうことがある。
溶液ＳのｐＨを上記の範囲内に調整するには、亜鉛塩溶液に対する塩基性溶液の添加量を調整する。もしくは、亜鉛塩溶液や硝酸や塩酸といった酸性溶液を添加して調整してもよい。
次いで、図２Ａに示すように、容器１０内の溶液Ｓに、所定の間隔を隔てて、一対の基材２０，３０を浸漬し、交流電源４０から、基材２０，３０の表面にそれぞれ形成された導電性部位間に交流電流を通電することにより、基材表面の導電性部位を含む領域に酸化亜鉛薄膜を形成する（ステップＳ２）。
なお、基材２０，３０とは、少なくとも表面の一部に導電性を有する部位が設けられた部材であって、全体が金属などの導電体から構成されていてもよい。また、ガラス基板や表面に絶縁層を形成した半導体基板等に、所定パターンの導電膜がメッキ等により形成されたものであってもよい。
基材２０，３０に設けられた導電性部位は、溶液中で交流電流を流すことにより、電流の流れる方向によって、アノードまたはカソードとして機能する。
図２Ａでは、一対をなす同一形態の基材２０，３０を溶液中に浸漬する場合を例示したが、基材の数はこれに限定されるものではなく、二対以上の基材を用いることもできる。また、一方の基材に代えて、金電極やプラチナ電極など、単に電解時の対極としてのみ機能する導電性部材からなる電極を用いてもよい。
また、マグネチックスターラーや攪拌翼を用いて、溶液Ｓを攪拌しながら、基材２０，３０の導電性部位間に交流電流を通電してもよい。
このとき、アノードでは、下記の化学反応式（１）〜（３）で示される化学反応が生じると考えられる。
Ｚｎ（ＯＨ）４ ２− → Ｚｎ（ＯＨ）２ ＋ ２ＯＨ− ・・・（１）
２ＯＨ− → １／２Ｏ２ ＋ Ｈ２Ｏ ＋ ２ｅ− ・・・（２）
Ｚｎ（ＯＨ）２ → ＺｎＯ ＋ Ｈ２Ｏ ・・・（３）
一方、カソードでは、例えば、下記の化学反応式（４）〜（６）で示される化学反応が生じると考えられる。
ＮＯ３ − ＋ Ｈ２Ｏ ＋ ２ｅ− → ＮＯ２ − ＋ ２ＯＨ− ・・・（４）
Ｚｎ２＋ ＋ ２ＯＨ− → Ｚｎ（ＯＨ）２ ・・・（５）
Ｚｎ（ＯＨ）２ → ＺｎＯ ＋ Ｈ２Ｏ ・・・（６）
このように、溶液Ｓに浸漬した基材２０，３０間に交流電流を通電することにより、基材２０と基材３０において、表面の導電性部位でアノード反応（上記の化学反応式（１）〜（３）で表される化学反応）とカソード反応（上記の化学反応式（４）〜（６）で表される化学反応）がそれぞれ交互に生じて、導電性部位を含む領域に酸化亜鉛薄膜が形成される。
本実施形態の酸化亜鉛薄膜の製造方法によれば、基材上の導電性部位が絶縁ギャップを隔てて対向して配置された一対の導電性部位である場合、その一対の導電性部位のうち片方の導電性部位にのみ交流電流を印加して交流電解すれば、他方の導電性部位との間を架橋するように酸化亜鉛薄膜が形成される。このとき、他方の導電性部位の電位を特別に制御する必要はなく、フローティング電位であっても構わない。
換言すれば、交流電流を印加した導電性部位と、これと絶縁ギャップを隔てて対向するフローティング電位の導電性部位との間を架橋するように、絶縁ギャップを埋めて酸化亜鉛薄膜が成長する。このような現象が生じるメカニズムは明らかではないが、交流電流によってアノード反応とカソード反応が交互に生じることが何らかの原因になっているものと推測される。
本発明者等は、かかる現象を長期にわたる実験研究の結果見出した。この知見に基づいて、絶縁部分を含む領域にも電解析出によって酸化亜鉛薄膜を形成可能な、新たな半導体製造プロセスを提供する。
本実施形態の交流電流を用いた酸化亜鉛薄膜の形成（以下、「交流電解」と言うことがある。）によれば、基板上に間隔を隔てて形成された一対の電極間を架橋するように、純度が高く、十分に大きな移動度を有する酸化亜鉛薄膜を形成することができる。
したがって、基板上に予めソース電極とドレイン電極を形成しておき、これらの少なくとも一方に交流電流を印加して交流電解を行えば、ソース電極とドレイン電極の間に酸化亜鉛半導体層を形成することができる。さらに、適当な手段によりゲート電極を配置することによって、薄膜トランジスタを製造することができる。
これに対して、公知の直流電解では、カソード側の電極直上にのみ酸化亜鉛薄膜が形成される。換言すれば、電極間に酸化亜鉛薄膜を成膜できないために薄膜トランジスタの構造が得られない。
溶液Ｓの温度は、１５０℃以下とすることができ、好ましくは２０〜８０℃である。
溶液Ｓの温度が１５０℃を超えると、テトラヒドロキシ亜鉛（ＩＩ）酸イオンから粒子状の酸化亜鉛結晶が析出してしまい、溶液Ｓ内に混入することがある。また、酸化亜鉛粒子を析出する化学反応にともなって溶液ＳのｐＨが低下するため、溶液Ｓの管理が困難になることがある。
なお、溶液Ｓの温度を調節するには、例えば、溶液Ｓを収容した容器１０をホットプレートなどのヒーター上に設置する方法や、溶液Ｓを収容した容器１０をシリコンオイルヒーターに浸漬する方法などが用いられる。
溶液Ｓに浸漬した基材２０，３０間に通電する電流（電解電流）の成膜面における電流密度は、０．１〜３ｍＡ／ｃｍ２とすることができ、好ましくは０．５〜１．５ｍＡ／ｃｍ２である。ここで、交流電流の電流密度はピーク値である。
酸化亜鉛を析出させようとする導電性部位（電極）の表面における電流密度が０．１ｍＡ／ｃｍ２未満では、所望の電気化学反応が起こらず、酸化亜鉛薄膜を形成することができないことがある。
一方、電流密度が３ｍＡ／ｃｍ２を超えると、亜鉛析出が優勢となり、酸化亜鉛薄膜の析出が起こり難くなる。これは、電流密度が大きい場合はカソードでの反応が進み過ぎてしまい、Ｚｎ２＋＋２ｅ−→Ｚｎという一般的な亜鉛メッキで見られる亜鉛薄膜の析出が優勢となり、酸化亜鉛薄膜の析出を抑制するためと考えられる。
なお、電流密度を上記の範囲内に調整するには、電極間に印加する電圧と、電極間の距離とを調整すればよい。
電極間に通電する交流電流の周波数は０．１〜１０Ｈｚとすることができ、好ましくは０．３〜３Ｈｚである。
電極間に通電する交流電流の周波数が０．１Ｈｚ未満では、アノードとカソードの切り替えが遅すぎることから、カソードで起こる亜鉛析出が優勢となってしまい、酸化反応が追い付かなくなり、酸化亜鉛薄膜を形成することができないことがある。一方、電極間に通電する交流電流の周波数が１０Ｈｚを超えると、アノードとカソードの切り替えが早すぎるために、反応が起こるまでの十分な時間が得られず、所望の化学反応が起こらなくなり、酸化亜鉛薄膜を形成することができないことがある。
本実施形態では、基材２０，３０のいずれか一方または両方が、図２Ｂに示すように、基板５１と、基板５１の一面５１ａに設けられた絶縁膜５２と、絶縁膜５２の一面５２ａに設けられたソース電極６０およびドレイン電極７０とから構成される基材５０であってもよい。ソース電極６０とドレイン電極７０は、所定の間隔ｄを隔てて設けられ、互いに電気的に絶縁されている。
ここで、ソース電極およびドレイン電極とは、両電極間にチャネル層となる半導体層を形成し、さらに、ゲート電極を適切に配置することにより、薄膜トランジスタのソース電極およびドレイン電極として機能しうるように構成されている電極を指す。
また、基材５０は、ドレイン電極７０と基板５１とを、基材５０の厚さ方向から挟み込むようにして、導電性クリップ８０により固定（保持）されている。導電性クリップ８０は、ステンレスなどの耐腐食性に優れる金属から構成されている。
図２Ｃは、図２Ｂに示す基材５０を、ソース電極６０及びドレイン電極７０が形成された表面側から見た図である。本実施形態では、ソース電極６０及びドレイン電極７０のそれぞれは、表面側から見て凸状の平面形状を有する。換言すれば、ソース電極６０は、矩形状の凸部６０ａを有する。ドレイン電極７０は、矩形状の凸部７０ａを有する。ソース電極６０とドレイン電極７０は、ソース電極６０の凸部６０ａとドレイン電極７０の凸部７０ａが互いに対向するように配置される。
この電極配置の薄膜トランジスタ構造では、ソース電極幅は、ソース電極６０の凸部６０ａの幅Ｗで規定される。同様に、ドレイン電極幅は、ドレイン電極７０の凸部７０ａの幅Ｗで規定される。換言すれば、図２Ｃに示す構造の薄膜トランジスタでは、ソース電極の電極幅及びドレイン電極の電極幅はＷである。
図２Ｃに示すように、基材５０の位置は、ドレイン電極７０の凸部７０ａの端が液面Ｓａからの深さＤに位置するように調整されている。本実施形態では、ドレイン電極７０の凸部７０ａの一部が、溶液Ｓに浸漬される。
基板５１と絶縁膜５２の厚さは特に限定されるものではなく、要求される仕様などに応じて適宜調整される。
基板５１としては、特に限定されるものではなく、例えば、ガラス基板、樹脂フィルム、シリコン基板などを用いることができる。
絶縁膜５２としては、特に限定されるものではなく、二酸化ケイ素（ＳｉＯ２）や酸化アルミニウム（Ａｌ２Ｏ３）からなる膜などを用いることができる。基板５１が絶縁体からなる場合は、基板５１上に絶縁膜５２を設けずに、ソース電極６０および／またはドレイン電極７０を基板５１上に直接形成してもよい。
ソース電極６０は、絶縁膜５２上に順に積層されたクロム（Ｃｒ）からなる第一の層６１と、金（Ａｕ）からなる第二の層６２とから構成されてもよい。第一の層６１と第二の層６２の厚さは特に限定されるものではなく、要求される仕様などに応じて適宜調整される。
ドレイン電極７０は、絶縁膜５２上に順に積層されたクロム（Ｃｒ）からなる第一の層７１と、金（Ａｕ）からなる第二の層７２とから構成されてもよい。第一の層７１と第二の層７２の厚さは特に限定されるものではなく、要求される仕様などに応じて適宜調整される。
ソース電極６０とドレイン電極７０の間隔ｄは、特に限定されるものではなく、要求される仕様などに応じて適宜調整されるが、例えば、１μｍ〜１０００μｍとされる。なお、ソース電極６０とドレイン電極７０の間隙６３には、絶縁膜５２が露出しており、間隙６３は非導電部位（絶縁ギャップ）となっている。
このような基材２０，３０を用いる場合、溶液Ｓの液面Ｓａが、ソース電極６０とドレイン電極７０の間隙６３よりも上に位置するようにする。
ここで、溶液Ｓに浸漬した基材５０のドレイン電極７０に交流電流を通電すると、ドレイン電極７０の溶液Ｓに接している部分を含む領域に酸化亜鉛薄膜（皮膜）が形成される。より詳細には、ドレイン電極７０の他、ソース電極６０とドレイン電極７０の間隙６３に開口する絶縁膜５２上にも酸化亜鉛薄膜が形成され、ソース電極６０およびドレイン電極７０を架橋するように酸化亜鉛薄膜が成長する。また、交流電源に接続されていないソース電極６０上にも酸化亜鉛薄膜が形成される。
上記の実施形態では、ソース電極６０を溶液Ｓ中に完全に浸漬し、ドレイン電極７０の一部を溶液Ｓに接触させて電解析出を行っているが、ソース電極６０とドレイン電極７０を入れ替えた配置としてもよい。また、ソース電極６０およびドレイン電極７０の双方を溶液Ｓ中に完全に浸漬させてもよい。
次いで、所定の温度に調整された純水により、得られた酸化亜鉛薄膜を洗浄し、酸化亜鉛薄膜に含まれる不純物を除去する（ステップＳ３）。
純水の温度は、特に限定されるものではなく、例えば、７０℃程度とする。
次いで、酸化亜鉛薄膜を完全に乾燥させることにより、酸化亜鉛薄膜が得られる（ステップＳ４）。
なお、本実施形態の酸化亜鉛薄膜の製造方法によれば、電解析出法によって、ソース電極６０とドレイン電極７０の間のみならず、ソース電極６０上やドレイン電極７０上にも酸化亜鉛薄膜が形成される。
なお、ソース電極６０上とは、ソース電極６０の絶縁膜５２と接している面とは反対側の面やソース電極６０の側面のことである。ドレイン電極７０上とは、ドレイン電極７０の絶縁膜５２と接している面とは反対側の面やドレイン電極７０の側面のことである。
本実施形態の酸化亜鉛薄膜の製造方法によれば、非真空かつ低温の湿式の成膜方法により、純度が高く、十分に大きな移動度を有する酸化亜鉛薄膜を製造することができる。
また、本実施形態の酸化亜鉛薄膜の製造方法によれば、電解析出法によって、ソース電極とドレイン電極の間を架橋するように酸化亜鉛薄膜を形成することができる。すなわち、本実施形態の酸化亜鉛薄膜の製造方法によれば、簡便かつ選択的に金属電極間に、酸化亜鉛薄膜を形成することができる。
また、本実施形態の酸化亜鉛薄膜の製造方法によれば、電解析出法によって、ソース電極とドレイン電極の間のみならず、非導電性のゲート絶縁膜上にも酸化亜鉛薄膜を形成することができる。このようにして、ソース電極とドレイン電極の間を架橋するように形成された酸化亜鉛薄膜は、薄膜トランジスタ（ＴＦＴ）のチャネル層として機能する。
「酸化亜鉛薄膜」
本実施形態の酸化亜鉛薄膜は、上述の本実施形態の酸化亜鉛薄膜の製造方法によって製造される。
本実施形態の酸化亜鉛薄膜は、純度が高く、十分に大きな移動度を有している。また、本実施形態の酸化亜鉛薄膜は、ソース電極とドレイン電極の間を架橋するように形成された場合、薄膜トランジスタ（ＴＦＴ）のチャネル層として機能することができる。
「薄膜トランジスタ」
本実施形態の薄膜トランジスタは、石英ガラス等の各種ガラスや樹脂フィルムなどからなる基板やシリコン基板に、チャネル層、ゲート絶縁層、保護絶縁層、電極層などが形成されたものであり、チャネル層またはゲート絶縁層が、上述の本実施形態の酸化亜鉛薄膜の製造方法によって製造された酸化亜鉛薄膜からなるものである。
本実施形態の薄膜トランジスタの種類は、特に限定されるものではなく、スタガード型、インバーテッド・スタガード型、 コープレーナー型、インバーテッド・コープレーナー型のいずれであってもよい。
特に、上述の本実施形態の酸化亜鉛薄膜の製造方法によって製造された酸化亜鉛薄膜からなるチャネル層を有する薄膜トランジスタは、十分に大きな移動度を有するものとなる。
「透明酸化物配線」
本実施形態の透明酸化物配線は、上述の本実施形態の酸化亜鉛薄膜の製造方法によって製造された酸化亜鉛薄膜からなる。
本実施形態の透明酸化物配線は、上述の本実施形態の酸化亜鉛薄膜の製造方法によって、石英ガラス等の各種ガラスや樹脂フィルムなどからなる絶縁性の基板上に形成される。ここで、絶縁性の基板としては、金属製等の導電性基板上に絶縁層を形成したものも含まれる。
なお、透明酸化物配線の形状は、特に限定されるものではなく、電極の形状や間隔を調整したり、必要に応じてマスキングを施すことにより、任意の形状に形成することができる。
上述の本実施形態の酸化亜鉛薄膜の製造方法によって製造された酸化亜鉛薄膜からなる透明酸化物配線は、純度が高く、不純物の含有量が少ないので、抵抗が低く、導電性に優れている。
以下、実施例および比較例により本発明をさらに具体的に説明するが、本発明は以下の実施例に限定されるものではない。
実施例および比較例における物性測定方法は次の通りである。
（表面形状）
走査型電子顕微鏡（ＳＥＭ）を用いて、得られた酸化亜鉛薄膜の表面形状を観察した。
（膜組成）
エネルギー分散型Ｘ線分析法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＥＤＸ）を用いて求めた。
（ＴＦＴ特性）
ゲート電圧を変化させ、２電極間（ソース−ドレイン）において、２電極間に形成した酸化亜鉛薄膜の電流−電圧測定を行った。±２００Ｖの電圧発生機能を有するＤＩＧＩＴＡＬ ＥＬＥＣＴＲＯＭＥＴＥＲ（ＡＤＣＭＴ８２５２）を、デバイスのソース電極およびドレイン電極に接続し、ソース電極−ドレイン電極間電流（ＩＳＤ）を計測した。
同時に、ＶＯＬＴＡＧＥ ＣＵＲＲＥＮＴ ＳＯＵＲＣＥ（ＡＤＶＡＮＴＥＳＴ Ｒ６１６１） をゲート電極とソース電極部分に接続することによって、ソース電極−ドレイン電極間に所望のゲート電圧を印加した。
各測定装置は、ＧＰＩＢ接続を介してパソコンへ接続し、ＬａｂＶＩＥＷで作成したプログラムによって各種パラメータの設定、データの取り込みを行った。
なお、以下の実施例および比較例においては、ｎ−Ｓｉ基板自体をゲート電極として使用してＴＦＴ特性を測定した。
「実施例１」
０．０１ｍｏｌの硝酸亜鉛６水和物に対して、１３ｍｏｌ／Ｌのアンモニア水１０ｍＬを加えて、硝酸亜鉛６水和物とアンモニアの混合水溶液を調製した。この際、温度は２０℃でｐＨは１１程度を示した。
また、薄膜成膜用の電極を用意した。
基板としては、熱処理により、一面に、厚さ１５０ｎｍの二酸化ケイ素（ＳｉＯ２）からなる絶縁膜が形成されたｎ−Ｓｉウェハを用いた。
この絶縁膜上に、スパッタリング法により、厚さ５ｎｍのクロムからなる層と厚さ１００ｎｍの金からなる層が積層された矩形のソース電極とドレイン電極を、矩形の一辺が対向するように間隔を隔てて形成し、薄膜成膜用の基材を作製した。なお、ソース電極とドレイン電極の間隔は５０μｍとし、ソース電極とドレイン電極は完全に対称な形状とした。
次いで、２０℃において、容器内に収容した混合水溶液に、所定の間隔を隔てて、上記の基材を一対浸漬した。このとき、混合水溶液の液面が、ソース電極とドレイン電極の間隙よりも上になるように、図２Ｂに示すようにドレイン電極側を上にして、混合水溶液に、一対の基材を浸漬した。ドレイン電極と混合水溶液との接触面積が１ｃｍ２となるように、基材の高さを調整した。
この状態で、一対の基材のドレイン電極間に正弦波の交流電圧（ピーク値）を±５Ｖ印加した。このとき、ドレイン電極が混合水溶液と接する面における電流密度が１ｍＡ／ｃｍ２となるように、ドレイン電極間の間隔（距離）を調整した。このとき、ドレイン電極間の間隔（距離）は約１ｃｍであった。また、一対の基材のドレイン電極間に通電する交流電流の周波数を１Ｈｚとした。
基材のドレイン電極間に交流電圧を印加している時間を成膜時間とすると、成膜時間が６０分で、厚さ５０ｎｍの薄膜を形成することができた。この薄膜は、ソース電極とドレイン電極の間、および、ソース電極上とドレイン電極上に形成されていた。
次いで、７０℃程度の純水により、得られた薄膜を洗浄し、薄膜に含まれる不純物を除去した。
次いで、薄膜を完全に乾燥させた。
得られた薄膜を走査型電子顕微鏡（ＳＥＭ）により観察した。図３は、作製した薄膜の２０００倍のＳＥＭ像である。図３に示すように、得られた薄膜は一様であることが分かった。
また、ソース電極とドレイン電極の間に形成された薄膜上の点について、ＥＤＸによりポイント組成解析を行ったところ、図４に示すように、基板材料であるシリコン（Ｓｉ）以外の元素として、酸素（Ｏ）と亜鉛（Ｚｎ）のみが検出された。また、Ｘ線回折（ＸＲＤ）によりＺｎＯの回折ピークが検出され、酸化亜鉛薄膜が形成されていることが分かった。したがって、一対の金属電極を挟んで絶縁体（ＳｉＯ２膜）の上に、電解析出により酸化亜鉛薄膜を形成することができた。
また、図５に、ソース電極とドレイン電極の間に形成された酸化亜鉛薄膜についてのＴＦＴ特性の測定結果を示す。
図５の結果から、ゲート電圧が４０Ｖの場合、ドレイン電流が３μＡであるのに対して、ゲート電圧が０Ｖの場合、１００００分の１程度のドレイン電流が得られていることが分かり、見積もられる移動度は０．１３ｃｍ２／Ｖ・ｓ、ｏｎ／ｏｆｆ比は１０４であった。すなわち、酸化亜鉛薄膜は、薄膜トランジスタのチャネル層として機能していることが分かった。
また、この移動度は、室温の湿式プロセスで作製されたものとしては非常に高い値である。
なお、ｏｎ／ｏｆｆ比とは、ゲート電圧を変調した時のドレイン電流の最大値と最小値の比のことである。
「実施例２」
ドレイン電極間に通電する交流電流の周波数を２．５Ｈｚとした以外は実施例１と同様にして、ソース電極とドレイン電極の間に、厚さ５０ｎｍの薄膜を形成した。
得られた薄膜について、ＴＦＴ特性を測定した。結果を表１に示す。
表１の結果から、ｏｎ／ｏｆｆ比が１０２程度の動作を確認できた。
「実施例３」
ドレイン電極間に通電する交流電流の周波数を０．５Ｈｚとした以外は実施例１と同様にして、ソース電極とドレイン電極の間に、厚さ５０ｎｍの薄膜を形成した。
得られた薄膜について、ＴＦＴ特性を測定した。結果を表１に示す。
表１の結果から、ｏｎ／ｏｆｆ比が１０２程度の動作を確認できた。
「比較例１」
ドレイン電極間に直流電圧を５Ｖ印加した以外は実施例１と同様にして、電極間に薄膜の形成を試みた。
しかしながら、ソース電極とドレイン電極の間には薄膜は形成されなかった。
「比較例２」
ドレイン電極間に通電する交流電流の周波数を５Ｈｚとした以外は実施例１と同様にして、ソース電極とドレイン電極の間に、厚さ５０ｎｍの薄膜を形成した。
得られた薄膜について、ＴＦＴ特性を測定した。結果を表１に示す。
表１の結果から、ＴＦＴとしての動作を確認できなかった。
「比較例３」
ドレイン電極間に通電する交流電流の電流密度を５ｍＡ／ｃｍ２とし、交流電流の周波数を１Ｈｚとした以外は実施例１と同様にして、ソース電極とドレイン電極の間に、厚さ５０ｎｍの薄膜を形成した。
得られた薄膜について、ＴＦＴ特性を測定した。結果を表１に示す。
表１の結果から、ＴＦＴとしての動作を確認できなかった。電極上に観測すると亜鉛の析出に由来する銀色の薄膜が形成されており、亜鉛の析出に対して酸化が追い付かなかったものと思われる。
「実施例４」
実施例１では、混合水溶液のｐＨは１１であったが、本実施例では、混合水溶液のｐＨを変化させて電解析出を行った。混合水溶液のｐＨ以外の条件は、実施例１と同じとした。本実施例では、１０ｍｏｌ／Ｌの濃度のアンモニア水の滴下量を調整することで、混合水溶液のｐＨを、８．８、９．０、９．３、９．５に調整した。また、本実施例ではソース電極とドレイン電極の間隔を３５μｍとした。
図６は、それぞれのｐＨについて、ソース電極とドレイン電極との間に形成された薄膜のＳＥＭ像である。ＳＥＭ像の両端に見える三角形の領域はそれぞれソース電極とドレイン電極の一部である。図６（ａ）、６（ｂ）に示すように、ｐＨ８．８及びｐＨ９．０では微粒子の析出が確認された。一方、図６（ｃ）、６（ｄ）に示すように、ｐＨ９．３、ｐＨ９．５では、薄膜の成長が確認された。つまり、ｐＨの増加に伴い、薄膜の形成モードが微粒子析出から薄膜成長へと移行していることがわかった。
ｐＨが９．５の場合に、ソース電極とドレイン電極との間に形成された薄膜上の一点について、ＥＤＸによりポイント組成解析を行った。その結果、図７に示すように、基板材料であるシリコン（Ｓｉ）以外の元素として、酸素（Ｏ）と亜鉛（Ｚｎ）のみが検出された。また、ＸＲＤにより、酸化亜鉛（ＺｎＯ）の回折ピークが検出された。ＥＤＸ及びＸＲＤの結果から、酸化亜鉛の薄膜が形成されていることが分かった。
図８に、上記４種類のｐＨに関して、得られた酸化亜鉛の状態、膜厚、及び電気特性を示す。ｐＨが９．５の場合に、最も高い移動度と最も大きいｏｎ／ｏｆｆ比が得られた。
「実施例５」
上記の実施例及び比較例では、基板としてＳｉウェハを用いた。実施例５では、基板としてＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）基板（（株）東洋紡製）を用い、ＰＥＴ基板上への薄膜トランジスタの作製を行った。
図９は、ＰＥＴ基板上のＴＦＴ用配線構造であって、酸化亜鉛を析出させる前の素子構造を示す。図９の素子構造は以下の手順で作製した。
まず、ＰＥＴ基板１５０上に、膜厚５０ｎｍのＮｉＰ／Ａｕからなるゲート電極１８０を無電解めっきで作製した。
次に、膜厚１μｍのＰｏｌｙｖｉｎｙｌ Ｐｈｅｎｏｌ（ＰＶＰ）とエポキシ樹脂からなるゲート絶縁膜１９０を形成した。ＰＶＰとエポキシ樹脂には市販のものを用い、これらに光重合開始剤と溶媒を加えてゲート絶縁膜１９０を形成するための塗布液を得た。
この塗布液を用いたスピンコート（１０００ｒｐｍ、３０秒）により、スピンコート膜を成膜し、１０５ｏＣ３０分間のプリベークを行った。その後、ＵＶ（Ｕｌｔｒａｖｉｏｌｅｔ）露光を３０秒間行い、続いて１２０ｏＣ３０分間のアニールを行って、ＰＶＰからなるゲート絶縁膜１９０を形成した。
次に、それぞれが膜厚５０ｎｍのＮｉＰ／Ａｕからなるソース電極１６０及びドレイン電極１７０を無電解めっきで作製した。
以上の処理を行うことで、図９に示す素子構造を得た。
上記の素子構造に対し、ＴＦＴのチャネル層を形成するために、酸化亜鉛薄膜の電解析出を行った。混合水溶液のｐＨは、実施例４で最も高い性能のＴＦＴが得られた９．５に設定した。混合水溶液のｐＨ以外の条件は、実施例１と同じとした。
図１０は、得られたＰＥＴ基板上ＴＦＴの電流・電圧特性である。実施例４のｎ−Ｓｉウェハ上の場合と同様に、トランジスタとしての動作特性が得られた。このＴＦＴ素子の移動度は０．３ｃｍ２／Ｖ・ｓ、ｏｎ／ｏｆｆ比は１０３であった。
２０，３０・・・基材、４０・・・交流電源、５０・・・基材、５１・・・基板、６０・・・ソース電極、７０・・・ドレイン電極、８０・・・導電性クリップ。

Claims (7)

  1. 亜鉛イオン、水酸化物イオンおよび亜鉛錯イオンを含む溶液に、少なくとも一部に導電性部位を有する基材を浸漬し、前記導電性部位に交流電流を通電することにより、前記基材上の前記導電性部位を含む領域に酸化亜鉛薄膜を形成することを特徴とする酸化亜鉛薄膜の製造方法。
  2. 前記基材が、絶縁間隙を隔てて対向して配置された少なくとも一対の導電性部位を有し、前記交流電流を前記一対の導電性部位のうち一方の導電性部位に通電することにより、前記一対の導電性部位の間を架橋するように酸化亜鉛薄膜を形成することを特徴とする請求項１に記載の酸化亜鉛薄膜の製造方法。
  3. 前記溶液のｐＨは８〜１２である、請求項１または２に記載の酸化亜鉛薄膜の製造方法。
  4. 前記溶液の温度は１５０℃以下である、請求項１〜３のいずれか１項に記載の酸化亜鉛薄膜の製造方法。
  5. 前記交流電流の周波数は０．１〜１０Ｈｚである、請求項１〜４のいずれか１項に記載の酸化亜鉛薄膜の製造方法。
  6. 請求項１〜５のいずれか１項に記載の酸化亜鉛薄膜の製造方法により、基板上に形成されたソース電極とドレイン電極の間を架橋するように酸化亜鉛薄膜を形成することを特徴とする薄膜トランジスタの製造方法。
  7. 請求項１〜５のいずれか１項に記載の酸化亜鉛薄膜の製造方法を含むことを特徴する透明酸化物配線の製造方法。
JP2014523752A 2012-07-05 2013-07-02 酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法および透明酸化物配線の製造方法 Active JP6060972B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012151206 2012-07-05
JP2012151206 2012-07-05
PCT/JP2013/068136 WO2014007250A1 (ja) 2012-07-05 2013-07-02 酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法、酸化亜鉛薄膜、薄膜トランジスタおよび透明酸化物配線

Publications (2)

Publication Number Publication Date
JPWO2014007250A1 JPWO2014007250A1 (ja) 2016-06-02
JP6060972B2 true JP6060972B2 (ja) 2017-01-18

Family

ID=49882004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014523752A Active JP6060972B2 (ja) 2012-07-05 2013-07-02 酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法および透明酸化物配線の製造方法

Country Status (4)

Country Link
US (1) US9337320B2 (ja)
JP (1) JP6060972B2 (ja)
CN (1) CN104428453B (ja)
WO (1) WO2014007250A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101812698B1 (ko) * 2015-08-28 2018-01-30 전북대학교산학협력단 금속 산화물이 성장된 탄소섬유 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69123555T2 (de) * 1990-10-01 1997-05-28 Sharp Kk Verfahren zur Herstellung von Überzügen aus supraleitendem Oxyd
DE69702277T2 (de) * 1996-03-06 2001-03-01 Canon K.K., Tokio/Tokyo Verfahren zur Herstellung einer Dünnzinkoxidfilm und Verfahren zur Herstellung eines Substrats einer Halbleiteranordnung und Verfahren zur Herstellung einer photoelektrischen Umwandlungsvorrichtung unter Verwendung dieser Film
JP3499106B2 (ja) * 1997-03-03 2004-02-23 富士通株式会社 配線の形成方法及び配線基板
JP3327811B2 (ja) * 1997-05-13 2002-09-24 キヤノン株式会社 酸化亜鉛薄膜の製造方法、それを用いた光起電力素子及び半導体素子基板の製造方法
JP4445711B2 (ja) * 2002-04-19 2010-04-07 株式会社Ｋｒｉ 金属酸化物パターン形成方法及び金属配線パターン形成方法
JP2005171271A (ja) * 2003-12-08 2005-06-30 Canon Inc 堆積膜の形成方法、それを用いた光起電力素子の製造方法
US20060096867A1 (en) * 2004-11-10 2006-05-11 George Bokisa Tin alloy electroplating system
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
KR100959460B1 (ko) * 2007-11-16 2010-05-25 주식회사 동부하이텍 투명 박막 트랜지스터 및 투명 박막 트랜지스터의 제조방법
CN101903567A (zh) * 2007-12-21 2010-12-01 关西涂料株式会社 表面处理的金属基材的制造方法和通过所述制造方法获得的表面处理的金属基材，以及金属基材的处理方法和通过所述方法处理的金属基材
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
TW201016596A (en) * 2008-09-04 2010-05-01 Univ Kumamoto Nat Univ Corp Method of manufacturing zinc oxide nanoparticles and zinc oxide nanoparticles
KR20130057439A (ko) * 2010-04-28 2013-05-31 바스프 에스이 아연 착물 용액의 제조 방법
JP2012036482A (ja) * 2010-08-11 2012-02-23 Univ Of Tsukuba シアノ架橋金属錯体作成方法およびエレクトロクロミック素子

Also Published As

Publication number Publication date
JPWO2014007250A1 (ja) 2016-06-02
US9337320B2 (en) 2016-05-10
CN104428453B (zh) 2017-04-05
WO2014007250A1 (ja) 2014-01-09
US20150187916A1 (en) 2015-07-02
CN104428453A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
Xin et al. Synthesis of CuS thin films by microwave assisted chemical bath deposition
Schumacher et al. Optimization of Electrodeposited p‐Doped Sb2Te3 Thermoelectric Films by Millisecond Potentiostatic Pulses
Bijani et al. Low-temperature electrodeposition of Cu2O thin films: modulation of micro-nanostructure by modifying the applied potential and electrolytic bath pH
Yamaguchi et al. Mechanistic study of chemical deposition of ZnS thin films from aqueous solutions containing zinc acetate and thioacetamide by comparison with homogeneous precipitation
Yamaguchi et al. A novel approach for CdS thin-film deposition: electrochemically induced atom-by-atom growth of CdS thin films from acidic chemical bath
Prabukanthan et al. Photovoltaic device performance of pure, manganese (Mn 2+) doped and irradiated CuInSe 2 thin films
Switzer et al. Nanometer-thick gold on silicon as a proxy for single-crystal gold for the electrodeposition of epitaxial cuprous oxide thin films
Chandrasekharan et al. Anodic electrodeposition of Germanium films from ethylenediamine solutions of deltahedral Ge9 4− Zintl ions
Schrebler et al. An electrochemical deposition route for obtaining α-Fe2O3 thin films: II. EQCM study and semiconductor properties
Köse et al. The underpotential deposition of Bi2Te3− ySey thin films by an electrochemical co-deposition method
Wu et al. Electrodeposition of compact tellurium thick films from alkaline baths
Basu et al. Nanoporous ZnO thin films deposited by electrochemical anodization: effect of UV light
Lee et al. Spontaneously polarized lithium-doped zinc oxide nanowires as photoanodes for electrical water splitting
Florica et al. Field effect transistor with electrodeposited ZnO nanowire channel
JP6060972B2 (ja) 酸化亜鉛薄膜の製造方法、薄膜トランジスタの製造方法および透明酸化物配線の製造方法
Trzciński et al. Controlling crystallites orientation and facet exposure for enhanced electrochemical properties of polycrystalline MoO3 films
Wang et al. Direct electrodeposition of aluminum nanowires from a room temperature ionic liquid: an electrochemical 2D-3D-1D process
Kawamura et al. Photoassisted control of Pt electrodeposition on p-type Si
Ait Layachi et al. Pulsed potential co-electrodeposition of Cu2CoSnS4 absorber layer on fluorinated tin oxide (FTO)-coated glass
CN108274014A (zh) 一种具有多重分枝状的纳米合金及其制备方法
Li et al. The key factor determining the anodic deposition of vanadium oxides
Jawad et al. An alternative method to grow Ge thin films on Si by electrochemical deposition for photonic applications
Murase et al. Photoassisted electrodeposition of CdTe layer from ammoniacal basic aqueous solutions
Dhanasekaran et al. Electrochemical and physical properties of electroplated CuO thin films
Guo et al. Preparation of Ag2S thin films by electro-deposition

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161128

R150 Certificate of patent or registration of utility model

Ref document number: 6060972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250