CN104412082B - Ir热电堆探测器 - Google Patents

Abstract

一种IR探测器以热电堆的形式被提供，该热电堆包括由硅衬底(1)支撑的介电膜(2、3、4)上的一个或多个热电偶(6、7)。每个热电偶由两种材料(6、7)组成，其中至少一种是p掺杂或n掺杂的单晶硅。该装置紧跟着内蚀刻步骤被形成在SOI工艺中。该装置比现有技术装置有益，由于单晶硅的使用减少了输出信号中的噪声，使得层的几何形状及物理特性具有更高的再造性，并且此外，SOI工艺的使用使得温度传感器和电路能够在同一芯片上制造。

Description

IR热电堆探测器

技术领域

本发明涉及基于在具有用于热绝缘的膜的微芯片上制造的热电堆的红外(IR)探测器。热电堆是由几个串联放置的热电偶组成。本发明还涉及将IR探测器与IR源集成以制作非色散红外(NDIR)传感器。

背景技术

在通过蚀刻部分衬底形成的薄膜层(由电绝缘层组成)组成的硅衬底上制造热IR探测器是公知的。入射的IR辐射增加膜的温度-其可以由热电堆、电阻器和二极管中的任何一个测量。

例如，Schneeberger等人的“Optimized CMOS Infrared DetectorMicrosystems”，Proc IEEE Tencon 1995，报道了基于热电堆的CMOS IR探测器的制造。该热电堆由几个串联连接的热电偶组成。KOH被用于蚀刻膜并且改善热绝缘。每个热电偶由两条不同的材料组成，这两条不同的材料电连接并在一端形成热连接(术语热接点)，而材料的另一端被电连接到串联形成热冷接点的其它热电偶。热电偶的热接点在膜上，而冷接点在膜外。论文中给出了具有不同材料成分的热电偶的三种不同的设计：铝和p型掺杂的多晶硅，铝和n型掺杂的多晶硅，或者p型掺杂的多晶硅和n型掺杂的多晶硅。入射IR辐射引起膜温度的轻微增加。塞贝克(Seebeck)效应引起每个热电偶两端的轻微电压差——导致为每个热电偶两端的电压和的热电堆两端的电压差的大量增加。

先前，Nieveld的“Thermopiles Fabricated using Silicon PlanarTechnology”，Sensors and Actuators 3(1982/83)179-183，示出了基于铝和P+型单晶硅作为热电偶中的材料在微芯片上制造热电堆。值得注意的是这是常规的热电堆设备——不是用来IR探测并且该热电堆不在膜上。

Allison等人的“A bulk micromachined silicon thermopile with highsensitivity”，Sensors and Actuators A 104200332-39，描述了基于P型掺杂和N型掺杂单晶硅材料的热电堆。但是，这些是由P型晶片和N型晶片的晶片键合形成的并且也不是特定用作IR探测器。该制造方法还非常昂贵。

Lahiji等人的“A Batch-fabricated Silicon Thermopile InfraredDetector”，IEEE Transactions on Electron Devices"1992，述了两种热电堆IR探测器，一种基于铋-锑热电偶，而另一种基于多晶硅和金热电偶。

US7785002描述了具有基于P型和N型掺杂多晶硅的热电堆的IR探测器。Langgenhager的“Thermoelectric Infrared Sensors by CMOS Technology”，IEEE EDL1992，描述了由铝和多晶硅组成的悬浮结构上的热电堆组成的IR探测器。

由Graf等人的“Review of micromachined thermopiles for infrareddetection”，Meas.Sci.Technol.2007描述了其它几种热电堆设备。

测量IR辐射的另一种方法是通过使用热二极管。例如，Kim的“A new uncooledthermal infrared detector using silicon diode”，S&A A 89,2001，描述了通过精密加工制造的二极管以用作IR探测器。

Eminoglu的“Low-cost uncooled infrared detectors in CMOS process”，S&AA 109(2003)，描述了使用CMOS工艺制造的具有在悬浮膜上的二极管的IR探测器。

类似地，基于热二极管的IR探测器也可以使用SOI工艺制造。但是，热二极管具有需要要求电源的偏置电压或电流的缺点。此外，其具有高的基极电压，使其很难测量在输出电压中的小的变化。

在硅技术中制造IR源也是公知的。例如，Parameswaran等人的“Micro-machinedthermal emitter from a commercial CMOS process”，IEEE EDL 1991报道了多晶硅加热器作为IR源加入到CMOS技术中，使用正面蚀刻以悬浮该加热器由此降低功耗。Barritault等人的“Mid-IR source based on a free-standing microhotplate for autonomousCO2 sensing in indoor applications”(Sensors&Actuators A 2011)描述了一种基于铂加热器的精密加工的IR源。其它几种这类设备也已经被报道。

制造NDIR传感器也是公知的，例如，Fordl和Tille的“A High-Precision NDIRCO2 gas sensor for automotive applications”IEEE Sensors Journal vol 6No.62006以及Cutler等人的US2007/0102639描述了由白炽灯作为IR源和基于热电堆的IR探测器组成的典型NDIR传感器。这两个被放置在气体通过半透膜(从外部阻止灰尘和IR辐射)可以进入的小腔的对立端。根据目标气体的浓度，具有特定波长的IR发射的数量在光路中被吸收，并且使用来自IR探测器的测量可以用于确定气体的浓度。大多数NDIR传感器也具有滤光片以只允许小范围的波长到达IR探测器以便使其具体为吸收那种波长的气体。

其它公开，例如Hodgkinson等人的US2008/0239322，Stuttard等人的US7244939，Doncaster等人的US2008/0308733以及Cutler等人的US7541587描述了类似的设备。

在几乎每个实例中，IR发射器和探测器是两种不同的组件但是被封装在一起。一个例外是Wong的US专利5834777，其中通过附着(键合)第二芯片至第一芯片，具有由波导制作的光路的发射器和探测器两者均在同一个芯片上。该工艺或者晶片不是CMOS，并且虽然发射器和探测器二者均在膜外但是只有波导在渗透膜上。这将导致高功耗和降低操作的最高温度。此外，用于IR发射传播的光路是相对小的，因此传感器具有较低的灵敏度。

发明内容

根据本发明的一方面，于此提供一种包括热电堆的红外(IR)探测器。该热电堆包括在CMOS绝缘体上硅结构(SOI)工艺中制造的介电膜上串联连接的多个热电偶。每个热电偶包括至少第一和第二异种材料，其中第一材料是由单晶硅层制成。该单晶硅层是用于CMOS SOI工艺中的标准层。

根据本发明的另一方面，于此提供一种利用CMOS绝缘体上硅结构(SOI)工艺制造红外(IR)探测器的方法。该方法包括：形成衬底；在衬底上形成介电膜；以及形成热电堆，该热电堆包括在介电膜上连接在一起的多个热电偶。每个热电偶包括至少第一和第二异种材料，其中第一材料是由单晶硅层制成。该单晶硅层是CMOS SOI工艺中的标准层。

本发明的实施方式旨在通过提出一种由热电堆制造的装置改善现有装置的状态，该热电堆包括使用CMOS工艺由单晶(单晶的)硅制造的至少一层。热电堆体的最大部分被放置于通过优选地使用深反应离子蚀刻(DRIE)移除在下面的硅衬底而形成的膜上。通过在热电堆层的至少一层中使用单晶硅，该装置具有在被测信号中具有低噪声及在例如掺杂浓度、电阻、导热系数的特征尺寸和物理性质方面具有良好的再生性的优点。相对于诸如铝(Al)或多晶硅的其它材料，n型掺杂或p型掺杂单晶硅层的塞贝克系数是相对高的。而且，n型掺杂或p型掺杂单晶硅层的塞贝克系数在正负(sign)增强信号中是相反的。此外，通过控制硅中的掺杂度，可以增加n型或p型硅层中的塞贝克系数。热电堆为相对温度传感器，并且其需要绝对温度以补偿环境温度的变化。

根据一实施方式，于此提供一种在膜外的、与热电堆集成在同一芯片上的附加温度传感器。该装置也可以由器件阵列组成以改善灵敏度，或者由在较小的膜上放置的热电堆阵列组成以改善装置的整体可靠性。通过使用DRIE使这个变成可能，DRIE使得相比于通过使用湿法蚀刻方法(诸如基于KOH或者TMAH)制造的这些，将被封装在一起的膜更加紧密。

由单晶硅制造但是没有在COMS工艺中或者使用CMOS核心制造的热电堆IR探测器不允许精确的温度传感器或任何将被集成在芯片上的电路。另一方面，使用CMOS技术制造的现有技术的IR探测器涉及多晶硅而不是单晶硅。

根据一实施方式，于此提供一种使用绝缘体硅(SOI)-CMOS工艺制造的热电堆。该工艺从被之后使用标准商业CMOS工艺处理的SOI晶片开始。热电堆可以使用由几个串联在一起的热电偶组成并且热电偶的至少一层是由n型或p型单晶硅制造的工艺被形成。SOI-CMOS工艺步骤之后是内蚀刻步骤以形成膜。这个步骤可以是使用DRIE的干法蚀刻或者诸如KOH或者TMAH的各向异性湿蚀刻。DRIE方法具有创造直臂而不是有角度的壁的优点。由于膜尺寸实质上是独立于衬底厚度的小的变化，这个结果较小的损失了膜边缘的芯片面积并且具有较好的膜再生性。而且，如果需要更多的膜，直角壁使得它们更紧密地封装在一起。

每个热电偶由两种条状的异种材料组成，具有一端在膜外而一端在膜内，在膜内的端形成热连接(被叫做热接点)，而膜外的端形成第二热连接(被叫做冷接点)。为了曾强信号，邻近的热电偶被串联连接以形成热电堆。

根据一实施方式，热电堆的至少一种材料是由薄SOI层形成(如放置在埋氧层上的单晶硅层)并且要么是P+单晶硅要么是N+单晶硅材料。第二种材料可以是多晶硅、N+单晶硅或P+单晶硅(分别地)以及诸如铝、铜、钨或钛的CMOS金属中的任意一种。优选地，热电堆的一层是由n型单晶材料制成而另一层是由p型单晶材料制成。

视需要，硅N+层和/或硅P+层分别是使用N沟道MOSFET和P沟道MOSFET的硅N+层和/或硅P+层在相同的CMOS工艺步骤(以及相同的光刻掩膜)中制成的。

绝对温度传感器也可以在膜区域外的同一芯片上制造。该温度传感器可以是热二极管、热晶体管、电阻式温度传感器、Vptat或Iptat或者其它在CMOS中可用的温度传感器。由于在CMOS中诸如二极管和晶体管的有源元件的过程控制要优于诸如电阻的无源元件的过程控制，优选地是基于这些的热二极管或热晶体管或电路。

热二极管可以由包括所述硅N+层及P+硅层(分别使用N沟道MOSFET和P沟道MOSFET的硅N+层和/或硅P+层在相同的CMOS工艺步骤以及相同的光刻掩膜中制成)的半导体结制成。可替换地，二极管也可以由硅P阱和N阱区域组成。

热晶体管可以是具有一个接点电短路的npn或pnp双极型晶体管以使所述装置按与热二极管相同的方式表现。

IPTAT和VPTAT是基于热晶体管或热二极管的精确的温度电路，其中，前者提供与温度成线性比例的输出电流而后者提供与温度成线性比例的输出电压。

所述膜可以是圆形或者矩形中的任何一个或者可以具有其它任何合适的形状。所述热电堆可以由几个从所述膜外延伸至膜内并且以循环方式重复的热电偶组成。可替换地，其可以由两行热电偶组成。其也可以由从四侧延伸至膜正中心的热电偶组成，然后紧挨着这些形成附加热电偶，但是由于中心的空间被填满，热接点轻微地远离中心。所述热电偶可以一路延伸至膜的中心或者只部分(partway)进入膜。热电偶在膜上的许多其它布置是可能的。

所述膜也可以具有不只一种类型的热电偶。例如，其可以由一系列P+单晶硅和N+热电偶组成，并且还可以由一系列具有金属热电偶的多晶硅组成。这种具有串联连接在一起的热电偶的结构可以提供更高的输出信号。

所述膜也可以具有诸如金属、多晶硅或者单晶硅板的额外的结构。所述膜也可以具有诸如在同一膜内作为热电堆的电阻、热二极管或者热晶体管的附加绝对温度传感器。加热器也可以作为热电堆被嵌入到同一膜中。这使得膜维持在稳定温度从而消除在热电堆信号中的温度波动。

所述膜也可以具有在顶部的IR吸附材料。这个涂层可以是任何类型，例如仔细地控制的二氧化硅、氮化硅或聚合物(如聚酰亚胺)的层。可替换地，是可以在微加热器上培养(grow)或沉积的诸如碳黑、碳纳米管、金属氧化物或石墨烯的材料。这些材料具有高吸收率，且因此改善了发射出的IR量。其余具有高吸收率的材料也可以被使用。

在一实施方式中，热电堆由单晶硅P-(或P阱)和单晶硅N-(或N阱)材料组成——在这二者上面均具有多晶硅层栅。适当地偏压被施加于在这些区域上的多晶硅栅，分别引起在单晶硅P-和N-(或者P阱和N阱)区域中的反向层。根据本发明的实施方式，正是这些创建于多晶硅栅下面的反向层形成热电偶条中的异种材料的一者或两者。

在一实施方式中，热电堆由P+单晶硅和N+单晶硅区域组成，P+单晶硅和N+单晶硅的区域之间具有多晶硅，以使得这些区域的自对准形成——使得它们更紧密的封装在一起。这是有益的，因为这样的布置增加了灵敏度和/或减小了每个膜区域热电堆的输出电阻。

在一实施方式中，IR探测器由经由DRIE蚀刻、紧密封装在一起、每个具有其自己的热电堆的几个膜阵列组成。这改善了装置的整体灵敏度。该阵列的另一个用途是具有更小的膜的阵列而不是一个大膜。相较于小膜，大膜具有机械上的不稳定以及更长的热响应时间，但是小膜装置将具有更低的灵敏度。通过使用具有放置在每个膜上的串联安装的热电堆的小膜的阵列，包括多个热电堆在多个小膜上的整个装置的机械稳定性和热响应时间可以被显著改善。使用DRIE蚀刻所述小膜意味着所述膜可以被非常紧密地封装在一起，并且当与单个大膜占用(take)的空间相比较，在芯片上需要很小的额外空间。优选地，每个膜上的热电堆可以被串联连接在一起以增加整体信号，但是可能存在热电堆可以被单独测量或者甚至被并联连接以减小输出电阻的应用。封装也可以被设计以使在阵列中的每个膜上具有不同的IR滤光片——以使每个膜感应不同的IR波长。

在一实施方式中，IR滤光片与IR探测器结合。这是通过使用内蚀刻以形成在硅或SOI芯片或晶片上的由二氧化硅和/或氮化硅组成的薄膜。这个膜可以充当为IR滤光片。然后这个芯片/晶片通过利用晶片键合与IR源结合。充当滤光片的膜的组成可以被改变并且其它材料可以被沉积在膜上以使滤光性能根据需要改变。

通过使用键合在IR探测器阵列上的滤光片晶片阵列，这个方法可以与阵列结合。每个滤光片可以具有相同的性能或不同的性能以允许不同波长的光谱。

可替换地，所述滤光片可以通过选择性地蚀刻在硅上的CMOS金属层被制成网状或点状。网格大小或者点的大小以及点之间的距离可以被调整以过滤所希望的在特定波长的信号和/或增加在特定波长的信号。通过在特定波长增加信噪比，灵敏度也可以被增加。硅上金属层的蚀刻在CMOS序列中被完成，并且因此不伴随有额外费用。

一种实施方式包括IR探测器的封装。诸如TO-5，TO-39或者TO-46的任何标准封装可以被使用或者芯片可以直接被封装到PCB板上，但是盖子(lid)应该被打开以具有使得IR辐射穿过的腔。此外，所述封装也可以包括滤光片或者IR透明窗，除此之外或作为替代，键合到IR源或者由CMOS金属层制成的滤光晶片。其也可以在NDIR室中直接被封装。

SOI工艺的使用也意味着驱动、读出以及信号处理电路可以与IR探测器集成在同一芯片上。所述信号处理电路可以是简单的电压跟随电路、放大器或滤光片。更多复杂的电路可以修改模拟信号的形状以适合应用或者可以包括模拟数字转换器。用于芯片上温度传感器的驱动和读出电路也可以被单片(monolithically)集成。

在一实施方式中，IR源与IR探测器被集成在同一芯片上，以在NDIR(非色散红外)气体传感器中使用该芯片。所述IR源可以是微加热器装置——膜上的微加热器。所述微加热器可以是由单晶硅、多晶硅或者由诸如铝、铜、钨或钛的CMOS金属制成的电阻式加热器。

为了改善性能，所述IR源也可以具有沉积或培养在所述膜顶部的高发射率的材料，例如，碳纳米管、碳黑、石墨烯、聚酰亚胺、聚合物、金属膜、金属黑、薄膜堆或者其它具有高IR发射率的材料。

可替换地，在集成的IR源中的IR发射率可以被提高，通过将硅上的CMOS金属层有选择地蚀刻为网状或点状。网格大小或者点的大小以及点之间的距离可以被调整以增加特定波长的光功率和/或过滤其它波长的输出信号。所述在硅上的金属层的蚀刻可以在CMOS序列中被完成，并且因此不伴随有额外费用。

所述芯片可以被封装以被用作在封装内的小型化的NDIR传感器以使得两个装置之间具有隔离物，并且IR发射不能直接从源传播至探测器。相反，所述IR发射不得不传播更长的路径以通过IR滤光片到达源。这个可以在芯片和封装二者的设计期间被实现。当设计芯片时，发射器和探测器之间的介电氧化物填充通孔及金属层阻止在绝缘体氧化物中IR的传播。之后，该间隔物被形成在芯片上，这可以在封装期间或者更早经由与顶部上的图案化的衬底键合的晶片而完成。复杂的电路可以被集成在芯片上以用于驱动、读出以及在芯片上的IR源和探测器二者的信号处理。

形成这种传感器的所述封装可以属于不同的类型。本发明的一个实施方式是为了在具有由反射表面组成的壁的中心被填满的圆柱形的封装中封装所述芯片，以使得IR辐射以圆形路径(由封装壁反射)由发射器传播至芯片的探测器部分。光路中也可以具有光学滤光片以仅允许感兴趣的波长到达IR探测器。所述封装由颗粒滤光片覆盖以阻止空气传播颗粒进入到光路中。

在一实施方式中，所述封装可以是具有芯片在侧边的矩形，以及反射表面在所述封装的远侧使得反射的IR从源传播至探测器。

附图说明

为了使本发明可以被更充分地理解，现在将通过例子，参考附图描述本发明的一些的实施方式，其中：

图1和图2是SOI IR探测器的不同设计的横截面示意图；

图3至图8是具有热电偶和膜形状以及膜上其它结构的不同的布局的IR探测器的平面视图；

图9是由IR探测器和温度传感器组成的微芯片的平面视图；

图10是示出了经由各向异性湿蚀刻制造的IR探测器的横截面视图；

图11示出了基于没有空间在二者之间的P+和N+单晶硅的热电偶的平面放大图；

图12和图13示出了基于具有用于自校准这些区域的多晶硅层的P+单晶硅和N+单晶硅的热电偶的放大的横截面示意图；

图14示出了其中材料为经由N-MOSFET和P-MOSFET创建的反向层(inversionlayer)的热电偶的放大视图；

图15示出了包括由N-MOSFET和P-MOSFET组成的热电堆的部分电路原理图；

图16示出了一种材料是由N-MOSFET创建的反向层、而另一材料是P型掺杂的单晶硅的热电偶的放大视图；

图17示出了由一种材料是由N-MOSFET创建的反向层、而另一材料是P型掺杂的单晶硅的热电堆组成的部分电路原理图；

图18示出了串联连接在一起的IR探测器阵列的平面视图；

图19示出了可以被单独测量的IR探测器阵列的平面视图；

图20示出了IR探测器阵列的横截面示意图；

图21示出了封装有IR滤光片的芯片的横截面示意图；

图22和图23示出了具有图案化的顶部金属层以改善特定波长的吸收率的IR探测器的平面示意图；

图24和图25示出了具有一个或两个图案化的顶部金属层以改善特定波长的吸收率的IR探测器的横截面视图；

图26示出了具有IR探测器的芯片的横截面视图，其中IR探测器具有键合到该芯片的IR滤光晶片；

图27示出了具有IR源和IR探测器集成在同一芯片上并在其之间具有间隔以阻止两个器件之间的直接IR辐射的芯片的横截面示意图；

图28示出了具有IR源和IR探测器集成在同一芯片上并在其之间具有间隔以阻止两个器件之间的直接IR辐射、而且具有对于IR辐射不透明的后侧膜的芯片的横截面示意图；

图29示出了具有IR源和热电堆IR探测器集成在同一芯片上的芯片的俯视图；

图30示出了具有IR发射器和探测器二者的芯片的3D示意图，并且还示出了用于晶片键合到芯片上的图案化的衬底；

图31示出了具有IR发射器和探测器晶片二者并具有衬底晶片键合到其上以阻止IR发射直接由发射器传播至探测器的芯片的3D示意图；以及

图32、图33示出了封装为NDIR传感器的芯片的示意图。

具体实施方式

图1示出了在SOI工艺中制成的IR探测器的横截面示意图。于此提供由硅衬底1支撑的膜层2、3、4。该膜层包括埋氧层2、介电层3以及钝化层4。由几个串联连接在一起的热电偶组成的热电堆被形成在膜层内。图1还示出了使用N+单晶硅6和P+单晶硅7材料的热电堆。热电堆的产生电信号的端子被标识为6a和7a。这些端子可以连接到衬垫(没有示出)上或者其它读出或信号处理电路(没有示出)。CMOS金属8被用于在热的和冷的热连接中电连接P+层和N+层。金属层(在CMOS工艺中制成)被用于电连接它们以避免形成半导体P/N结。具有高的IR吸收率的材料被培养或沉积在膜的顶部。

整个装置是通过使用商业的CMOS SOI工艺制造的。优选地，在这种情况下，通过使用深反应离子蚀刻(DRIE)技术的内蚀刻(back etch)的使用形成膜层。具有或不具有在同一芯片上的驱动读出或信号处理电路的微加热器可以被制造。

图2示出了可替换的IR探测器的横截面示意图。图2的许多特征与图1中的那些相同，除了用于热电堆的材料(在图2中)是P+单晶硅和CMOS金属9。

值得注意的是，图1和图2中提供的用于热电堆的两种可能的材料配置只是用于举例说明。许多不同的配置也可以被使用。例如，具有p型或n型掺杂单晶硅中任何一个的多晶硅。可替换地，具有三种或更多种材料的堆叠的热电堆是可能的。

图3示出了在矩形膜10上的IR探测器的平面视图。热电偶被放置以使得中间的热电偶与膜的中心完全一致，而后面的热电偶进一步远离中心作为在填满的中心的间隔。热电偶由P+单晶硅6和N+单晶硅7组成。6a(N+单晶硅)和7a(P+单晶硅)形成热电堆的两个终端。

图4示出了矩形膜上的由P+单晶硅和N+单晶硅组成并具有被布置为两列的热电偶的基于热电堆的IR探测器的平面视图。

图5示出了在圆形膜上的IR探测器的平面视图。在这个实施方式中，一些热电偶延伸至膜的中心附近，而其他不作为在中心的空间的已经被填满。

图6示出了其中没有热电偶延伸至中心的IR探测器的平面示意图。究其原因，在边缘的温度梯度更高(假设相同的入射辐射)。以这种方式，热电堆的内电阻被显著减少，而热电堆的灵敏度不被降低至同一程度。这个和之前的示例被示出作为热电偶的一些可能的布置。很明显，许多这种配置是可能的。

图7示出了在同一芯片上具有加热器11的IR探测器。加热器可以是具有两个端子11a和11b的简单的电阻并且由CMOS SOI工艺可用的金属层中一个制成。可选地，加热器可以由单晶硅或多晶硅制成，在这种情况下热电堆可能不得不被放置和设计以便为加热器留出空间。

图8示出了在同一膜上具有温度传感器12的IR探测器的平面视图。温度传感器可以是二极管或具有两个端子12a和12b的电阻器。二极管可以包括(没有示出)N+层/P+层半导体结，其中这些层中的至少一个也被用于限定热电偶(例如6或7)。

图9示出了热电堆IR探测器和温度传感器13(由轨道13a和13b连接)在同一芯片14上的平面示意图。当IR探测器使用正在标准SOI工艺中使用的相同材料层时，温度传感器被同时制成。这个温度传感器可以是二极管、电阻器或者诸如VPTAT或IPTAT的温度传感电路。这样的传感器在CMOS工艺中使用现有的层被制造。例如，根据本发明，二极管可以包括可以在热电堆中使用的相同的N+层及P+层。

图10示出了其中膜2、3、4已经通过湿蚀刻(可选地，通过各向异性的KOH或TMAH内蚀刻)被形成的IR探测器的横截面。

图11示出了在由P+单晶硅和N+单晶硅材料组成的热电堆中的热电偶的平面视图。在这个特定的实施方式中，在P+和N+层之间没有空间。由于在两种材料之间形成的半导体PN结，避免了电导。在热和冷接点，金属8被用于连接在那个点的材料。金属连接件15被用于测量热电堆上的输出电压。

图12示出了在由P+单晶硅和N+单晶硅材料组成的膜的部分内的热电堆中的热电偶的横截面视图。在这个特定的实施方式中，多晶硅层16被用来允许P+和N+区域的自对准制造。使用这种方法，在膜内的热电堆的更紧密的包装完成。多晶硅下的硅区域17保持在一个低掺杂水平。

图13示出了在由P+单晶硅7和N+单晶硅材料6组成的热电偶的横截面视图。在这种情况下，多晶硅层16还被用于自动对准，以及硅层17保持在多晶硅下面-且可以是N阱、P阱、N漂移和P漂移中的任何一个。该层17具有非常高的电阻，且所以在N+和P+区域之间有最小的传导影响。多晶硅下的硅区域17保持在一个低掺杂水平。

图14示出了其中热电偶的条中的材料为经由n型MOSFET和p型MOSFET创建的反向层的模内的热电偶的放大视图。基条低掺杂有p和n型单晶硅。一个基条两端高度掺杂N+硅，而另一个基条两端具有高度掺杂的P+型硅。多晶硅层16用作MOSFET的栅极，且当加适当的偏压时，其在下面的硅表面提供一个高度掺杂的反向层。

图15示出了其中由n型MOSFET和p型MOSFET创建的反向层被使用的热电堆设计的电路原理图。该设计主要由连接在一起的几个交替的n型MOSFET 18和p型MOSFET 19组成。

图16示出了一种材料是由n型MOSFET创建的反向层、而另一材料是P+单晶硅层的热电偶的放大视图。值得注意的是，该设计也可以被替代以具有p型MOSFET和N+单晶硅结构。

图17示出了其中使用由n型MOSFET创建的沿着P+单晶硅20的反向层的热电堆设计的电路原理图。该设计主要包括连接在一起的几个交替的n型MOSFET和P+单晶硅。

图18示出了被用作IR探测器的膜阵列平面视图。这些热电堆串联连接在一起。这种设计比单个膜具有更大的灵敏度。

图19示出了被用作IR探测器的膜阵列平面视图。这些热电堆没有被连接，并且因此可以被单独测量。例如，它们可以平行连接以提供更小的输出电阻。在这种特殊情况下，在阵列中的所有IR探测器都是完全相同的，但是它们也可以是不同的，具有不同的布局安排，用于热电偶的不同的材料或是不同的膜尺寸或形状。

图20示出了相互靠近的阵列中的两个IR探测器膜的横截面示意图。由于DRIE蚀刻获得的相邻的垂直侧壁使得膜紧密封装。

图21示出了封装后的IR探测器的横截面示意图。探测芯片被放置在封装基座21上，由封装盖子22覆盖。IR滤光片23被放置以使得仅期望频率范围的辐射通过。值得注意的是，这只示出一种可能的封装选择，标准封装中的其他选择也是可能的。

图22示出了基于热电堆的IR探测器的平面示意图，该热电堆具有网格状图案化的顶部金属层24，该顶部金属层24被用于根据洞的尺寸和间隔改善对于特定波长的吸收率。

图23示出了基于热电堆的IR探测器的平面示意图，该热电堆具有点状图案化的顶部金属层，该顶部金属层被用于改善对于特定波长的吸收率，并且还根据点的尺寸和形状充当滤光片。网格和点结构都是使用在CMOS工艺中已经呈现的一个或多个金属层制造的，因此不再需要额外的步骤。

图24示出了具有形成点阵列或网格的顶部金属24的IR探测器的横截面。

图25示出了形成点阵列或网格用于改善特定波长的吸收率的两个金属层24的横截面。

针对改善吸收率的图案化的金属层在图22至图25中所示的图中作为示例给出，很显然，其他可能图案和方案也可以被使用，例如六边形或圆形。

图26示出了具有晶片键合IR滤光片的IR探测器横截面示意图。键合的芯片/晶片由硅衬底25和膜26组成。膜可以由二氧化硅、氮化硅和/或其他根据需要改变滤光特性的其他材料组成。

图27示出了具有IR探测器和IR源的芯片的横截面示意图，该芯片是在膜上的微加热器。微加热器27由轨道28连接以及膜被用于改善加热器的热绝缘。芯片被设计以使得来自IR源的发射不直接传到IR探测器。这是通过在经过堆叠的金属层以及通孔29的两者之间创建隔离(isolation)来实现，其通过CMOS工艺参数形成，并可以阻止IR经由中间介电层(inter dielectric)传播。

图28示出了在芯片后的薄膜涂层31。该涂层由相对IR不透的材料制作以阻止IR辐射从后侧由源传播至探测器。

图29示出了具有IR源28和热电堆IR探测器的芯片的俯视图。

图30和31示出了晶片键合技术以确保没有IR辐射在源和探测器之间短路径传播。出于这个目的，衬底32被图案化以及芯片上的晶片被键合以便在源和探测器之间创建间隔物。

图32示出了在圆形封装34中用作NDIR传感器的芯片的平面示意图。其由从芯片上的IR源到IR探测器的圆形的光路组成。该路径的侧壁由反射材料制成以使IR辐射被反射至探测器。光学滤光片33被封装在探测器附近以使只有感兴趣的波长穿过。

图33示出了矩形封装的芯片的平面示意图，芯片远端具有反射表面35以反射发射至探测器。

Claims (47)

1.一种红外探测器，该红外探测器包括：

介电膜，该介电膜形成在半导体衬底上，该半导体衬底包括蚀刻部分，其中所述介电膜是CMOS SOI介电膜；

热电堆，所述热电堆包括在所述介电膜上连接在一起的多个热电偶；

其中，所述多个热电偶中的每一者包括至少第一和第二异种材料，其中所述第一材料由单晶硅层制成，且所述单晶硅层是用于CMOS SOI工艺中的标准SOI层。

2.根据权利要求1所述的红外探测器，其中，所述单晶硅层是N+掺杂或P+掺杂单晶硅层。

3.根据权利要求2所述的红外探测器，其中，所述N+掺杂或P+掺杂单晶硅层形成集成在同一芯片上作为所述红外探测器的n沟道或p沟道MOSFET的源极层或漏极层。

4.根据权利要求1所述的红外探测器，其中，所述多个热电偶串联连接在一起。

5.根据权利要求1所述的红外探测器，其中，所述第二材料是从一组中选择，该组包括：

具有与所述第一材料相反的掺杂极性的单晶硅层；

多晶硅；以及

包括铝、铜、钛及钨中任何一个的CMOS金属。

6.根据权利要求5所述的红外探测器，其中，所述第二材料是P+或N+单晶硅层。

7.根据权利要求5所述的红外探测器，其中，所述第二材料是单晶硅层或多晶硅层，且通过CMOS互连金属将所述第一材料电连接到所述第二材料。

8.根据权利要求1至7中任意一项权利要求所述的红外探测器，其中，所述多个热电偶中的每一者还包括第一热连接和第二热连接，所述第一热连接是热接点以及所述第二热连接是冷接点。

9.根据权利要求8所述的红外探测器，其中，所述第一热连接位于所述介电膜内或所述介电膜上，而所述第二热连接位于所述介电膜外。

10.根据权利要求1至7中任意一项权利要求所述的红外探测器，其中，所述膜通过从DRIE、各向异性湿法蚀刻、KOH及TMAH中选择的工艺形成。

11.根据权利要求1至7中任意一项权利要求所述的红外探测器，其中，所述膜具有矩形、圆角化的矩形、六边形及圆形中的任意一种形状。

12.根据权利要求1至7中任意一项权利要求所述的红外探测器，其中，所述多个热电偶在所述介电膜上被布置为两行。

13.根据权利要求1至7中任意一项权利要求所述的红外探测器，其中，所述多个热电偶被布置以使所述多个热电偶中的一些热电偶延伸至所述介电膜的中心。

14.根据权利要求1至7中任意一项权利要求所述的红外探测器，其中，所述多个热电偶被布置以使所述多个热电偶中没有一个延伸至所述膜的中心。

15.根据权利要求5所述的红外探测器，其中所述第二材料是单晶硅层，并且多晶硅层被用在所述第一和第二材料之间以便自对准所述单晶硅层的掺杂以最优化它们之间的间隔。

16.根据权利要求5所述的红外探测器，其中所述第二材料是单晶硅层，在所述多个热电偶中的每一者的所述第一和第二材料之间没有间隔。

17.根据权利要求5所述的红外探测器，其中所述第二材料是单晶硅层，并且在所述多个热电偶中的每一者的所述第一和第二材料之间存在间隔。

18.根据权利要求1至7中任意一项权利要求所述的红外探测器，该红外探测器还包括在所述介电膜上的加热器。

19.根据权利要求18所述的红外探测器，其中，所述加热器是以下中的任意一者：

由多晶硅制造的电阻加热器；

n-或p-型掺杂的单晶硅；以及

包括以下任意一者的CMOS金属：铝、钨或钛。

20.根据权利要求1至7中任意一项权利要求所述的红外探测器，该红外探测器还包括在所述介电膜上的温度传感器。

21.根据权利要求20所述的红外探测器，其中，所述温度传感器是以下中的任意一者：

二极管；

放置在二极管配置中的晶体管；以及

基于热二极管或热晶体管的电路。

22.根据权利要求20所述的红外探测器，其中，所述温度传感器是由单晶硅、多晶硅或用在所述SOI工艺中的互连金属制造的电阻器。

23.根据权利要求1至7中任意一项权利要求所述的红外探测器，其中，所述介电膜包括以下制造的一个或多个层：

单晶硅；多晶硅；以及

包括铝、钨和钛中任意一个的CMOS金属。

24.根据权利要求1至7中任意一项权利要求所述的红外探测器，其中，所述介电膜包括顶部钝化层，该钝化层包括二氧化硅或氮化硅。

25.根据权利要求1至7中任意一项权利要求所述的红外探测器，其中，在所述介电膜上的顶部表面被提供有涂层，该涂层包括从包括聚合物、碳黑、碳纳米管及石墨烯的组中选择的材料。

26.根据权利要求1至7中任意一项权利要求所述的红外探测器，该红外探测器还包括放置于所述热电堆顶部用于增加灵敏度的网格状CMOS金属，并且其中所述网格的尺寸被选择以过滤在特定波长期望的信号和/或以增加在特定波长的信号。

27.根据权利要求1至7中任意一项权利要求所述的红外探测器，该红外探测器还包括放置于所述热电堆顶部用于增加灵敏度的点状CMOS金属，并且其中所述点的大小和所述点之间的距离被选择以过滤在特定波长期望的信号和/或以增加在特定波长的信号。

28.根据权利要求24所述的红外探测器，该红外探测器还包括顶部金属热扩散板，该顶部金属热扩散板通过远离所述钝化层的蚀刻被暴露。

29.根据权利要求1至7中任意一项权利要求所述的红外探测器，该红外探测器还包括在同一芯片上作为所述红外探测器的温度传感器，所述温度传感器包括以下中的任意一个：

二极管；

晶体管；

由单晶硅、多晶硅或CMOS金属制造的电阻器；以及

包括VPTAT或IPTAT的标准温度传感电路。

30.根据权利要求1至7中任意一项权利要求所述的红外探测器，该红外探测器还包括在同一芯片上作为所述红外探测器的电压跟随电路、放大电路和读出模拟或数字电路中的一个或多个。

31.根据权利要求1至7中任意一项权利要求所述的红外探测器，被形成以作为红外探测器的阵列。

32.根据权利要求31所述的红外探测器，被配置以使得在所述阵列中的所有所述红外探测器被串联或并联连接在一起，并且是同时或单独可操作的。

33.根据权利要求1至7中任意一项权利要求所述的红外探测器，该红外探测器还包括通过晶片键合的方式附着的红外滤光片。

34.根据权利要求33所述的红外探测器，其中所述红外滤光片包括芯片或晶片，通过DRIE蚀刻该芯片或晶片以形成包括二氧化硅和/或氮化硅中的一个或多个的一个或多个膜。

35.根据权利要求1至7中任意一项权利要求所述的红外探测器，被封装有红外滤光片。

36.一种非色散红外传感器，该传感器包括：在芯片上的根据上述任意一项权利要求所述的红外探测器以及在同一芯片上的第二膜上的红外源。

37.根据权利要求36所述的非色散红外传感器，其中所述红外源包括在所述第二膜上的电阻加热器，并且所述电阻加热器由单晶硅、多晶硅或包括铝、钨及钛中任意一个的CMOS金属制造。

38.根据权利要求36所述的非色散红外传感器，该非色散红外传感器还包括由在所述红外源和红外探测器之间的通孔和金属层结构创建的隔离物。

39.根据权利要求36至38中任意一项权利要求所述的非色散红外传感器，该非色散红外传感器还包括经由图案化衬底的晶片键合创建于所述芯片上的隔离物。

40.根据权利要求36至38中任意一项所述的非色散红外传感器，该非色散红外传感器还包括在所述芯片的封装期间创建于所属芯片上的间隔。

41.根据权利要求36至38中任意一项所述的非色散红外传感器，其中，所述非色散红外芯片以圆柱形封装来封装以使得从所述红外源到所述红外探测器的光路是圆形的。

42.根据权利要求36至38中任意一项所述的非色散红外传感器，该非色散红外传感器还包括在包括所述芯片的封装的光路中的红外滤光片。

43.根据权利要求36至38中任意一项所述的非色散红外传感器，该非色散红外传感器还包括颗粒滤光片。

44.根据权利要求36至38中任意一项所述的非色散红外传感器，该非色散红外传感器还包括从包括聚合物、碳纳米管、石墨烯、金属膜、金属黑、薄膜堆叠在红外源膜上的组中选择的高发射率材料。

45.根据权利要求36至38中任意一项所述的非色散红外传感器，其中，所述红外源包括放置在电阻加热器的顶部以增加发射率的网格状CMOS金属，且其中网格大小被选择以过滤在特定波长的期望的信号和/或增加在特定波长的发射。

46.根据权利要求36至38中任意一项所述的非色散红外传感器，其中所述红外源包括放置在电阻加热器的顶部以增加发射率的点状CMOS金属，且其中点的大小和点与点之间的距离被选择以过滤在特定波长的期望的信号和/或增加在特定波长的发射。

47.一种用于使用CMOS SOI工艺制造红外探测器的方法，该方法包括：

形成具有蚀刻部分的衬底；

使用CMOS SOI工艺在所述衬底上形成介电膜；

使用CMOS SOI工艺在所述介电膜上形成包括多个连接在一起的热电偶的热电堆，

其中，每个热电偶包括至少第一和第二异种材料，其中所述第一材料由单晶硅层制造，并且所述单晶硅层是用于CMOS SOI工艺中的标准SOI层。