CN104396038A - 用于生产用于超导层的基板的方法 - Google Patents

用于生产用于超导层的基板的方法 Download PDF

Info

Publication number
CN104396038A
CN104396038A CN201380026929.5A CN201380026929A CN104396038A CN 104396038 A CN104396038 A CN 104396038A CN 201380026929 A CN201380026929 A CN 201380026929A CN 104396038 A CN104396038 A CN 104396038A
Authority
CN
China
Prior art keywords
upper strata
lower floor
substrate
layer
production
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380026929.5A
Other languages
English (en)
Other versions
CN104396038B (zh
Inventor
安德斯·克里斯蒂安·武尔夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danmarks Tekniskie Universitet
Original Assignee
Danmarks Tekniskie Universitet
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danmarks Tekniskie Universitet filed Critical Danmarks Tekniskie Universitet
Publication of CN104396038A publication Critical patent/CN104396038A/zh
Application granted granted Critical
Publication of CN104396038B publication Critical patent/CN104396038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576—Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0801—Manufacture or treatment of filaments or composite wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H10N60/203—Permanent superconducting devices comprising high-Tc ceramic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49014—Superconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明提供一种用于生产适合于支撑细长超导元件的基板(600)的方法，其中，使用变形处理，以便于在分层固体元件中形成分裂条带，并且其中蚀刻用于在所述分层固体元件的上层(316)和下层(303)之间形成底切容积(330,332)。由于底切容积(330,332)可以用于分离材料层，所以这种相对简单步骤能够提供一种基板，该基板可以转化成具有减少AC损耗的超导结构例如超导带材。在又一个实施例中，在上层(316)和/或下层(303)的顶部放置超导层，以提供具有减少AC损耗的超导结构。

Description

用于生产用于超导层的基板的方法
技术领域
本发明涉及一种用于生产基板的方法，且具体地涉及适合于支撑细长超导元件的基板，以及用于生产且使用这种基板的对应方法。
背景技术
由于超导结构能够在没有电阻损耗的情况下传导电流，所以超导结构可能视作有利的。因此超导结构例如超导带材用于大量应用，例如发生器和变压器。然而，虽然超导结构在传送直流时具有卓越性能，但是该超导结构在用于交流(AC)应用时可能呈现较高损耗。
当前可用的减少AC损耗的装置可能不适合于以直接方式处理较长长度的超导带材。
在申请US 7,593,758 B2中，提出了具有被分割的高温超导体层的带材。在带材基板、缓冲层以及超导层中的一个中形成的分裂条带创建了超导层中的平行间断点，这些间断点将超导层的载流元件分成条带或者长丝状结构。载流元件的分割具有减少AC损耗的效应。还公开了用于制造这种超导带材且在这种带材中减少AC损耗的方法。
在申请US 4,101,731中，提出了复合复丝超导体结构，该结构包括细长载基板的、纵向引导的、喷溅离散细丝的A-15型金属键超导体。在优选程序中，多个间隔的、大体纵向槽被形成在细长细丝基板优选金属丝的表面上。槽在基板表面上的壁被成形为底切位于两个相邻槽之间的基板的曲线表面，使得槽的壁部分中的至少一些在其中超导体被喷溅到基板上的随后喷溅步骤期间被几何遮蔽。具体地，一层具有A-15晶体结构的适当超导金属间化合物例如Nb3Ge随即被喷射到带槽的基板上，并且沉积在槽的底部处以及槽之间的基板的表面部分处。遮挡的壁部分基本上保持无沉积物的，使得合成的间隔沉积物沿着基板随着不同线或者带延伸，由此构建超导细丝。若需要的话，则多个这种基板可以通过捆绑所述基板并且使其通过熔态金属来固定成又一个复合结构。然后，合成结构作为一个顶级产品可以被设计为生产在周围金属矩阵中忍受超导细丝的基板的合成物。
可以看见现有技术的方法存在的问题在于：现有技术的方法不适合于有效且便宜地连续处理这种较长长度的带材、使能低材料消耗并且/或者为超导带材提供好的基板。具有用于制造用于具有减少AC损耗的超导带材的基板的方法将是有利的，其中，与现有技术相比，该方法适合于连续处理这种较长长度的带材，并且该方法将使有效的、便宜的，并且/或者提供用于超导带材的改进基板的方法。
发明内容
本发明又一个目的在于提供对现有技术的可替换。
具体地，可以看见本发明的目的在于提供用于制造用于具有减少AC损耗的超导带材的基板的方法，该方法适合于连续处理这种较长长度的带材，并且该方法将使有效的、便宜的，并且/或者提供用于超导带材的改进基板的方法，解决了现有技术的上述问题。
因此，上述目的和几个其它目的可以在本发明的第一方面中通过提供用于生产适合于支撑细长超导元件(例如具有减少AC损耗的超导带材)的基板的方法来获得，所述方法包括例如包括以下步骤：
-提供分层固体元件，所述分层固体元件包括：
○下层，例如镍基合金，例如哈氏合金，例如不锈钢，以及
○上层，例如气体硬化层，例如变形硬化层，例如氧化层，例如氮化层，例如膜，例如蜡，例如漆，
其中，所述上层与所述下层相邻放置并且至少部分覆盖所述下层，
-在所述上层中形成(例如在变形处理中形成)多个分裂条带(disruptivestrip)，由此形成所述下层的多个暴露区域，其中每个暴露区域沿着分裂条带形成，
-蚀刻所述暴露区域，以在所述上层和所述下层之间形成底切容积，其中，每个底切容积沿着分裂条带形成，其中，蚀刻剂被使用以使得下层的蚀刻速率高于上层的蚀刻速率。
本发明特别地但不排外地有利获得用于产生适合于支撑细长超导元件的基板的方法，由于不需要非均质蚀刻速度来获得底切，所以该方法能够使用较大数量的下层材料即该方法能够在用于下层的多种不同材料之间进行选择。另一个优势在于：该方法能够在用于上层的多种不同材料之间进行选择。例如，上层可以为缓冲层，例如浸涂(dip-coated)缓冲层，这可能是有利的，因为当形成分裂条带时，上层的剩余部分可以立即准备超导层的沉积。而且，由该方法生成的基板能够有效地分离超导材料的密集间距线。
可以看见本发明的要点在于提供一种方法，该方法以几个相对简单步骤能够提供可以转变成具有减少AC损耗的超导结构(例如超导带材)的基板。根据本发明的基本洞察可以描述为以下洞察：底切容积(例如结构例如分层固体元件中的底切容积)可能用于分离在包括底切容积的结构的顶部上定位的材料层，并且底切容积可以通过在其中由该分层结构(也可以称为“夹层结构”)引入了各向异性的分层固体元件中蚀刻来形成，其中各个层的蚀刻速率彼此不同，并且分裂条带可以在变形处理、磨损处理、磨削处理或者抛光处理或者能够沿着线移除或者移位上层而由此暴露沿着条带的下层区域的类似处理中形成。因此相对简单步骤例如硬化(由此在分层固体元件中提供上层)、变形(由此形成分裂条带)以及蚀刻(由此形成底切)可以被结合使用，使得可以实现对技术问题“提供一种以几个相对简单步骤能够提供可以转变成超导结构的基板的方法”的解决方案。在另一组相对步骤中，氧化物/氮化物层可以形成为上层，然后可以在该氧化物/氮化物层中形成分裂条带并且可以经由蚀刻来形成底切。超导元件或者超导结构可以通过例如在其中沿着分裂条带形成了底切的分层固体元件的顶部上沉积一层超导材料来实现。底切用于物理分离在每个分裂条带的任一侧上的超导材料以及分裂条带之内的超导材料，由此有效形成横纹超导层。
而且，本方法可用于例如非常适合于大规模制造，因为该方法甚至在大规模中为相对简单的处理，例如硬化表面，并且执行例如硬化表面中的变形，或者在硬化表面中磨损或者磨削硬化表面的一部分。这与例如使用光刻技术来仿形切削(profling)和蚀刻形成对照，其中该光刻技术不适用于大规模制造，因为必须涂覆光刻胶且暴露给例如UV光且随后发展为生产在随后蚀刻处理中未被蚀刻的保护条带。而且，移除的材料是不可再用的。
因此，使用本发明的实施例，大规模制造是可能的，并且而且这在减少材料成本的同时是可能的。
而且与被认为不划算的激光剥离相比，本发明的实施例可以视作是划算的。可以视作超过激光剥离的一个优势在于：本发明的实施例可能不遭受被剥离材料的再沉积。
可以理解为这些步骤未必按这些步骤将被实施的顺序被布置。例如，在一个实施例中，可以在提供包括下层和上层的分层元件的步骤之前来实施在上层中形成多个分裂条带的步骤。例如，可以借助于多个膜的条带来提供横纹上层，该多个条带与下层相邻放置且至少部分覆盖下层，使得膜的条带之间的区域形成引起了暴露区域的分裂条带。然而，在另一个实施例中，可以在上层中形成多个分裂条带之前(例如通过氧化或者气体硬化初级固体元件的初级上层的上部)来实施提供分层固体元件的步骤。
贯穿该申请，应当理解的是，“”膜指的是为聚(4,4'-氧乙烯-均苯四酰亚胺)(poly(4,4'-oxydiphenylene-pyromellitimide))的膜的来自DuPontTM的已知产品。
在又一个实施例中，这些步骤以它们将被实施的次序被布置。
“适合于支撑细长超导元件的基板”应当理解为超导材料可以在其上放置(例如沉积)的固体元件，使得基板和超导元件可以一起形成细长超导元件。细长超导元件应当理解为能够在一个方向传导电流一段距离的超导元件，其中，该距离是较长的，例如显著较长的，例如比在与电流被传导的方向正交的方向的导体宽度长2倍、5倍、10倍、100倍、1,000倍、10,000倍或者100,000倍。
在特定实施例中，基板为“带材”，即以下元件，其厚度(沿着第一方向的长度)显著较小，例如比其宽度(沿着第二方向的长度)小例如10倍、100倍或者1000倍，并且其中其宽度为显著较小，例如比其长度(沿着第三方向的长度)小例如10倍、100倍或者1,000倍。
提供分层固体元件可以理解为以下任一个：获得(预先制造的)分层固体元件并且制造分层固体元件。在特定实施例中，制造分层固体元件可以包括：在下层(材料)的顶部放置上层(材料)，或者改变材料的上部的属性，以有效实现上层和下层(材料，该材料为先前的同质材料)。在下层的顶部放置上层材料的步骤可以通过在下层的顶部放置膜例如膜、蜡或者漆来体现。在不同实施例中，上层中的分裂条带可以在其被放置在下层上之前和/或之后形成。
“下层”和“上层”应当理解为以平行方向彼此相邻放置的且沿着与每个层的平面正交的方向关于彼此移位。
应当理解的是，当上层与下层相邻放置且至少部分覆盖下层时，上层可以遮蔽下层，使得在顶层上放置的蚀刻剂可以不接近下层，例如至少不接触由上层覆盖的下层的部分。
“分裂条带”应当理解为以下一种没有上层材料的线，其将上层材料分离成位于分裂条带的两侧的上层材料分裂条带可以视作为在另外一致材料中的缺口。如果一致材料(例如一致材料层)由分裂条带穿过，则连续性的一致材料因此被分裂成两个分离的材料(层)。
“下层的暴露区域”应当理解为：可能先前由上层覆盖了的下部材料(即下层)的部分可以被暴露，使得暴露区域可以在没有移除上层的另一部分的情况下易受蚀刻影响。
“蚀刻暴露区域”应当理解为下部材料的暴露区域使用蚀刻剂来蚀刻。在特定实施例中，蚀刻剂可以为下列物质状态：电浆、液体以及气体中的任一个。在特定实施例中，使用反应性离子蚀刻(RIE)。
就方向而言，应当理解为当引用“上”时，上下轴线被限定为与上层和下层之间的界面的平面正交的方向，并且“上”为从下层到上层的方向，并且反过来用于方向“下”。应当理解的是，上下轴线平行于如图中指示的y轴，并且“上”为正y方向。该方向定义也应用于当使用术语“在……之上”和“在……之下”时，这给出了它们的通常含义。
“底切容积”应当理解为在下层中蚀刻的容积，该容积可以处于下层和/或上层的剩余部分之下。因此，底切容积可以通过悬伸上层和/或下层的部分来遮蔽。因此，当使用从包括上层和下层(或者下层)的夹层之上的位置处在遵从上下轴线的方向上沉积材料的瞄准线(light-of-sight)处理来将材料沉积在包括上层和下层(或者下层例如在移除上层之后的仅仅下层)夹层上、并且在下层中已经形成底切部分时，则该材料不被沉积在接近底切容积的上层和下层(或者下层)的部分上。
“蚀刻剂用于下层的蚀刻速率高于上层的蚀刻速率”应当理解为以下一种蚀刻剂，其在下层的材料中比在上层的材料中蚀刻更多底切容积材料(即每时间单位蚀刻更多长度单位)。
“哈氏合金(hastelloy)”应当理解为其中主要合金原料为镍以及其中其它合金原料被增加的合金，例如包括下列元素中的一个或多个例如所有的不同百分比的合金：钼、铬、钴、铁、铜、锰、钛、锆、铝、碳以及钨。在特定实施例中，哈氏合金为包括元素Ni、Cr、Mo、Co、W以及C的合金。在更特定实施例中，合金也包括Ni、Cr、Fe、Mo、Co、W、C以及元素Mn、Si、Cu、Ti、Zr、Al和B中的一个或者多个。在更特定实施例中，合金应当理解为包括大约47％重量的Ni,22％重量的Cr,18％重量的Fe,9％重量的Mo,1.5％重量的Co,0.6％重量的W,0.10％重量的C,小于1％重量的Mn,小于1％重量的Si以及小于0.008％重量的B。哈氏合金可以在本领域内称为“超合金”或者“高性能合金”。
“不锈钢”通常为本领域已知的。在特定实施例中，提供了具有镍和/或铬的不锈钢，例如提供一种不锈钢，该不锈钢在超导层的工作温度下是抗腐蚀和/或抗氧化的、机械稳定的以及非磁性的。
在特定实施例中，本发明可以包括：在上层和下层之间插入的一个或者多个材料中间层，例如分离上层和下层的一个或者多个中间层，例如位于上层和下层之间的用作阻碍高温、电流和原子、离子和/或分子的扩散中的任一个的一个或者多个中间层。具有一个或者多个中间层的优势可能在于提高机械性能，例如使分层固体元件更强或者更硬。因此理解：词汇“与……相邻”未必暗示上层和下层直接物理接触。然而，在具体实施例中，上层和下层为直接物理接触。
在另一个实施例中，提供了一种用于生产适合于支撑细长超导元件的基板的方法，其中，底切容积处于下层的剩余部分之下，例如通过悬伸下层的部分来遮挡底切容积。因此可以理解为：底切容积被定位为使得下层的一部分处于底切容积之下且下层的另一部分处于底切容积之上。该实施例的可能优势可能在于即使移除上层，底切容积仍然可能存在。该实施例的可能优势可能在于上层可能不被认为有益于进一步处理和/或最终细长超导元件的性能。
在特定实施例中，提供一种用于生产适合于支撑细长超导元件的基板的方法，其中，所述在所述上层中形成多个分裂条带由此形成所述下层的多个暴露区域而其中每个暴露区域沿着分裂条带形成的步骤包括变形处理。在特定实施例中，变形处理包括：变形(例如压缩)分裂条带的位置之下的下层的一部分，以减少在上层的平面的原始位置之下的上层一部分，以便于暴露下层的区域。
“变形处理”应当理解为其中材料被变形的处理例如其中材料(例如上层和/或下层的材料)被变形的处理。变形处理可以理解为涉及接触力的处理。
在可替换的实施例中，可以以切割处理、磨擦处理、磨削处理以及抛光处理中的任一个来替换变形处理。
“磨擦处理”应当理解为上层的一部分以及可能下层的一部分被刮掉例如擦去。
“磨削处理”应当理解为通过磨削处理或者抛光处理例如重复擦去待移除的材料的次要部分来移除上层的一部分以及可能下层的一部分。“抛光处理”应当理解为类似于本内容中的“磨削处理”。
“切割处理”应当理解为其中材料被移位例如被置换而不是移除的处理。这可以使用相当锋利工具来实现。
在另一个实施例中，提供了一种用于生产适合于支撑细长超导元件的基板的方法，其中所述提供分层固体元件的步骤包括：
-提供初级固体元件，其具有基本上均匀的初级上层，
-通过下面中的任一个来形成分层固体元件的上层：
i.硬化初级上层的上部，例如在气体硬化处理中硬化，
ii.对初级上层的上部进行掺杂，
iii.在初级上层的上部之内制备氧化物或者氮化物层。
应当理解的是，初级固体元件的初级上层可以因此变成上层(与初级上层的上部对应)以及下层(与不是初级上层的初级上层部分的至少一部分对应，例如与不是初级上层的上部的初级上层的部分对应)。
示例性气体硬化处理可以包括以下步骤：在火炉内将基板加热到高温，例如至少500摄氏度，例如至少800摄氏度，例如至少1000摄氏度；并且火炉填充可控气体(例如氮、碳、硼或者氧气，可以以至少99.9％的纯度来提供)，以产生硬化层的期望厚度。硬化层的厚度可以通过改变可控气体处于火炉内的时间量、处于火炉内的温度和/或可控气体的成分来控制。用于掺杂的示例性掺杂剂可以为氮、碳、氧。使用气体硬化的可能优势可能在于能够提供非常均匀硬化。
用于形成氧化层或者氮化层的示例性处理将包括以下步骤：在火炉内将基板加热到高温，例如至少500摄氏度，例如至少800摄氏度，例如至少1000摄氏度，并且火炉填充可控气体(例如氮气或者氧气，可以以至少99.9％的纯度来提供)，以产生氮化层/氧化层的期望厚度。硬化层的厚度可以通过改变可控气体处于火炉内的时间量、处于火炉内的温度和/或可控气体的成分来控制。
本发明也可以包括：上层可以通过使用基于固体扩散、电浆以及盐浴的方法的处理来形成。
在另一个实施例中，提供了一种用于生产适合于支撑细长超导元件的基板的方法，其中，所述在变形处理中在所述上层中形成多个分裂条带的步骤包括：例如在轧步骤中、例如在冷轧步骤中、例如当将带材基板从一个轧辊转移到另一个时、例如在回火处理中，将上层的一部分按压到下层中。
“按压”应当理解为按压步骤，该按压步骤应当理解为其中使用经由另一个元件(例如轧辊)施加的压缩接触力来移位材料的步骤。使用按压步骤的优势可能在于能够使材料变形，例如以简单、便宜和/或有效方式形成多个分裂条带。在特定实施例中，没有材料被移除。这是可能的，因为材料被移位例如被压缩。使用按压步骤的另一种可能优势可能在于可以导致硬化，例如变形硬化，这可以增加基板的整个屈服强度和/或硬度，例如下层的硬度。
“回火处理”应当理解为其中至少上层和下层的一部分以塑性变形方式例如以不可逆变形方式例如通过将其回火通过模具以改变轮廓的形状而被变形。“轮廓”应当理解为上层和下层的一部分在平面中的形状，例如与回火的方向正交的横截面。
在另一个实施例中，提供了一种用于生产适合于支撑细长超导元件的基板的方法，其中，分层固体元件的上层的厚度处于1nm至100微米内，例如10nm至1000nm内，例如0.1nm至10mm内，例如1nm至1mm内，例如1nm至0.1mm内，例如1nm至10000nm内，例如1000nm，例如1nm至1000nm内，例如1nm至100nm内，例如10nm至1mm内，例如10nm至0.1mm内，例如10nm至10000nm内，例如10nm至1000nm内，例如100nm至1mm内，例如100nm至0.1mm内，例如100nm至10000nm内，例如100nm至1000nm内，例如小于10nm，例如小于100nm，例如小于1000nm，例如小于10000nm，例如小于0.1mm，例如小于1.0mm，例如小于10mm。具有相对较薄厚度的优势可能在于减少用于提供上层的时间，例如用于成长或者沉积上层的材料的时间。不具有太薄上层的优势可能在于太薄层可能不是足够强健。
在另一个实施例中，提供一种用于生产适合于支撑细长超导元件的基板的方法，其中，多个分裂条带之内的相邻分裂条带之间的距离处于1微米至1毫米内，例如10微米至100微米内，例如0.1nm至10mm内，例如1nm至1000微米内，例如1nm至100微米内，例如1nm至10微米内，例如10nm至1000微米内，例如10nm至100微米内，例如10nm至10微米内，例如100nm至1000微米内，例如100nm至100微米内，例如100nm至10微米内，例如1微米至1000微米内，例如1微米至100微米内，例如1微米至10微米内，例如10微米至1000微米内，例如20微米至200微米内，例如100微米至1000微米内，例如小于10微米，例如小于100微米，例如小于200微米，例如小于1000微米，例如小于10mm。相邻分裂条带之间具有处于该范围内的距离的优势可能在于能够减少AC损耗。应当理解的是，在与上层和下层之间的界面的平面平行且与分裂条带的方向垂直的方向测量分裂条带之间的距离。在特定实施例中，分裂条带可能基本上平行例如平行。
在另一个实施例中，提供了一种用于生产适合于支撑细长超导元件的基板的方法，其中，分裂条带的宽度可以为1微米，例如2微米，例如5微米，例如10微米，例如30微米，例如100微米，例如1mm，例如4mm，例如5mm，例如10mm,例如1微米至1mm内，例如1微米至10mm内，例如1mm至10mm内。具有处于该范围内的宽度的优势可能在于能够物理分离在基板沉积的层。应当理解的是，在与上层和下层之间的界面的平面平行且与分裂条带的方向垂直的方向测量该宽度。
在另一个实施例中，提供了根据前述权利要求中任一项的用于生产适合于支撑细长超导元件的基板的方法，其中，在与下层的上表面或者上层的上表面平行的平面和与多个分裂条带的底部相切的平面之间的距离足够大，使得在基板上放置的超导材料将具有分裂条带中的部分以及物理分离的分裂条带之间的部分。在特定实施例中，所述距离处于50nm至10微米内。应当理解的是，当谈及“在基板上”时，所述超导材料可以被沉积在上层上(处于分裂条带的外部)以及分裂条带内，但是也应当理解的是，在特定实施例中，该方法可以包括：在所述超导材料可以被沉积在下层上(处于分裂条带的外部)以及分裂条带内的实施例中移除上层。
在另一个实施例中，提供一种用于生产适合于支撑细长超导元件的基板的方法，其中，与下层的上表面平行的平面和与多个分裂条带的底部相切的平面之间的距离处于50nm至10微米内，例如1微米至100微米内，例如0.1nm至10mm内，例如1nm至1000微米内，例如1nm至100微米内，例如1nm至10微米内，例如10nm至1000微米内，例如10nm至100微米内，例如10nm至10微米内，例如0.1微米至1000微米内，例如0.1微米至100微米内，例如0.1微米至10微米内，例如1微米至1000微米内，例如1微米至10微米内，例如10微米至1000微米内，例如10微米至100微米内，例如小于10微米，例如小于100微米，例如小于200微米，例如小于1000微米，例如小于10mm。
在另一个实施例中，提供一种用于生产适合于支撑细长超导元件的基板的方法，其中，与上层的上表面平行的平面和与多个分裂条带的底部相切的平面之间的距离处于50nm至10微米内，例如1微米至100微米内，例如0.1nm至10mm内，例如1nm至1000微米内，例如1nm至100微米内，例如1nm至10微米内，例如10nm至1000微米内，例如10nm至100微米内，例如10nm至10微米内，例如0.1微米至1000微米内，例如0.1微米至100微米内，例如0.1微米至10微米内，例如1微米至1000微米内，例如1微米至10微米内，例如10微米至1000微米内，例如10微米至100微米内，例如小于10微米，例如小于100微米，例如小于200微米，例如小于1000微米，例如小于10mm。
在另一个实施例中，提供一种用于生产适合于支撑细长超导元件的基板的方法，例如，用于生产细长超导元件的方法，其中，该方法还包括：将超导材料层放置(例如沉积)在分层固体元件的上层和/或下层上，使得底切容积用于物理分离超导材料的单独的线。用于将超导材料层放置在分层固体元件的上层和/或下层上的优势可能在于能够提供超导结构。用于将超导材料层放置在分层固体元件的上层和/或下层上使得底切容积用于物理分离超导材料的单独的线的优势可能在于能够提供物理分离的多个超导材料的线，并且因此有效减少了AC损耗。可能的优势在于能够低材料消耗，这是因为为了实现物理分离不需要移除超导材料。
在另一个实施例中，提供一种用于生产适合于支撑细长超导元件的基板的方法，例如用于生产细长超导元件的方法，其中该方法还包括：
-将缓冲材料层放置(例如沉积)在分层固体元件的上层和/或下层上，并且
-将超导材料层放置(例如沉积)在缓冲材料上，
使得底切容积用于物理分离超导材料和/或缓冲材料的单独的线。
用于将缓冲材料层放置(例如沉积)在分层固体元件的上层和/或下层上的可能优势在于能够将超导材料层放置在缓冲层的顶部上，其中，与直接放置在上层和/或下层上截然相反，通过放置在缓冲层上来提高并且/或者保护超导层的超导性能。更具体而言，就提高超导材料的超导性能而言，由于缓冲材料可以提供有利的纹理，所以可以改善超导材料。例如，如果基板具有相对粗糙的基板，则将缓冲层放置在这种基板上可以能够实现例如0.1nmRMS至10nmRMS的(缓冲，且因此要在其上放置超导层的表面的)粗糙度。更具体而言，由于缓冲材料可以提供障碍物预防将从上层和/或下层扩散到超导材料中而由此恶化超导性能的潜在有害元件(就超导性能而言)例如原子、离子和/或分子，所以可以保护超导材料。将超导材料层放置在缓冲材料上的优势可能在于能够提供超导结构。这样做使得底切容积用于物理分离超导材料和/或缓冲材料的单独的线的优势可能在于能够提供物理分离的超导材料的多个线且因此有效减少AC损耗。超导材料层(在与上层和下层的平面正交的方向)的厚度可以为100nm，例如1000nm，例如3微米，例如5微米，例如处于100nm至3微米的范围内，例如处于100nm至5微米的范围内。注意，具有相对薄超导层的优势可能在于太厚层变得易碎的并且可以在弯曲/绕成例如线圈之后破裂。与较薄层相比，非常厚的超导层(由具有分子式YBa2Cu3O7-x(YBCO)的钇钡铜氧化物-晶体化合物制成)已知具有较低临界电流密度。具有中间缓冲层的多层YBCO为用于生产具有整体较高临界电流的有效厚的超导体堆叠的一种方法。
应当理解的是，为了获得具有电去耦相邻线的优势，可能不需要将当放置在缓冲材料上的超导的材料层的线自身与相邻线物理分离。可能充足分离缓冲材料的线，使得超导材料层仅沿着缓冲材料的线(以及在缓冲材料的线之上)是超导的，而其间的对应材料线不是超导的。
在一个实施例中，提供一种用于产生适合于支撑细长超导元件的基板的方法，例如用于生产细长超导元件的方法，其中，所述方法还包括：将超导材料层放置(例如沉积)在分层固体元件的上层和/或下层使得底切容积用于物理分离超导材料的单独的线，并且该方法还包括：
-将缓冲材料层放置(例如沉积)在超导材料上例如超导材料的顶部上例如远离下层的超导材料的侧面上。
例如超导YBCO的牢固纹理和外延生长可能难以获得非常厚(例如500nm至5μm厚度)的层。注意，纹理和外延生长在高超导YBCO层上衰变厚度。将(额外的)缓冲材料层放置在超导材料上的可能优势可能在于可以提高(在额外的缓冲层的顶部上沉积的)额外的超导层的超导性能，这是因为(额外的)缓冲层再次增加了一部分纹理以及外延生长的水平。因此，将缓冲材料层放置在超导材料上的可能优势可能在于能够形成高质量超导膜的“堆叠”。
在另一个实施例中，提供一种用于生产适合于支撑细长超导元件的基板的方法，例如用于生产细长超导元件的方法，其中，所述放置(例如沉积)超导材料层和/或缓冲材料层的步骤为瞄准线处理例如物理气相沉积处理例如脉冲激光沉积处理例如RF溅射，例如电子束蒸镀，例如离子束辅助沉积(IBAD)。
“瞄准线”处理应当理解为能够将材料仅沉积在从另一个位置(例如基板上的位置)沿着直线可以看见的基板的位置上。“瞄准线”处理因此被广泛解释为包括其中沉积的材料在沉积之前遵循直线的处理以及具有相似效果的沉积的处理。在特定实施例中，瞄准线处理为冲模涂层、气泡喷墨涂层和喷墨涂层中任一个。
使用瞄准线处理的可能优势在于能够仅在底切容积之外沉积材料，并且因此能够以简单步骤同时在底切容积之外实现材料的沉积并且实现在底切容积之内没有材料的沉积。
在特定实施例中，“瞄准线”应当理解为其中沉积的材料具有来自源的原点并且从其以直线行进到该材料被沉积的位置。换言之，仅能够在从能够画直线的地方到没有穿过任何障碍物的源的位置上存在沉积的材料。在一个特定实施例中，该源位于底切容积之上。在另一个实施例中，该源目前位于下层之上，使得从源到底切容积之内的不同位置的虚线基本上是平行的。
在另一个实施例中，提供一种用于生产适合于支撑细长超导元件的基板的方法，例如用于生产细长超导元件的方法，其中，该方法还包括：将分流层放置在超导材料层上。
“分流层”应当理解为在超导材料层上放置的材料层，其具有高热传导性以及高导电性。具有分流层的优势可能在于：如果基本超导体在某点处没有很好传导，则电流可以经由(高传导性的)分流层通过该(低传导性的)点，由此避免由于电阻式加热导致的结构的失败。分流层的示例性材料可以包括银(Ag)和/或铜(Cu)和/或金(Au)。分流层相对于超导材料层不是化学活性的。相对于分流层，底切容积可能是有利的，因为与分裂条带相关联的底切容积也可以物理分离分流层，例如物理分离在每个分裂条带的任一侧上的分流层材料以及分裂条带之内的分流层材料，由此有效形成横纹分流层，例如将分流层变成分流层材料的条带。形成横纹分流层的优势可能在于能够移除由底切容积也分离的超导材料的线之间的(通过分流层)的高传导性接触，同时仍然能够热传导到外部支撑结构，并且允许电流通过低传导性的势点(与标准电流方向平行)，因此如果淬火发生，则既能够能够正常冷却又保护超导体。可以使用本领域已知的方法例如通过沉积、溅射沉积、电化学沉积、电偶沉积或者类似方法来将分流层放置在超导材料上。
在另一个实施例中，提供一种用于生产适合于支撑细长超导元件的基板的方法，例如用于生产细长超导元件的方法，其中，所述方法还包括：在基板、缓冲层和/或超导材料中引入虚拟横切(virtual cross-cut)。这种虚拟横向横切可能有益于减少AC损耗。这种虚拟横向交错在参考文献"AC Loss Reduction inFilamentized YBCO Coated Conductors With Virtual Transverse Cross-Cuts",Zhanget al.,IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY,VOL.21,NO.3,JUNE 2011,3301-3306中被描述，其通过引用方式并入本文中。
根据本发明的第二方面，提供一种用于生产适合于支撑具有减少AC损耗的细长超导元件例如超导带材的基板的方法，所述基板包括：
分层固体元件，所述分层固体元件包括：
○下层，例如镍基合金，以及
○上层，例如气体硬化层，例如变形硬化层，例如氧化层，
其中，所述上层的线与所述下层相邻放置并且部分覆盖所述下层，
其中，上层的线之间的多个分裂条带分离上层的线，
并且其中，底切容积存在于上层的线和下层之间，其中，每个底切容积沿着分裂条带形成。
在另一个实施例中，提供一种适合于支撑细长超导元件的基板，其中，所述基板为带材。
根据本发明的第三方面，提供了一种细长超导元件，包括：
-根据第二方面的基板，
-超导层，其被放置例如沉积在基板上，使得底切容积物理分离超导材料的单独的线。
根据本发明的第四方面，提供性能电磁线圈、变压器、发生器、磁振荡扫描器、低温槽磁铁、大型强子对撞机、AC功率电力网络、智能电网中的任一个之内的根据第三方面的细长超导元件的使用。
根据第五方面，提供了用于例如被布置为用于实施根据第一方面的方法的设备。
本发明的第一方面、第二方面、第三方面、第四方面以及第五方面中的每一个可以与其它方面中的任何一个结合。本发明的这些方面和其它方面将参考下文描述的实施例而变得显而易见并且参考下文描述的实施例来说明本发明的这些方面和其它方面。
附图说明
现在将考虑附图来详细描述根据本发明的第一方面、第二方面、第三方面以及第四方面。附图示出了用于实现本发明的一种方式，并且不被解释为限制于落入所附权利要求集合的范围之内的其它可能实施例。
图1示出典型超导体结构，
图2示出无横纹(a)和横纹(b)超导体，
图3示出制造处理的步骤，
图4和图5示出在标准冷轧期间实施的变形步骤。
图6示出制造处理的步骤，
图7示出分裂条带的尺寸，
图8示出超导结构的尺寸，
图9至图13示出根据示例A的方法提供的样品，
图14示出使用示例A的方法来生产的样品的图像，
图15是示出上轧辊和下轧辊的示意图，
图16示出使用来自示例B的涂层和轧部分来生产的样品的俯视图的图像，
图17是使用示例B来生产的样品的横截面的图像，
图18示出示例C中描述的方法的示意图，
图19示出示例F中描述的方法的示意图，
图20是示出根据示例I的方法的示意图，
图21示出使用“示例A”来生产的样品的俯视图的光学显微镜图像，其中膜在蚀刻期间用于保护，
图22示出用于实施根据第一方面的方法的设备。
具体实施方式
图1示出典型超导体结构，该超导体结构为包括基板106、缓冲层104和超导材料102的夹层结构。在本图中，假设电流在z方向流过超导材料102。
当超导材料为相对宽(其中宽度在x方向被测量)的材料层时，例如当形成为宽平面基板上的一层时，超导层呈现相当大的AC损耗，这将通过将单个、宽的超导层变成多个相对窄线(即，在yx平面中具有如下截面的线：在该截面中，在x方向测量的宽度相比原始的宽的层而言较小)来减少。
图2是超导材料的俯视图，其中，左边(a)示出了在平面层上形成的无横纹超导体208，并且右边(b)示出横纹超导体，其中，已经形成的超导材料的单独的线210通过非超导线212与超导材料的相邻线分离。理解为：电流在与线平行的方向运行，并且宽度为线在与电流方向正交的方向的尺寸。
由于电磁效应，在超导带材中存在AC损耗，并且该问题与超导体的宽度成比例。因此，建议以多个稀疏超导体线(对应于图2(a)中的分离的、相邻线)代替宽的超导体层(对应于图2(b)中的超导体层)来克服该问题。
图3示出制造处理的步骤，并且因此示出用于生产适合于支撑具有减少AC损耗的细长超导体元件例如超导带材的基板的方法。
图3A示出初级固体元件202的透视图，该初级固体元件202具有基本均匀的初级上层314。
通常，可以在保护气体或者空气中在热处理期间完全地或者部分地退火处于轧制(或者准备)状态的且例如具有与最终厚度接近的厚度的初级固体元件材料(带材/线/圆柱体)。
图3B示出其中能够看见初级固体元件202的侧面的初级固体元件的侧视图。
图3C示出用于制造分层固体元件的方法步骤，该方法步骤包括：通过硬化(例如在气体硬化处理中硬化(如扩散到初级上层314中的气体原子318所示))初级上层314的上部来形成分层固体元件的上层316。初级固体元件202的下部称为下层303。可替换地，对初级上层314的上部进行掺杂或者制备氧化物或者氮化物层来实施硬化。
因此，该图示出了制造分层固化元件的方法，该分层固化元件包括：下层303例如镍基合金，以及上层316例如气体硬化层，其中，上层与下层相邻地放置并且至少部分覆盖下层。
为了显著改变上层316和下层303(例如疏松材料)之间的蚀刻速率，应当执行表面硬化(或者表面掺杂)。这可以通过在表面区域(例如，10-1000nm)中使用氮原子的分解来实现。可以施加不同的掺杂原子、持续时间、温度和压力来优化实际层的厚度。
图3D示出用于变形步骤的准备，变形步骤为按压步骤，例如冷轧步骤，其中，按压元件320准备以力322按压到上层316中、通过上层316且按压到下层303中。该图还指示了下层303的厚度360和上层的厚度362。两者的厚度在y方向被测量。
图3E示出了按压步骤，其中，按压元件320以力322已经按压到上层316中、通过上层316且按压到下层303中。
因此，在图3D至图3E中，示出了变形处理的示例，其中在上层316中存在多个分裂条带(虽然本图中仅示出了一个条带)。
这样，可以由机械变形(例如冷轧)来制备具有窄条带(例如，10-100μm宽度和1-100pm深度)的表面轮廓。可以经由前面提及的退火处理针对边缘锐度来优化产生的轮廓，以用于在蚀刻不足的情况下生产最合适轮廓。
图3F示出在按压步骤之后的情况，其中下层303的多个暴露区域323被形成，每个暴露区域沿着分裂条带被形成。上层已经分离成上部324、326以及下部317。
图3G示出在蚀刻暴露区域323之后在上层324,326和下层303之间形成具有分裂条带328和底切容积330,332(例如具有当从上面观察时附有阴影的下层的部分)的腔的情况，其中，每个底切容积沿着分裂条带被形成，蚀刻剂被使用以为了下层303的蚀刻速率高于上层316(或者分离的部分324,326,317)的蚀刻速率。
可以在大约5分钟例如5分钟内通过在酸溶液(例如，3H2O：2HNO3：HF)中对基板材料进行掺杂来执行蚀刻。此外，电解抛光步骤可以被引入(或者代替掺杂)，以控制在实验中施加的个别酸的蚀刻速率，还能够减少表面粗糙度。可以使用流动的蒸馏水/乙醇来移除残留酸。
可以使用用于测量微观结构的装置例如装备有电子背散射衍射(EBSD)检测器的扫描电子显微镜(SEM)来检查产生的表面轮廓、横截面轮廓以及表面纹理，并且在特定实施例中，该装置可以使用用于测量和分析纹理的软件，例如HKL技术通道5(Technology-Channel 5)软件。注意纹理测量可能仅对有纹理的基板材料有必要。
图3H示出与图3G中的情况类似的情况，其中，也移除了上层316的被分离部分324,326,317。
图4和图5示出在冷轧期间实施的按压步骤。
图4示出相对较厚元件414经由上轧辊416和下轧辊418被处理，以转变成较薄元件420。
图5示出轧辊的更具体实施例，其中，轮廓轧辊516被成形为当在方向522中轧时能够仅对元件514的被选择部分进行按压，由此形成多个下陷条带。
轧延辅助双轴织构基板(Rolling Assisted Bi-axially Textured Substrates)(RABiTS)将用作该技术的一个示例。
机械轧辊被施加于金属棒并且被轧而成为带形状(参看图4)。随后在高温下执行退火，且两步式退火序列有利于纹理形成。然后，RABiTS为在例如气体火炉中硬化的、掺杂的和/或氧化的表面(参看图3C)，这也可以充当退火处理。在退火热处理之前/之后在带材生产的最后通过使用轮廓轧辊(类似于轧辊516)引入额外轧步骤来形成轮廓(参见图3D至图3E，和/或图5)。使用盘式蚀刻槽系统来执行蚀刻，且随后使用蒸馏水/乙醇来清洗。注意，(对于某些产品而言)，由电化学抛光来优化RABiTS表面质量。
图6示出用于生产细长超导元件的制造处理的步骤。
图6A示出与图3H的情况类似的情况。
图6B示出将缓冲材料层640放置(例如沉积)在分层固体元件的下层303上。下层303和缓冲材料640形成适合于支撑细长超导元件的示例性基板600。
可以使用标准设置通过脉冲激光沉积(PLD)将陶瓷缓冲层堆叠(例如用于纹理基板的Y2O3/YSZ/CeO2)和超导层(例如YBa2Cu3O7)放置(例如沉积)在分层固体元件的下层303上。
图6C示出将超导材料层642,644,646放置在缓冲材料上，使得底切容积用于物理分离超导材料的单独的线。理解的是，分裂条带的底部和基板的材料层之间的距离648是足够大的以保证物理分离缓冲材料上的超导材料层的分离部分642,644,646。
陶瓷缓冲层和超导层的沉积(其中，至少一层由物理气相技术/定向沉积来沉积)将仅在基板的水平表面上沉积材料。经由底切部分实现完整条带的去耦，并且而且最小化材料使用。也将去耦在超导体层的顶部上添加的附加层(银/铜)。
与临界电流密度(Jc)、临界电流(Ic)AC损耗(W)以及频率相关性(fd)有关的超导材料的性能可以通过在各种施加场和温度下在小模型样品(5×5mm2)上振动样品测量和运输测量来进行测量。全尺寸例如超导体带材可以被绕成线圈并且施加各种磁场和运输电流在77K下被测量。
注意，本发明的实施例的可能优势在于对于具有某个宽度的结构而言可以支持更大的临界电流(Ic)。这解释为：与其中超导材料的线之间的材料由非超导制成的现有技术方案相比，超导材料层的分离部分642,644,646的总宽度为相对较大，参见图2示出的实施例，其中横纹超导体(在图2(b)中)的总宽度大约为无横纹超导体(在图2(a)中)的宽度的一半。相比之下，使用本发明的实施例，由于超导材料可以放置在分裂条带之间以及之内，所以横纹超导体的总宽度可以比无横纹超导体的宽度的大0.5,0.6，0.7，0.8，0.9或者0.95或者0.99倍。
图7示出分裂条带的尺寸。该图示出与图3H或者图6A类似的情况，虽然本图示出了在下层703中形成的附加分裂条带328。而且指示了：在y方向被测量的且位于下层中的分裂条带的深度之内的、在与下层的上表面平行的平面和与多个分裂条带的底部相切的平面之间的距离748。而且指示了在x方向测量的下层中的分裂条带的宽度750，该宽度在示例性实施例中可以为1微米，例如2微米，例如5微米，例如10微米，例如30微米，例如100微米，例如1mm，例如位于1微米至1mm之间。而且指示了在x方向测量的位于多个分裂条带之内的相邻分裂条带之间的距离752。
图8示出了超导结构的尺寸，该超导结构具有厚度854(处于y轴中的沿着第一尺寸的长度)，该厚度854比该超导结构的宽度856(沿着与x轴平行的第二尺寸的长度)显著较小例如小10,100,或者1000倍，并且其中该宽度856比该超导结构的长度858(沿着与z轴平行的第三尺寸的长度)显著较小例如小10,100,或者1000倍。而且，本图还示出在下层803的顶部上的两个超导材料层842,844。厚度854在示例性实施例中可以为10微米，例如20微米，例如50微米，例如100微米，例如1mm，例如位于10微米至1mm之间。宽度856在示例性实施例中可以为1微米，例如10微米，例如100微米，例如1mm，例如10mm，例如100mm，例如1m，例如位于1微米至1m之间。长度858在特定实施例中可以为1m，例如100m，例如1km，例如20km，例如100km，例如100km以上，例如位于1m至30km之间，例如位于1km至30km之间。
示例
示例A-“涂层切割蚀刻”-带材
A1.提供上层：表面层/涂层
原始材料为来自埃格斯特.韦斯蒂希钢公司的供应退火的且具有明亮表面抛光的商业可用的哈氏合金C276带材。哈氏合金带材可以被认为初级固体元件。具有典型尺寸(长度～100mm，宽度～10mm以及厚度～0.1mm)的样品使用丙酮和乙醇的混合物(10:1)在超声波槽中清洗25分钟，然后浸泡在乙醇中，使用压缩空气来干燥。随后，样品在装备有风扇的开管式火炉中在800℃至1000℃下热处理3小时，以便于提供足够量的新空气同时生长表面层/涂层(氧化物/氮化物)。表面层可以被认为上层。基于石英的保持器能够直立定位样品使得没有带材侧面即与带材的平面平行的两个侧面与样品保持器接触。
可能有利的是，避免以一侧向下地放置带材，因为这通常可以导致不均匀的、粗糙的且多孔的表面层(氧化层/氮化层)。
A2.形成分裂条带：切割分裂线
标准解剖刀和塑料尺用于以大约1mm的间隔将平行的分裂线手动切割成氧化物/氮化物涂层带材的表面层。通常执行一个或者多个切开直到在可视检查期间明线是清晰显然的为止。明线指示暴露区域被形成。使用标准纸剪刀从带材中切割具有大约20mm长度的较短样品。
使用膜来保护由于切割而不再涂有表面层的样品端。大约1mm的该端被折叠到具有分裂线的区域上，并且也被稳固施加到样品的背部，因此也通常覆盖样品背部。
A3.蚀刻暴露区域以形成底切：底切蚀刻
使用标准塑料涂层电磁搅拌器来搅动具有20℃下的50ml的15％硝酸(HNO3)的玻璃容器。一个具有(长度＝50mm，宽度＝10mm以及厚度＝2mm的)尺寸的不锈钢电极被放置在该玻璃容器中且连接到电源的负输出。使用与带材保护端相对定位的鳄鱼夹将样品连接到电源的正端。样品和不锈钢电极之间的距离为大约20mm。将安培表插在电源和鳄鱼夹之间。样品被蠕动同时稳固抓住鳄鱼夹，以保证鳄鱼夹和样品之间的充分电接触。
大约10mm的样品被浸入到该硝酸中，并且电流例如400mA,425mA或者450mA的电流(使用大约2V的电压)被施加60秒。随后使用三个分离的水浴槽来清洗该样品，该清洗包括：在每个槽中清洗大约2分钟且最后使用纸带来干燥样品的步骤。
银层沉积(在示例A中仅施加到选定样品)
使用粘合剂碳板或者小金属保持器来安装用于银沉积的样品。使用物理气相沉积(电子书蒸镀，阿尔卡特机)将使用示例A中描述的方法来生产的样品涂以银层。在的沉积速度和6×10-6mbar的压力下生产500nm厚的银层。
结果
图9至图13示出了根据示例A的方法提供的样品，其中，通过在15％的HNO3中施加450mA蚀刻1分钟来制成该轮廓。在图9至图13中示出的样品上没有沉积银。
图9示出了使用来自“示例A”的涂层和切割部分来生产的样品的横截面的光学显微镜图像(该视角类似于图3F)。注意，在获得该图像之前还没有蚀刻该样品。上层924中的清洗开口在上层即上表面层(氧化层)的中间位于已经执行切割的位置处，使得提供了暴露区域923即下层903的暴露区域。
图10是使用来自“示例A”的涂层和切割部分来生产的样品的俯视图的扫描电子显微镜图像。注意，在获得该图像之前还没有蚀刻该样品。上层例如表面层(氧化层)被变形，且从其中执行了切割的位置移除并且/或者平移该表面层。明亮的中心条带为到哈氏合金金属带材中的开口。
图11至图13为使用“方法A”来生产的样品的横截面的光学显微镜图像(即该视角对应于图7)。通过在15％的HNO3中施加450mA蚀刻1分钟来制成该轮廓。
底切轮廓在哈氏合金金属带材中制成，并且不仅是表面层涂层和金属带材之间的特征，即底切容积为下层的下面剩余部分。
图11示出两个底切轮廓，例如蚀刻容积1128a，1128b。底切轮廓在哈氏合金金属带材即下层903中制成。
图12示出来自图11的左边的蚀刻容积1128a的放大。箭头指示底切轮廓边缘1229。
图13示出来自图12的左边的蚀刻容积1128a的放大。底切容积1330为20μm宽，该宽度足够物理分离物理蒸汽沉积层(这由图14中示出的银层来证明)。本图也示出了上层1324的剩余部分。
图14示出使用“示例A”来生产的样品的横截面的光学显微镜图像，其中，通过在15％的HNO3中施加425mA蚀刻1分钟来制成该轮廓。
而且，在银源之上水平定位的样品上沉积500nm银层1464,1466，即样品表面的法线与来自银源的瞄准线方向平行。
由于在下层1403(为哈氏合金金属带材)和上层1424(为氧化物/氮化物表面涂层)之间的底切特征，银层被物理分离如在轮廓的左边处的缺口1465中指示。重要地，大约5μm的底切特征(本附图中由上层1424的悬伸剩余部分来给出)足够生产上层1424顶部的银层1464和蚀刻容积的底部的银层1466之间的显著分离。
示例B-“涂层轧蚀刻”-带材
B1.表面层/涂层
见部分A1。
B2.轧/分裂线
当以该方法生产分裂线时施加轮廓轧的特定集合，并且图15示出了轧的示意图。
图15是示出上轧辊1516(为上部轮廓轧辊)和下轧辊1518的示意图。上部轮廓轧辊的弯曲部分的内部和弯曲部分轧的边缘之间的高度差1519为10μm。注意，本图不是按照适当的比例。
当使用一套活扳手(瑞典形式)来驱动时，随着轧辊在没有润滑的情况下且以低轧速度来手动轧涂层带材。PPR(每道次压下量)为大约1微米至20微米。轧的速度为大约每秒10mm。明线(指示暴露区域)在具轮廓的轧的边界已经使带材变形的位置处是显而易见的，并且在随后的检查期间是可视的。这些线由垂直于带材的长度的逐步轮廓来实现。
B3.底切蚀刻
除了该样品被蚀刻120秒之外，见部分A3。
结果
图16示出了使用来自“示例B”的涂层和轧部分来生产的样品的俯视图的扫描电子显微镜图像。其中已经破坏了表面层(氧化层)的轧线清晰可视为明条带1668。多个轧线(明线)在该图像中被看见且由个别轮廓的表面(即为轧制造处理的结果的包括许多较小踪迹的每个单独弯曲的轮廓部分)所导致。
在该图像没有轧轮廓与该带材的上面部分接触，并且因此这里没有观察到条带。
图17为使用“示例B”来生产的样品的横截面的光学显微镜图像。通过在15％的HNO3中施加450mA蚀刻2分钟来制成该轮廓。底切轮廓即底切容积1730(由黑箭头指示)清晰存在于哈氏合金金属带材即下层1703中。底切容积处于下层的剩余部分之下。氧化层(表面层)在该样品即上层1724(见白箭头)上没有被移除。
可替换实施例-示例C、D、E、F。
通常，如果膜放置在没有轮廓例如分裂条带或者暴露区域存在的区域上，则该膜可以被施加作为所有制造方法的附加步骤，例如以便于最小化最后抛光。
示例C：“轧-涂层-切割/切割-轧-I”
C1.轮廓轧
类似于图15中示出的那样(使用/不使用轧的具有深度1519例如10微米的“切割边缘”)，在涂层之前使用轮廓轧来轧样品。
C2.形成上层：表面层/涂层
在开始(C1)轧之后，制备表面涂层(见部分A1或者使用例如膜)。该表面层覆盖整个样品表面。
C3.形成分裂条带：切割/切割-轧/研磨
在轮廓的底部执行随后的切割或者切割-轧(具有锋利切割轮廓的轧，见图15)，即在轮廓的底部仅移除表面涂层(即上层)的水平部分的一小部分或者在如图18所示的轮廓的底部移除整个表面轮廓(即上层)。
图18示出示例C中描述的方法(“轧-涂层-切割”方法)的示意图。子图a至子图d示出了：(a)被轧样品，(b)在表面涂层之后，(c)在切割之后以及(d)在蚀刻之后。
虽然在本示例C中，轧步骤(C1)在切割步骤(C3)之前，但是也可以相反即切割在轧之前的一系列步骤。
C4.底切-蚀刻
见部分A3.
示例D：“涂层-轧-切割”
类似于示例C但是可以没有开始的轮廓轧(C1),并且在轧/切割-轧以在生产底切轮廓的位置处更好打开/破坏表面层之后，引入额外的切割步骤。该步骤跟着蚀刻步骤，见部分A3。
示例D的优势在于：如果在开始轧/切割-轧中没有破坏上层，则上层可以在额外的切割步骤中被破坏。
虽然在本示例D中，轧/切割-轧步骤在切割步骤之前，但是也可以相反。
示例E：“涂层-切割”
上层由保护层例如用于UV光刻的标准光刻胶、膜或者透明胶带来设置。
光刻胶(例如使用模缝涂层或者沉浸涂层来生产的)或者膜或者透明胶带的保护层被施加到样品表面(即到下层)。破坏线通过切割或者轧切割线成为保护层且随后移除例如保护层的每隔一个薄条带来制成，使得样品表面由平行但分离的例如膜来覆盖。该样品被蚀刻如部分A3中所示。
示例F：“粘贴-蚀刻-上蜡-蚀刻”
开始材料例如下层(例如哈氏合金带材)以与金属带材的长度平行的条带形式涂覆有膜。条带应当为例如1mm宽且以例如1mm的间隔被定位。然后样品被蚀刻(见部分A3)、被清洗且随后干燥。然后在与第一膜条带相同的位置处定位额外的膜条带(或者蜡或者漆)，但是这些条带为例如200μm宽，即第二膜宽度＝1.2mm，如图19所示。
图19示出示例F(“粘贴-蚀刻-上蜡-蚀刻”)中描述的方法的示意图。子图a至子图e示出：(a)以条带涂覆的样品，(b)在蚀刻之后，(c)在额外涂覆之后，(d)在第二蚀刻之后，(e)在移除涂层之后。
可替换地，第二涂层(例如参见上面的步骤(c))即第二膜、蜡或者漆仅被施加在膜和金属条带之间的交叉点处。注意，膜可以例如使用刷子或者橡胶轧辊稳固地附接到样品并且然后再次被蚀刻(见部分A3)。在第二蚀刻处理期间形成底切轮廓。
额外的示例
下面的示例包括可以与前述示例中的一个或者多个结合的方法步骤：
示例G：用于移除涂层/氧化层的方法
该方法步骤例如结合包括如A1所述的方法步骤的示例而是可应用的，其中，以为氧化物/氮化物层的表面涂层来形成上层。
使用脉冲和交流电流的组合来移除该表面涂层，同时该样品被放置在酸容器中且最后使用超声波乙醇/丙酮/水浴来移除该表面涂层。
更具体而言，样品被浸入到15％浓度的HCI、HNO3或者缓冲的HF酸中大约10mm。电流等级被设置在50mA和500mA之间(使用1伏特至20伏特例如2伏特的电压)，并且负电源输出连接到样品同时正输出连接到离样品大约20mm定位的不锈钢电极。在层移除的大约10秒之后颠倒输出，使得正输出连接到样品且不锈钢电极连接到负输出。引导转换电流方向的处理，直到样品几乎摆脱表面涂层为止。持续时间通常跨度从30秒到5分钟。在超声波清洗处理(在乙醇、丙酮或者水中3分钟持续时间)中移除剩余物。将机械变形例如轧步骤引入到表面层(即上层，如果上层为氧化物/氮化物层的话)将有助于涂层移除处理。
示例H：用于电解抛光的方法
在移除表面层即上层之后，可能需要额外的电解抛光，以便于获得光滑表面状况，该光滑表面状况可以特别应用于缓冲和/或超导层的进一步沉积。例如，电解液可以选自包括H3PO4、HCI以及H2SO4的组合或者类似电解液。
技术人员将能够实施该处理，并且对该处理的标准做出参考，该参考为"Electropolishing Stainless Steels",by Alenka Kosmac,Euro Inox,Materials andApplications Series,Volume 11,ISBN:978-2-87997-310-4，其通过引用方式全部并入本文中。
示例I：在电解抛光期间底切轮廓保护
为了保证样品表面的显著电解抛光不导致修改的底切-轮廓，可以使用下面的方法：
保护方法-I.A:
具有粘合剂边的保护膜例如膜可以被定位在轮廓边缘处，使得该膜仅覆盖应当抛光的一小部分区域，如图20所示。因此，使用可以通过例如施加一套软刷子在带材上来稳固附接到表面的平行薄保护层来覆盖样品表面。
图20是示出具有作为蚀刻容积2028的一部分的底切容积的下层2003的示意图。使用保护层2068例如膜、漆或者蜡来覆盖与底切容积相邻的下层的部分。
图21示出使用“示例A”来生产的样品的俯视图的光学显微镜图像。通过在15％的HNO3中施加450mA蚀刻1分钟来制成该轮廓。虚线2169指示在蚀刻期间保护膜的位置(该膜仅放置在虚线的左边)。注意，在银沉积之前，移除膜。图像的左手边示出了没有蚀刻且具有银层的切割线，即暴露区域2123。右手边示出了在蚀刻之后且具有银层的切割线，即蚀刻区域2128。本图示出了例如膜可以用于保护免受蚀刻。
保护方法-I.B:
可以使用槽模涂料器或者可替换标准涂覆处理来以并行线涂覆保护漆或者蜡。随后可以使用例如丙酮或者热水来移除该漆或者蜡。
用于实施根据第一方面的方法的设备：
图22示出用于例如布置用于实施根据第一方面的方法的设备。本图示出盘式系统，其中将金属带材从第一卷轴2271转移到第二卷轴2287，并且在该处理中通过包括丙酮和/或乙醇的超声波清洗浴2272、使用空气或者氮(N2)的干燥器2273、使用空气和/或者氮(N2)以将上层形成为氧化物/氮化物层的加热器2274、包括上轧辊2216和下轧辊2218(例如类似于图15中的轧辊)以形成分裂条带和保留区域(注意，带材继续由虚线指示)的一套轧辊、其中蚀刻带材的具有HNO3的蚀刻浴2277、具有水的第一清洗浴2278、可以使用超声波例如HCI和/或乙醇中的超声波的氧化物移除浴2280、使用空气或者氮(N2)(注意，带材继续由虚线指示)的干燥器2281、用于施加轮廓带材/蜡/漆(如示例I建议的)的设备2282、包括H3PO4的电化学抛光浴2283、具有水的第三清洗浴2284、具有水的第三清洗浴2285、使用空气或者氮(N2)的干燥器2286以及最后第二轧辊2287，而转变成适合于支撑细长超导元件的基板。
总之，提供了一种用于生产适合于支撑细长超导元件的基板(600)的方法，其中，例如变形处理被使用，以便于在分层固体元件中形成分裂条带，并且蚀刻被使用以在分层固体元件的上层(316)和下层(303)之间形成底切容积(330,332)。由于底切容积(330,332)可以用于分离材料层，所以这种相对简单步骤能够提供一种基板，该基板可以转化成具有减少AC损耗的超导结构例如超导带材。在又一个实施例中，在上层(316)和/或下层(303)的顶部放置超导层，以提供具有减少AC损耗的超导结构。
在示例性实施例E1-E15中，本发明可以涉及：
E1.一种用于生产适合于支撑细长超导元件的基板的方法，所述方法包括以下步骤：
-提供分层固体元件，所述分层固体元件包括：
○下层(303)，以及
○上层(316)，
其中，所述上层与所述下层相邻放置且至少部分覆盖所述下层，
-在所述上层(316)中形成多个分裂条带，由此形成所述下层(303)的多个暴露区域(323)，其中每个暴露区域沿着分裂条带形成，
-蚀刻所述暴露区域(323)，以在所述上层(316)和所述下层(303)之间形成底切容积(330,332)，其中，每个底切容积沿着分裂条带形成，其中，蚀刻剂被使用以为了下层(303)的蚀刻速率高于上层(316)的蚀刻速率。
E2.用于生产适合于支撑细长超导元件的基板的方法，其中，所述在所述上层中形成多个分裂条带，由此形成所述下层的多个暴露区域，其中每个暴露区域沿着分裂条带的步骤包括变形处理。
E3.根据前述实施例中的任一项的用于生产适合于支撑细长超导元件的基板(600)的方法，其中，所述提供分层固体元件的步骤包括：
a.提供初级固体元件(202)，初级固体元件具有基本上均匀的初级上层(314)，
b.通过下面中的任一个来形成分层固体元件的上层(316)：
i.硬化初级上层(314)的上部，例如在气体硬化处理中硬化，
ii.对初级上层(314)的上部进行掺杂，
iii.在初级上层的上部之内制备氧化物或者氮化物层。
E4.根据实施例E2的用于生产适合于支撑细长超导元件的基板(600)的方法，其中，所述在变形处理中在所述上层(316)中形成多个分裂条带的步骤包括：将上层的一部分压入到下层(303)中。
E5.根据前述实施例中任一项的用于生产适合于支撑细长超导元件的基板(600)的方法，其中，分层固体元件的上层(316)的厚度(362)处于1nm至100微米内。
E6.根据前述实施例中任一项的用于生产适合于支撑细长超导元件的基板(600)的方法，其中，位于多个分裂条带之内的相邻分裂条带之间的距离(752)处于1微米至1毫米内。
E7.根据前述实施例中任一项的用于生产适合于支撑细长超导元件的基板(600)的方法，其中，在与下层(303)的上表面或者上层(326)的上表面平行的平面和与多个分裂条带的底部相切的平面之间的距离(748)足够大，以使能够在基板上放置的超导材料将具有分裂条带中的部分以及物理分离的分裂条带之间的部分。
E8.一种用于生产细长超导元件的方法，其中，所述方法还包括：将超导材料层(642,644,646)放置在根据前述实施例中任一项的分层固体元件的上层(316)和/或下层(303)上使得底切容积(330,332)物理分离超导材料的单独的线。
E9.根据实施例E8的用于生产细长超导元件的方法，其中，所述方法还包括：
a.将缓冲材料层(640)放置在根据实施例E1至E6中任一项的分层固体元件的上层(316)和/或下层(303)上，并且
b.将超导材料层(642,644,646)放置在缓冲材料上，
使得底切容积(330,332)物理分离超导材料和/或缓冲材料的单独的线。
E10.根据实施例E8至E9中任一项的用于生产细长超导元件的方法，其中，所述放置超导材料层(642,644,646)和/或缓冲材料层(640)的步骤为瞄准线处理。
E11.根据实施例E8至E10中任一项的用于生产细长超导元件的方法，其中，所述方法还包括：将分流层放置在超导材料层(642,644,646)上。
E12.一种适合于支撑细长超导元件的基板，所述基板包括：
分层固体元件，所述分层固体元件包括：
○下层(303)，
○上层(316)的线，
其中，上层(316)的线与下层(303)相邻放置且部分覆盖下层，
其中，上层(316)的线之间的多个分裂条带分离上层(316)的线，
并且其中底切容积(330,332)存在于上层(316)的线和下层(303)之间，其中，每个底切容积沿着分裂条带形成。
E13.根据实施例E12的适合于支撑细长超导元件的基板(600)，其中，所述基板为带材。
E14.一种细长超导元件，包括：
-根据实施例E12至E13中任一项的基板，
-超导层，其被放置在基板上，使得底切容积(330,332)物理分离超导材料的单独的线。
E15.性能电磁线圈、变压器、发生器、磁振荡扫描器、低温槽磁铁、大型强子对撞机、AC功率电力网络、智能电网中的任一项之内的根据实施例E14的细长超导元件的使用。
虽然结合特定实施例描述了本发明，但是它不应当以任何方式解释为限制于提出的示例。本发明的范围由所附权利要求集合给出。在本权利要求的内容中，术语“包括”或者“包含”不排除其它可能的元件或者步骤。此外，提及的参考例如“一”或者“一个”等不应当解释为排出多个。关于附图中指出的元件的参考符号在权利要求中的使用也不应当解释为限制本发明的范围。此外，不同权利要求中体积的个别特征可以有利地被组合，并且在不同权利要求中提及这些特征不排除特征的组合是不可能的且有利的。

Claims (18)

1.一种用于生产适合于支撑细长超导元件的基板的方法，所述方法包括：
-提供分层固体元件，所述分层固体元件包括：
○下层(303)，以及
○上层(316)，
其中，所述上层与所述下层相邻放置并且至少部分覆盖所述下层，
-在所述上层(316)中形成多个分裂条带，由此形成所述下层(303)的多个暴露区域(323)，其中每个暴露区域沿着分裂条带形成，
其特征在于，所述方法还包括：
-蚀刻所述暴露区域(323)，以在所述上层(316)和所述下层(303)之间形成底切容积(330,332)，其中，每个底切容积沿着分裂条带形成，其中，蚀刻剂被使用以为了下层(303)的蚀刻速率高于上层(316)的蚀刻速率。
2.根据权利要求1所述的用于生产适合于支撑细长超导元件的基板的方法，其中，所述底切容积位于所述下层的剩余部分之下。
3.根据前述权利要求中任一项所述的用于生产适合于支撑细长超导元件的基板的方法，其中，所述在所述上层(316)中形成多个分裂条带，由此形成所述下层(303)的多个暴露区域(323)，其中每个暴露区域沿着分裂条带形成的步骤包括变形处理。
4.根据前述权利要求中任一项所述的用于生产适合于支撑细长超导元件的基板(600)的方法，其中，所述提供分层固体元件的步骤包括：
a.提供初级固体元件(202)，初级固体元件具有基本上均匀的初级上层(314)，
b.通过下面中的任一个来形成分层固体元件的上层(316)：
i.硬化初级上层(314)的上部，例如在气体硬化处理中硬化，
ii.掺杂初级上层(314)的上部，
iii.在初级上层的上部之内制备氧化物层或者氮化物层。
5.根据权利要求3所述的用于生产适合于支撑细长超导元件的基板(600)的方法，其中，所述在变形处理中在所述上层(316)中形成多个分裂条带的步骤包括：将上层的一部分按压到下层(303)中。
6.根据前述权利要求中任一项所述的用于生产适合于支撑细长超导元件的基板(600)的方法，其中，所述分层固体元件的上层(316)的厚度(362)处于1nm至100微米内。
7.根据前述权利要求中任一项所述的用于生产适合于支撑细长超导元件的基板(600)的方法，其中，位于多个分裂条带之内的相邻分裂条带之间的距离(752)处于1微米至1毫米内。
8.根据前述权利要求中任一项所述的用于生产适合于支撑细长超导元件的基板(600)的方法，其中，在与所述下层(303)的上表面或者所述上层(326)的上表面平行的平面和与多个分裂条带的底部相切的平面之间的距离(748)足够大，以使得在基板上放置的超导材料具有所述分裂条带中的部分以及物理分开的所述分裂条带之间的部分。
9.一种用于生产细长超导元件的方法，其中，所述方法还包括：超导材料层(642,644,646)放置在根据前述权利要求中任一项的分层固体元件的所述上层(316)和/或所述下层(303)上，使得所述底切容积(330,332)用于物理分离超导材料的单独的线。
10.一种用于生产细长超导元件的方法，其中，所述方法包括根据权利要求1至8中任一项的用于生产适合于支撑细长超导元件的基板的步骤，并且其中，所述方法还包括：将超导材料层(642,644,646)放置在所述分层固体元件的上层(316)和/或下层(303)上使得所述底切容积(330,332)用于物理分离超导材料的单独的线。
11.根据权利要求9-10中任一项的用于生产细长超导元件的方法，其中，所述方法还包括：
a.将缓冲材料层(640)放置在根据权利要求1至6中任一项的分层固体元件的上层(316)和/或下层(303)上，并且
b.将超导材料层(642,644,646)放置在缓冲材料上，
使得所述底切容积(330,332)用于物理分离超导材料和/或缓冲材料的单独的线。
12.根据权利要求9-11中任一项的用于生产细长超导元件的方法，其中，所述放置超导材料层(642,644,646)和/或缓冲材料层(640)的步骤为瞄准线处理。
13.根据权利要求9-12中任一项的用于生产细长超导元件的方法，所述方法还包括：将分流层放置在超导材料层(642,644,646)上。
14.一种适合于支撑细长超导元件的基板，
所述基板包括：
分层固体元件，所述分层固体元件包括：
○下层(303)，
○上层(316)的线，
其中，所述上层(316)的线与所述下层(303)相邻放置且部分覆盖所述下层，
其中，所述上层(316)的线之间的多个分裂条带分离所述上层(316)的线，
其特征在于，底切容积(330,332)存在于所述上层(316)的线和所述下层(303)之间，其中，每个底切容积沿着分裂条带形成。
15.根据权利要求14所述的适合于支撑细长超导元件的基板(600)，其中，所述基板为带材。
16.一种细长超导元件，包括：
-根据权利要求14至15中任一项的基板，
-超导层，其被放置在所述基板上，使得所述底切容积(330,332)物理分离超导材料的单独的线。
17.一种设备，用于实施根据权利要求1至13中任一项所述的方法。
18.在性能电磁线圈、变压器、发生器、磁振荡扫描器、低温槽磁铁、大型强子对撞机、AC功率电力网络、智能电网中的任一个之内的根据权利要求16的细长超导元件的使用。
CN201380026929.5A 2012-05-21 2013-05-17 用于生产用于超导层的基板的方法 Active CN104396038B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP12168636 2012-05-21
EP12168636.4 2012-05-21
PCT/DK2013/050148 WO2013174380A1 (en) 2012-05-21 2013-05-17 Method for producing substrates for superconducting layers

Publications (2)

Publication Number Publication Date
CN104396038A true CN104396038A (zh) 2015-03-04
CN104396038B CN104396038B (zh) 2017-12-15

Family

ID=48534103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380026929.5A Active CN104396038B (zh) 2012-05-21 2013-05-17 用于生产用于超导层的基板的方法

Country Status (12)

Country Link
US (1) US9496477B2 (zh)
EP (1) EP2852987B1 (zh)
JP (1) JP6214637B2 (zh)
KR (1) KR102159059B1 (zh)
CN (1) CN104396038B (zh)
BR (1) BR112014028906A2 (zh)
CA (1) CA2873456A1 (zh)
DK (1) DK2852987T3 (zh)
ES (1) ES2585058T3 (zh)
IN (1) IN2014DN10582A (zh)
RU (1) RU2626052C2 (zh)
WO (1) WO2013174380A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257477A (zh) * 2021-07-05 2021-08-13 上海超导科技股份有限公司 准各向同性超导带材制备方法、超导带材及超导缆线

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017505973A (ja) * 2013-11-20 2017-02-23 ダンマークス テクニスク ユニバーシテットＤａｎｍａｒｋｓ Ｔｅｋｎｉｓｋｅ Ｕｎｉｖｅｒｓｉｔｅｔ 超伝導層用基材を製造するための方法
DE102014221335A1 (de) * 2014-10-21 2016-04-21 Siemens Aktiengesellschaft Supraleitendes Leiterelement und Verfahren zu dessen Herstellung
RU178606U1 (ru) * 2017-11-13 2018-04-11 Закрытое акционерное общество "СуперОкс" (ЗАО "СуперОкс") Держатель для высокотемпературной сверхпроводящей ленты
RU2667900C1 (ru) * 2017-11-13 2018-09-25 Закрытое акционерное общество "СуперОкс" (ЗАО "СуперОкс") Применение полилактида для изготовления продукта, эксплуатируемого в криогенных средах, и продукт
RU2696182C1 (ru) * 2018-11-15 2019-07-31 Общество С Ограниченной Ответственностью "С-Инновации" (Ооо "С-Инновации") Способ изготовления высокотемпературной сверхпроводящей ленты и лента
KR20210119572A (ko) * 2019-02-18 2021-10-05 수퍼파워, 인크. 초전도체 와이어의 제작
US11727295B2 (en) 2019-04-02 2023-08-15 International Business Machines Corporation Tunable superconducting resonator for quantum computing devices
CN114360844B (zh) * 2022-01-19 2022-11-08 上海超导科技股份有限公司 超导线圈接头、制备方法及超导线圈
WO2023232975A1 (en) 2022-06-02 2023-12-07 Subra A/S Plurality of superconducting filaments
WO2024037749A1 (en) 2022-08-19 2024-02-22 Subra A/S Tape comprising superconducting elements distributed longitudinally

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3837907A (en) * 1972-03-22 1974-09-24 Bell Telephone Labor Inc Multiple-level metallization for integrated circuits
US4101731A (en) * 1976-08-20 1978-07-18 Airco, Inc. Composite multifilament superconductors
US5212147A (en) * 1991-05-15 1993-05-18 Hewlett-Packard Company Method of forming a patterned in-situ high Tc superconductive film
CN1849715A (zh) * 2003-09-11 2006-10-18 艾迪森股份公司 超导复合带及其制造方法
US20070191202A1 (en) * 2005-10-06 2007-08-16 Foltyn Stephen R Segmented superconducting tape having reduced AC losses and method of making
CN101290905A (zh) * 2007-04-19 2008-10-22 奇美电子股份有限公司 显示面板及其导线制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218532A (en) 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
US4264916A (en) * 1979-12-26 1981-04-28 Bell Telephone Laboratories, Incorporated Semiconductor barrier Josephson junction
FR2539556B1 (fr) 1983-01-13 1986-03-28 Commissariat Energie Atomique Procede de fabrication de conducteurs pour circuits integres, en technologie planar
JP4777749B2 (ja) 2005-11-18 2011-09-21 公益財団法人鉄道総合技術研究所 低交流損失酸化物超電導導体の製造方法
EP2284918A1 (en) * 2009-08-13 2011-02-16 Nexans High temperature superconductor, in particular improved coated conductor
EP2381499B1 (en) * 2010-04-26 2014-12-17 Bruker HTS GmbH Method for designing AC losses in a tape-type superconductor with anisotropy of critical currents
EP2410586B1 (en) 2010-07-19 2012-09-26 Bruker HTS GmbH Method for producing a HTS coated conductor and HTS coated conductor with reduced losses

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3837907A (en) * 1972-03-22 1974-09-24 Bell Telephone Labor Inc Multiple-level metallization for integrated circuits
US4101731A (en) * 1976-08-20 1978-07-18 Airco, Inc. Composite multifilament superconductors
US5212147A (en) * 1991-05-15 1993-05-18 Hewlett-Packard Company Method of forming a patterned in-situ high Tc superconductive film
CN1849715A (zh) * 2003-09-11 2006-10-18 艾迪森股份公司 超导复合带及其制造方法
US20070191202A1 (en) * 2005-10-06 2007-08-16 Foltyn Stephen R Segmented superconducting tape having reduced AC losses and method of making
CN101290905A (zh) * 2007-04-19 2008-10-22 奇美电子股份有限公司 显示面板及其导线制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257477A (zh) * 2021-07-05 2021-08-13 上海超导科技股份有限公司 准各向同性超导带材制备方法、超导带材及超导缆线
CN113257477B (zh) * 2021-07-05 2021-09-24 上海超导科技股份有限公司 准各向同性超导带材制备方法、超导带材及超导缆线

Also Published As

Publication number Publication date
EP2852987B1 (en) 2016-05-04
KR20150016969A (ko) 2015-02-13
DK2852987T3 (en) 2016-08-01
JP2015525434A (ja) 2015-09-03
KR102159059B1 (ko) 2020-09-24
ES2585058T3 (es) 2016-10-03
US20150087524A1 (en) 2015-03-26
US9496477B2 (en) 2016-11-15
WO2013174380A1 (en) 2013-11-28
BR112014028906A2 (pt) 2017-06-27
RU2626052C2 (ru) 2017-07-21
EP2852987A1 (en) 2015-04-01
IN2014DN10582A (zh) 2015-08-28
CA2873456A1 (en) 2013-11-28
CN104396038B (zh) 2017-12-15
JP6214637B2 (ja) 2017-10-18
RU2014151597A (ru) 2016-07-10

Similar Documents

Publication Publication Date Title
CN104396038B (zh) 用于生产用于超导层的基板的方法
EP2586071B1 (en) Multifilament superconductor having reduced ac losses and method for forming the same
US8038810B2 (en) Clad textured metal substrate for forming epitaxial thin film thereon and method for manufacturing the same
CN106716559B (zh) 超导线材用基板及其制造方法、以及超导线材
EP2011640B1 (en) Clad textured metal substrate for forming epitaxial thin film thereon and method for manufacturing the same
US20160276067A1 (en) Method for producing substrates for superconducting layers
CN105164763B (zh) 可剥性超导导体、可剥性超导导体的制造方法以及超导线的修补方法
CN103290394A (zh) 一种用于制备第二代高温超导材料的金属基带的表面处理方法
CN107103957A (zh) 提高第二代高温超导带材层间结合力的处理方法
Kreiskott et al. Continuous electropolishing of Hastelloy substrates for ion-beam assisted deposition of MgO
US8460461B2 (en) Clad textured metal substrate for forming epitaxial thin film thereon and method for manufacturing the same
KR101975252B1 (ko) 에피택셜 성장용 기판 및 그 제조 방법과 초전도 선재용 기판
CN114974725B (zh) 批量化超导基带的抛光方法、超导基带
CN103069507A (zh) 超导薄膜及超导薄膜的制造方法
US20220045260A1 (en) Electro-Formed Metal Foils
CN105518808B (zh) 超导线材用基板及其制造方法、以及超导线材
US20180297327A1 (en) Substrate for epitaxial growth and method for producing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant