CN105794007A - 用于制造用于超导层的衬底的方法 - Google Patents

用于制造用于超导层的衬底的方法 Download PDF

Info

Publication number
CN105794007A
CN105794007A CN201480063275.8A CN201480063275A CN105794007A CN 105794007 A CN105794007 A CN 105794007A CN 201480063275 A CN201480063275 A CN 201480063275A CN 105794007 A CN105794007 A CN 105794007A
Authority
CN
China
Prior art keywords
packing material
substrate
elongated
solid
elongate strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480063275.8A
Other languages
English (en)
Inventor
A·C·伍尔夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TECHNICAL UNIVERSITY OF DENMAR
Danmarks Tekniskie Universitet
Original Assignee
TECHNICAL UNIVERSITY OF DENMAR
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TECHNICAL UNIVERSITY OF DENMAR filed Critical TECHNICAL UNIVERSITY OF DENMAR
Publication of CN105794007A publication Critical patent/CN105794007A/zh
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • C25D5/38Pretreatment of metallic surfaces to be electroplated of refractory metals or nickel
    • C25D5/40Nickel; Chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H01B12/06Films or wires on bases or cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H01B12/10Multi-filaments embedded in normal conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0009Apparatus or processes specially adapted for manufacturing conductors or cables for forming corrugations on conductors or cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/008Apparatus or processes specially adapted for manufacturing conductors or cables for manufacturing extensible conductors or cables
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0801Manufacture or treatment of filaments or composite wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/20Permanent superconducting devices
    • H10N60/203Permanent superconducting devices comprising high-Tc ceramic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/81Containers; Mountings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/85Superconducting active materials
    • H10N60/855Ceramic superconductors
    • H10N60/857Ceramic superconductors comprising copper oxide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,在固体元件(202)上布置一个或多个细长条掩蔽材料,从而形成一侧或两侧由细长条掩蔽材料定界的一个或多个暴露的细长区域,并且在所述固体元件上布置填充材料,使得所述在一个或多个暴露的细长区域中的每个暴露的细长区域被填充材料的一部分(318a?318c)覆盖,其中,填充材料的每个部分还覆盖与该每个部分相邻的细长条掩蔽材料的至少一部分,并且随后去除所述一个或多个细长条掩蔽材料,从而形成相应的一个或多个底切空间,其中,所述一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的所述一部分与固体元件之间。该方法还可包括在衬底上布置缓冲材料(640)和/或超导材料(642、644、646),从而提供具有减少的AC损耗的超导结构(601)。

Description

用于制造用于超导层的衬底的方法
技术领域
本发明涉及一种用于制造衬底的方法,并且特别地涉及适合支撑细长超导元件的衬底以及用于生产和使用此类衬底的相应方法。
背景技术
可认为超导结构是有益的,因为其使得能够在没有电阻损耗的情况下传导电流。诸如超导带材之类的超导结构因此被用于许多应用,诸如发电机和变压器。然而,虽然其在载送直流时拥有优良的形状,但当在交流电(AC)应用中使用时其可显示出高损耗。
当前可用的减少AC损耗的手段可能并不适合直接处理长度很长的超导带材。
在专利申请US7593758B2中,提出了一种具有被分段的高温超导体层的带材。在带材衬底、缓冲层以及超导层中的一个中形成的断裂带在超导层中产生平行间断,其将超导层的载流元件分离成条或丝状结构。载流元件的分段具有减少AC损耗的效果。还公开了制作此类超导带材和减少此类带材中的AC损耗的方法。
在专利申请US4101731中,提出了一种复合式多丝超导结构,其包括细长衬底承载的、纵向指向的、溅射的A-15型金属间超导体的离散的丝状体。在优选过程中,在细长丝状衬底(优选金属导线)的表面上形成多个间隔开的大体上纵向的凹槽。衬底表面上的凹槽的壁被成形为对位于两个相邻凹槽之间的衬底的曲面进行底切,使得凹槽的壁的至少一部分在向衬底上溅射超导体的后续溅射步骤期间被以几何方式遮蔽。特别地,因此将具有诸如Nb3Ge(铌三锗)之类的A-15晶体结构的适当的超导金属间化合物膜溅射到有凹槽衬底上,并沉积在凹槽的底部处以及凹槽之间的衬底的表面部分处。被遮蔽的壁部分保持基本上无沉积物,使得由此形成的间隔开的沉积物沿着衬底作为不同的线或条带延伸以组成超导丝。如果需要的话,可通过将此类衬底捆扎并使其穿过熔融金属来将多个此类衬底合并成另一复合式结构。然后可对由此产生的结构确定尺寸,以作为氢化松香产品提供在金属的周围基质中承载超导丝的衬底的复合材料。
发明内容
现有技术的方法的问题可视为在于不适合长度很长的此类带材的连续处理、不有效、价格不低廉、无法实现低材料消耗和/或无法为超导带材提供良好衬底。拥有一种用于制作用于具有降低的AC损耗的超导带材的衬底的方法将是有利的,其中,该方法适合长度很长的此类带材的连续处理,并且该方法将是有效的、价格低廉的和/或将是与现有技术相比提供用于超导带材的改善衬底的方法。
可认为本发明的目的是提供一种制作用于具有降低的AC损耗的超导带材的衬底的方法,其适合长度很长的此类带材的连续处理,并且该方法是有效的、价格低廉的和/或提供解决现有技术的上述问题的用于超导带材的改善衬底。
本发明的另一目的是提供现有技术的替换方案。
因此,在本发明的第一方面可通过提供一种用于制造适合支撑细长超导元件(诸如具有降低的AC损耗的超导带材)的衬底的方法来达到上述目的和多个其它目的,该方法包括(诸如包括以下步骤):
-提供固体元件,诸如固体镍基合金,诸如固体镍或铜或铬基合金;
-在固体元件上布置一个或多个细长条掩蔽材料,诸如卡普顿胶带或透明胶带或压印抗蚀剂或光致抗蚀剂,其中,所述一个或多个细长条掩蔽材料被布置成形成一个或多个暴露的细长区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域的一侧或两侧由所述一个或多个细长条掩蔽材料中的至少一个细长条掩蔽材料(诸如一个细长条掩蔽材料,诸如两个相邻的细长条掩蔽材料)定界;
-在固体元件上布置(诸如经由电沉积或经由电镀或经由IBAD或经由浸涂(诸如经由与选择性表面处理相组合的浸涂)或者经由喷墨印刷或经由电铸来布置)诸如镍的填充材料(诸如经由电沉积来布置镍),使得所述一个或多个暴露的细长区域中的每个暴露的细长区域被填充材料的一部分覆盖(诸如被填充材料的连贯的部分覆盖),其中,填充材料的每个部分还覆盖与该每个部分相邻的细长条掩蔽材料(诸如与该每个部分相邻的细长条掩蔽材料中的一个或两个)的至少一部分;以及
-去除(诸如通过蚀刻或电蚀刻或溶解来去除)所述一个或多个细长条掩蔽材料,从而形成相应的一个或多个底切空间,其中,所述一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的该部分与所述固体元件之间。
本发明特别地但并非仅限于有利于获得一种用于制造适合支撑细长超导元件的衬底的方法,该方法使得能够采用许多固体元件材料,即该方法使得能够在用于下层的许多不同材料之间做出选择,因为下层的材料性质就能够实现底切而言并不是决定性的。另一优点可以是该方法使得能够在用于填充材料的许多不同材料之间做出选择。例如,填充材料可以是适合充当缓冲层(诸如浸涂缓冲层)的材料,其可有利于填充材料的该部分可以在去除一个或多个细长条掩蔽材料之后(或者甚至可能在去除掩蔽材料之前)立即准备好沉积超导层。此外,由本方法制造的衬底使得能够高效地将超导层的紧密间隔线分离。
本发明的另一可能优点可以是其使得能够实现对衬底的几何结构(诸如邻近于底切空间的部分的填充材料的几何结构)的很大程度的控制。例如,底切空间可以是圆形、矩形、三角形或其它由用户设计的形状,并且具有取决于设计者的期望的不同比例和纵横比。
可认为本发明的主旨是提供一种方法,其使得在几个相对简单的步骤中能够提供一种可以被转变成具有减少的AC损耗的超导结构(诸如超导带材)的衬底。可将在本发明底层的基本见地描述为这样的见地,即底切空间(诸如结构中(诸如在固体元件与填充材料的一个或多个部分之间)的底切空间)可有用于分离位于包括底切空间的结构顶部上的材料层,并且可通过去除细长条掩蔽材料从而留下填充材料来形成底切空间,该填充材料的形状(诸如被掩蔽材料成形)使得可在填充材料的一个或多个部分与固体元件之间形成底切部。因此,可以组合方式采取相对简单的步骤,例如掩蔽条的布置、填充材料的布置(至少部分地布置在掩蔽材料的顶部上,从而使得能够形成底切部),使得可实现‘提供一种方法,其使得在几个相对简单的步骤中能够提供一种可被转变成超导结构(诸如具有条纹状超导体的超导结构)的衬底’的技术问题的解决方案。可例如通过在具有沿着填充材料的各部分形成的底切部的固体元件的顶部上沉积一层超导材料来实现超导元件或超导结构。该底切部用于将填充材料的每个部分上的超导材料以及紧挨着填充材料的各部分(诸如在填充材料的相邻部分之间)的超导材料在物理上分离,从而有效地形成条纹状超导层。该底切部此外可用于使填充材料的每个部分上的超导材料和另外的沉积层(诸如分流层和/或覆盖层)与紧挨着填充材料的各部分(诸如在填充材料的相邻部分)之间的超导材料在物理上分离,从而有效地形成条纹状超导层。
本方法此外适用于(诸如非常适合)大规模制造,因为其是例如用于甚至大规模地将细长条掩蔽材料布置在固体元件上、将填充材料布置在紧挨着掩蔽材料条的暴露的细长区域上且部分地布置在掩蔽材料上并去除掩蔽材料的相对简单的程序。
因此,用本发明的实施例可实现大规模制造,并且此外可同时使材料成本最小化。
此外可认为本发明的实施例有成本效益,这与例如被认为并非有成本效益的激光剥线相反。还可认为相比于激光剥线而言的优点是本发明的实施例可避免条状材料的再沉积。此外可认为本发明的实施例就使得能够提供用于促进相对较大的临界电流的超导结构的衬底而言是有效的,因为几乎不存在损坏区和/或因为超导体的有效宽度可对应于固体元件的宽度被扩大(因为沉积在填充材料的一个或多个部分上面及其之间的超导层可相互部分地重叠)。此外,替换技术通常在使超导元件形成条纹状之后会产生损坏区,即不再起作用的超导材料的一部分,这进而减小了条纹状超导体的临界电流。
可理解的是步骤不一定按照器件量被执行的顺序布置。然而,在某些实施例中,步骤是按照其将被执行的顺序布置的。
应将‘适合支撑细长超导元件的衬底’理解成一种固体元件,可在该固体原件上面布置(诸如沉积)超导材料使得衬底和超导元件可一起形成细长超导元件。应将细长超导元件理解成能够在一定方向上传导电流一距离的超导元件,其中,该距离比与传导电流的方向垂直的方向上的导体宽度更长,诸如明显更长,诸如长了2、5、10、100、1000、10000或100000倍。衬底的长度可为至少1m,诸如至少10m,诸如至少100m,诸如至少1km,诸如至少10km,诸如至少100km,诸如至少100km。可理解的是可选地布置在衬底上的元件中的一个或多个(诸如细长条掩蔽材料、填充材料、缓冲层、超导材料、分流层)的长度可具有与衬底的长度类似或相同的长度。
可理解的是可在固体元件的一侧执行本方法,诸如在固体元件的单侧或多侧(诸如是带材的固体元件的一侧或两侧,诸如具有三角形状的固体元件的一或二或三侧,诸如在具有n边形状的固体元件的1至n侧)。在固体元件的多侧执行本方法可有益于使得能够提供能够载送更多电流的超导体。
在具体实施例中,衬底是‘带材’,即具有基本上比其宽度(沿着第二维度的长度)小(诸如小10、100或1000倍)的厚度(沿着第一维度的长度)的元件,并且其中,宽度明显比其长度(沿着第三维度的长度)小(诸如小10、100或1000倍)。
可将‘固体元件’理解成包括固相(诸如由固相组成)的元件。固体元件可以是平面固体元件,诸如带材。固体元件还可具有其它形状,其中,将形状理解为在垂直于长轴(诸如对应于与待载送电流的方向平行的轴)的平面中的横截面中看到的几何形式,诸如任意形状,诸如带状、矩形形状(诸如正方形形状)、三角形状、椭圆形状(诸如圆形形状)中的任何一个。固体元件可包括选自由以下各项组成的组的任何材料:镍基合金、铜基合金、铬基合金、铁、铝、硅、钛、钨(也称为W)、银、哈斯特莱合金(Hastelloy)以及不锈钢。
应将‘哈斯特莱合金’理解成一种主要合金成分是镍且其中添加了其它合金成分的合金,诸如包括不同百分比的以下元素中的一个或多个(诸如全部)的合金:钼、铬、钴、铁、铜、锰、钛、锆、铝、碳以及钨。在具体实施例中,哈斯特莱合金是包括元素Ni(镍)、Cr(铬)、Fe(铁)、Mo(钼)、Co(钴)、W(钨)、C(碳)的合金。在更具体实施例中,合金还包括Ni、Cr、Fe、Mo、Co、W、C以及元素Mn(锰)、Si(硅)、Cu(铜)、Ti(钛)、Zr(锆)、Al(铝)和B(硼)中的一个或多个。在更具体实施例中,将合金理解成包括约47wt%(重量百分比)的Ni、22wt%的Cr、18wt%的Fe、9wt%的Mo、1.5wt%的Co、0.6wt%的W、0.10wt%的C、小于1wt%的Mn、小于1wt%的Si和小于0.008wt%的B。在本领域内可将哈斯特莱合金称为“超合金”或“高性能合金”。
‘不锈钢’一般地在本领域中是已知的。在具体实施例中,提供了具有镍和/或铬的不锈钢,从而提供一种不锈钢,在超导层的操作温度下是抗腐蚀和/或氧化的、机械稳定的且无磁性的。
可将‘细长’理解成指代在第一方向(诸如称为长度方向的方向)上具有比在与该第一方向垂直的其它两个方向(诸如称为宽度和高度的方向)中的一者或两者上的尺寸更大(诸如明显更长(诸如长了2、5、10、100、1000、10000或100000倍))的尺寸的某些东西。长度可为至少1m,诸如至少10m,诸如至少100m,诸如至少1km,诸如至少10km,诸如至少100km,诸如至少100km。在具体实施例中,长度可为1m,诸如100m、诸如1km、诸如20km、诸如100km、诸如在100km以上、诸如在1m-30km内,诸如在1km-30km内。
可将‘一个或多个细长条掩蔽材料’理解为可用于掩蔽固体元件的目的的细长元件。如在本领域中常见的那样理解‘掩蔽’。掩蔽材料可包括选自包括以下各项的组的任何材料:卡普顿胶带、透明胶带、蜡、光漆、压印抗蚀剂、聚合物和光致抗蚀剂。使用卡普顿胶带或透明胶带的优点可以是其提供了相对简单的工艺,例如作为替代方案(例如平版印刷技术的的替代方案,该平版印刷技术可能不适合大规模制造,因为光致抗蚀剂必须被涂覆,被暴露于例如UV光,并且随后显影以制造掩蔽条)。
遍及本申请,应理解的是‘卡普顿膜’指代来自杜邦公司的众所周知的产品,其为聚(4,4-氧二苯撑-均苯四酸亚胺(4,4'-oxydiphenylene-pyromellitimide))膜。可互换地使用卡普顿膜和卡普顿胶带。
可将‘布置一个或多个细长条掩蔽材料’理解为导致掩蔽材料被布置到固体元件上、从而掩蔽固体元件并从而形成一个或多个暴露的细长区域的任何工艺。工艺‘布置一个或多个细长条掩蔽材料’可包括选自包括以下各项的组的工艺:喷墨印刷(诸如选择性地在不认为将变成暴露的细长区域的区域中进行喷墨印刷)。替换地,可通过在固体元件的顶部上布置诸如卡普顿膜、蜡或光漆之类的膜来实现在固体元件上布置一个或多个细长条掩蔽材料的步骤。在不同实施例中,可在该膜或层(诸如连贯的膜或层)被布置在固体元件上之前或之后形成条(即,掩蔽材料条)。换言之,可在固体元件上布置细长条作为细长条,但是还可想到在固体元件上布置连贯的膜或层,并且其中,部分该膜或层随后被去除,从而留下细长条掩蔽材料。例如,可(例如借助于被布置到固体元件上的多条卡普顿膜来)提供包括多个细长条掩蔽材料的掩蔽材料的条纹状层,使得成条的卡普顿膜之间的区域形成暴露的细长区域。在另一可能实施例中,可使用溶液平面化沉积来执行‘布置一个或多个细长条掩蔽材料’。
可理解的是可将掩蔽材料(诸如连贯的掩蔽材料、诸如完全覆盖掩蔽材料)布置在部分固体元件上,该部分不被细长条掩蔽材料覆盖或者对应于暴露的细长区域。例如,在固体元件是相对平坦的元件(诸如带材)的情况下,可在固体材料的下(后)侧面布置连贯的掩蔽材料,从而保护此侧面和/或避免在那里沉积填充材料。
在另一示例中,‘布置一个或多个细长条掩蔽材料’包括在固体元件上布置连贯的掩蔽材料,并且用包括例如选自包括以下各项的组的工艺的去除工艺来去除对应于暴露的细长区域的区域之上的掩蔽材料:切割工艺、刻划工艺、轧制工艺、研磨工艺和抛光工艺。将‘刻划工艺’理解成将上层的一部分及可能将下层的一部分划掉,诸如刮掉。将‘研磨工艺’理解成用通过研磨工艺或抛光(诸如反复地刮掉要去除的材料的较小部分)来去除掩蔽材料的一部分。将‘抛光工艺’理解成在本文中类似于‘研磨工艺’。将‘切割工艺’理解成掩蔽材料被移位(诸如移位而不是去除)的工艺。这可使用诸如切割轮之类的相对锋利的工具来实现。将‘轧制工艺’理解成例如掩蔽材料(诸如蜡)被移位(诸如通过移位进行去除)的工艺。
可将‘一个或多个细长条掩蔽材料被布置成形成一个或多个暴露的细长区域’理解成可将未被掩蔽材料覆盖的固体元件上的细长区域称为细长暴露区域。这些区域可被暴露于被掩蔽材料覆盖的区域可能未被暴露的工艺。可理解的是暴露区域表示固体元件上的固定区域,即‘暴露区域’(例如可在后续步骤中)不被暴露(例如在布置填充材料和去除掩蔽材料之后)。换言之,可将对‘暴露区域’的提及(其与暴露的细长区域可互换地使用)理解成基本上指代甚至在去除掩蔽材料之后被掩蔽材料覆盖的区域的相反区域。
可将‘暴露的细长区域’理解成‘固体元件的暴露区域’,可将其理解为未被掩蔽材料覆盖的固体元件的区域,诸如在相邻的细长条掩蔽材料之间的区域。然而,‘暴露的细长区域’还可仅在一侧由细长条掩蔽材料定界且在另一侧由另一结构特征(诸如固体元件的边缘)定界。可理解的是当提及暴露的细长区域的两侧时,这两个侧面是在与暴露的细长区域的长度方向垂直的方向上在暴露的细长区域的任一侧的暴露的细长区域的表面的平面中的两侧。
可将‘一个或多个暴露的细长区域中的每个暴露的细长区域的一侧或两侧由至少一个细长条掩蔽材料定界’理解成细长暴露区域的至少一侧由掩蔽材料定界,但是其两侧由掩蔽材料(诸如至少两个相邻的细长条掩蔽材料)定界。替换地,细长暴露区域的一侧由掩蔽材料定界且其另一侧由另一结构元件(其例如可以是固体元件的边缘)定界。
可将‘布置填充材料’理解成导致固体材料被布置到暴露的细长区域上从而至少部分地填充在暴露的细长区域之上的空间的任何工艺,该空间至少部分地延伸到与其相邻的细长条掩蔽材料之上的空间中。‘布置填充材料’的工艺可包括选自包括以下各项的组的工艺:电沉积(诸如固体元件是导电材料且掩蔽材料不那么导电(诸如电绝缘材料)的电沉积)、电镀、电铸、脉冲激光沉积、交替光束辅助沉积(ABAD)、离子束辅助沉积(IBAD)(诸如导致材料仅沉积在主要部分(诸如仅仅在细长暴露区域上)的IBAD)、浸涂(诸如与选择性表面处理(诸如导致与掩蔽材料的表面性质相比而言暴露的细长区域的表面性质导致暴露的细长区域与掩蔽材料相比对沉积更加敏感的选择性表面处理)组合的浸涂)以及喷墨印刷(诸如选择性地在暴露的细长区域中进行喷墨印刷)。可理解的是可从包括以下各项的组中选择填充材料:镍、铬、钨、钒、铝、氧化铝(Al2O3)、铁、铜、锡、硅(Si)、钆、钴、钼、GdZrO、CeO2、ZrO、氧化钇(Y2O3)、钇稳定化锆以及锆(Zr)。在实施例中,填充材料的布置包括经由电沉积(诸如镀覆(诸如电镀))而在固体元件上布置镍。一般地可注意到的是填充材料具有相对光滑的表面可能是有益的,因为这可有益于超导材料的后续沉积和利用。在实施例中,沉积诸如镍或铬之类的填充材料,从而诸如通过控制电流密度(和因此的沉积速率)和/或通过电镀液的过滤来获得光滑表面。还可理解的是可通过控制电流密度和/或电压和/或控制例如电镀液的温度来沉积填充材料。在以下参考文献中的每一个中描述了影响表面粗糙度的各种沉积参数:A)MetalFinishing,79thSurfaceFinishingGuidebook,Fall2011VOLUME109NUMBER11A,ISSN0026-0576和B)Rustfritogcorrosion,ClausQvistJessen,1.udgave,1.oplag2011,ISBN978-87-92765-00-0,Forlaget&Nielsen,其每个被整体地通过引用结合到本文中。在另一可能实施例中,可使用溶液变棉花沉积来执行‘布置填充材料’。
对于超导层的后续形成而言衬底的表面粗糙度相对较低可能是有益的。为了降低存在填充材料的位置处(诸如填充材料的各部分的表面)和衬底的总体的表面粗糙度,可以执行电抛光步骤和/或缓冲层沉积步骤,以便与就在电沉积(诸如电镀)之后的填充材料的粗糙度相比减小表面粗糙度。在一个实施例中,该方法包括电抛光步骤,诸如在细长条掩蔽材料(诸如卡普顿胶带)仍存在(即,在执行电抛光步骤之前不从固体元件去除细长条掩蔽材料)时执行的电抛光步骤,从而降低表面粗糙度,以便为能够实现随后沉积的超导层的更高质量而促进衬底的改善的性质。
一般地,对于本发明的任何实施例而言,固体元件和/或填充材料的各部分的表面(RMS)粗糙度可在100nm(纳米)以下,诸如在50nm以下,诸如在25nm以下,诸如在20nm以下,诸如在15nm以下,诸如在10nm以下,诸如在5nm以下,诸如在1nm以下。其优点可以是其促进具有随后在固体元件和/或填充材料的各部分上布置(诸如沉积)的超导材料的改善的性质。
可将‘使得一个或多个暴露的细长区域中的每个暴露的细长区域被填充材料的一部分覆盖’理解成每个暴露区域被填充材料的一部分覆盖,诸如被填充材料的一部分完全覆盖,诸如被填充材料的连贯的部分完全覆盖。可将‘填充材料的连贯的部分’理解成填充材料的该部分形成固态材料的一个连贯的部分。
可将‘填充材料的每个部分还覆盖与该每个部分相邻的细长条掩蔽材料的至少一部分’理解成覆盖暴露的细长区域的填充材料的该部分还覆盖与该部分相邻的细长条掩蔽材料(诸如与该部分相邻的细长条掩蔽材料中的一个或两个)的至少一部分,使得填充材料的该部分即覆盖暴露区域又覆盖掩蔽材料的一部分。换言之,掩蔽材料的至少一部分在填充材料的一部分下面。
在实施例中,该部分填充材料仅覆盖细长条掩蔽材料的一部分(但并非全部),诸如该部分的填充材料仅覆盖掩蔽材料的一小部分,诸如覆盖掩蔽材料的边缘(在掩蔽材料与暴露区域之间),但并不是在远离暴露的细长区域的方向的全部掩蔽材料(如图4中所示的示例性实施例中所示)。其优点可以是掩蔽材料因此可相对容易地被例如蚀刻剂或溶剂接近。另一优点可以是可相对容易地去除掩蔽材料,因为其并未被填充材料完全覆盖。
可将‘去除一个或多个细长条掩蔽材料’理解成掩蔽材料被部分地或完全地从包括固体元件和填充材料的结构去除。可用选自包括以下各项的任何工艺来执行该去除:蚀刻、溶解、剥离和蒸发或其组合。可用其中将一个或多个细长条掩蔽材料经由粘合剂附着到固体元件且其中去除一个或多个细长条掩蔽材料的步骤包括溶解粘合剂(诸如保护胶带)并剥离一个或多个细长条掩蔽材料的工艺执行该去除。例如,在掩蔽材料是卡普顿胶带的情况下,可用例如乙醇和/或丙酮来溶解卡普顿胶带上的胶,并且从而使得能够通过卡普顿胶带的剥离来相对容易地去除卡普顿胶带。
可将‘蚀刻(掩蔽材料)’理解成可用蚀刻剂来蚀刻细长条掩蔽材料。蚀刻剂在具体实施例中可以是以下物质状态中的任何一个:血浆、液体和气体。在具体实施例中,采用活性离子蚀刻(RIE)。
可将‘形成相应的一个或多个底切空间’理解成掩蔽材料的去除可导致底切空间的形成的工艺。可将‘相应的底切空间’理解成底切空间对应于先前(在去除掩蔽材料之前)与被掩蔽材料占用的空间相对应的空间。可理解的是一条掩蔽材料可对应于一个或两个底切空间。
可将‘一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的该部分与所述固体元件之间’理解成紧挨着填充材料的一部分(诸如在填充材料的子部分下面)形成底切空间,填充材料的该子部分紧挨着填充材料的一部分的边缘,并且在与该填充材料部分相同的方向上延伸。
就方向而言,当提及‘向上’时应理解的是上下轴被定义为在垂直于固体元件的表面(诸如可在其上面布置掩蔽材料和/或填充材料的固体元件的表面)的方向,并且‘向上’是在从固体元件的表面开始且远离固体元件的方向上,并且对于方向‘向下’而言相反,即‘向下’是从固体元件的表面开始且向固体元件中的方向。应理解的是上下轴平行于y轴,如图中所指示的,并且‘向上’是正y方向。此方向定义在使用被赋予其一般意义的术语‘上面’和‘下面’时也适用。应注意的是,固体元件的表面可能不一定是平面的,在这种情况下,上下轴保持垂直于该表面,并且其中,应理解的是对应于表面上的一个位置的上下轴不一定需要与对应于表面上的另一位置的上下轴平行。
将‘底切空间’理解成在该处不存在固体材料的空间,该空间可以在填充材料的剩余部分下面。因此,底切空间可在固体元件的表面上面,同时仍被填充材料的悬伸部分掩蔽。因此,当使用从在包括固体元件和填充材料的各部分的夹层结构上面的位置开始在遵循上下轴的方向上沉积材料的视线工艺在包括固体元件和填充材料的各部分(或者在去除细长条掩蔽材料之后的填充材料的各部分)的夹层结构上沉积材料,并且底切空间存在时,然后不在与底切空间毗邻的填充材料部分和固体元件上沉积材料,诸如其分别地直接地在底切空间上面和下面。
本发明在具体实施例中可涵盖具有被插入固体元件的块状部分与细长条掩蔽材料之间的一个或多个中间材料层,诸如具有将固体元件的块状部分和细长条掩蔽材料分离的一个或多个中间层,诸如充当用于热、电流和原子、离子和/或分子在固体元件的块状部分与细长条掩蔽材料之间的扩散中的任何一个的阻挡层的一个或多个中间层。在那种情况下,可理解的是固体元件包括固体元件的块状部分以及中间层,诸如将布置在中间层上的元件理解成被布置在固体元件上。具有一个或多个中间层的优点可以是其改善的机械性能,诸如使得分层的固体元件更强或更具刚性。
可理解的是可存在一个或多个细长条掩蔽材料,诸如1、2、3、4、5、6、7、8、9、10、50、100或1000个细长条掩蔽材料。可理解的是可存在一个或多个暴露的细长区域,诸如1、2、3、4、5、6、7、8、9、10、50、100或1000个暴露的细长区域。可理解的是细长条掩蔽材料可毗邻1或2个暴露的细长区域。可理解的是暴露的细长区域可毗邻1或2个细长条掩蔽材料。因此,可想到具有1个细长条掩蔽材料和1个暴露的细长区域、2个细长条掩蔽材料和1个暴露的细长区域、2个细长条掩蔽材料和2个暴露的细长区域、2个细长条掩蔽材料和3个暴露的细长区域、1个细长条掩蔽材料和2个暴露的细长区域等等。例如,对于4mm宽的固体元件而言,可以从一侧到另一侧具有:1mm掩蔽材料、1mm暴露区域(在两侧毗邻掩蔽材料)、1mm掩蔽材料、1mm暴露区域(在一侧毗邻掩蔽材料且在另一侧毗邻固体元件的边缘)。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,在固体元件上布置一个或多个细长条掩蔽材料(诸如卡普顿胶带或透明胶带或压印抗蚀剂或光致抗蚀剂)的步骤包括:在固体元件上布置多个细长条掩蔽材料(诸如卡普顿胶带或透明胶带或压印抗蚀剂或光致抗蚀剂),
其中,所述一个或多个细长条掩蔽材料被布置成形成一个或多个暴露的细长区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域的一侧或两侧由所述一个或多个细长条掩蔽材料中的至少一个细长条掩蔽材料(诸如一个细长条掩蔽材料,诸如两个相邻的细长条掩蔽材料)定界,
其中,所述多个细长条掩蔽材料中的相邻的细长条被布置成形成一个或多个暴露的细长区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域邻近于至少一个细长条掩蔽材料形成。
根据本实施例,提供了多个细长条掩蔽材料(诸如2、3、4、5、6、7、8、9、10、50、100或1000个细长条掩蔽材料)以及至少一个暴露区域(诸如1、2、3、4、5、6、7、8、9、10、50、100或1000个暴露的细长区域)。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,在固体元件上布置一个或多个细长条掩蔽材料(诸如卡普顿胶带或透明胶带或压印抗蚀剂或光致抗蚀剂)的步骤包括:在固体元件上布置一个或多个细长条掩蔽材料(诸如卡普顿胶带或透明胶带或压印抗蚀剂或光致抗蚀剂),
其中,所述一个或多个细长条掩蔽材料被布置成形成一个或多个暴露的细长区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域的一侧或两侧由所述一个或多个细长条掩蔽材料中的至少一个细长条掩蔽材料(诸如一个细长条掩蔽材料,诸如两个相邻的细长条掩蔽材料)定界,
其中,所述一个或多个细长条掩蔽材料被布置成形成多个暴露的细长区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域邻近于至少一个细长条掩蔽材料形成。
根据本实施例,提供了至少一个细长条掩蔽材料(诸如1、2、3、4、5、6、7、8、9、10、50、100或1000个细长条掩蔽材料)以及多个暴露区域(诸如2、3、4、5、6、7、8、9、10、50、100或1000个暴露的细长区域)。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,在固体元件上布置一个或多个细长条掩蔽材料(诸如卡普顿胶带或透明胶带或压印抗蚀剂或光致抗蚀剂)的步骤包括:在固体元件上布置多个细长条掩蔽材料(诸如卡普顿胶带或透明胶带或压印抗蚀剂或光致抗蚀剂),
其中,所述一个或多个细长条掩蔽材料被布置成形成一个或多个暴露的细长区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域的一侧或两侧由所述一个或多个细长条掩蔽材料中的至少一个细长条掩蔽材料(诸如一个细长条掩蔽材料,诸如两个相邻的细长条掩蔽材料)定界,
其中,所述多个细长条掩蔽材料中的相邻的细长条掩蔽材料被布置成形成多个暴露的细长区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域邻近于至少一个细长条掩蔽材料形成,并且其中,所述多个暴露的细长区域中的一个或多个暴露的细长区域在相邻的细长条掩蔽材料之间形成,诸如所述多个暴露的细长区域中的多个暴露的细长区域在相邻的细长条掩蔽材料之间形成。
根据本实施例,提供了多个细长条掩蔽材料(诸如2、3、4、5、6、7、8、9、10、50、100或1000个细长条掩蔽材料)以及多个暴露区域(诸如2、3、4、5、6、7、8、9、10、50、100或1000个暴露的细长区域)。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,所述多个细长条掩蔽材料中的相邻的细长条掩蔽材料基本上相互平行,诸如相互平行。可将‘平行’理解成在0、1、2、3、4、5、6、7、8、9或10度内平行。可理解的是细长条可以是分段平行的,诸如细长条本身是非直线的(诸如曲线,诸如分段线性),但是掩蔽材料的直接相邻区段仍可以是平行的。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,固体元件是椭圆形柱体,诸如圆筒。可理解的是固体元件的几何形状(诸如椭圆形,诸如圆形)可指代圆筒的横截面的外部形状,其中,该横截面位于垂直于母线的平面中。可理解的是固体元件可具有不一定与细长条掩蔽材料的纵轴平行的纵轴。在实施例中,固体元件可具有与细长条掩蔽材料的纵轴基本上垂直(诸如垂直)的纵轴。对于圆筒而言情况可以如此,其中,细长条掩蔽材料的纵轴沿着围绕沿着圆筒的轴的圆筒中心轴的圆筒的表面。在另一实施例中,固态元件可具有与细长条掩蔽材料的纵轴基本上平行(诸如平行)的纵轴。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,所述多个细长条掩蔽材料中的相邻的细长条掩蔽材料之间的距离752在1μm(微米)-10mm(毫米)内,诸如1μm-4mm。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,所述多个细长条掩蔽材料中的相邻的细长条掩蔽材料之间的距离752在1μm-1mm内,诸如在10μm-100μm内,诸如在0.1nm-10mm内,诸如在1nm-1000μm内,诸如在1nm-100μm内,诸如在1nm-10μm内,诸如在10nm-1000μm内,诸如在10nm-100μm内,诸如在10nm-10μm内,诸如在100nm-1000μm内,诸如在100nm-100μm内,诸如在100nm-10μm内,诸如在1μm-1000μm内,诸如在1μm-100μm内,诸如在1μm-10μm内,诸如在10μm-1000μm内,诸如在20μm-200μm内,诸如在100μm-1000μm内,诸如小于10μm,诸如小于100μm,诸如小于200μm,诸如小于1000μm,诸如小于10mm。具有在此范围内的相邻的细长条掩蔽材料之间的距离的优点可以是其使得能够减少AC损耗。应理解的是将在平行于固体元件的表面并垂直于细长条掩蔽材料的方向的方向上测量相邻的细长条掩蔽材料之间的距离。相邻的细长条掩蔽材料在具体实施例中可基本上是平行的,诸如是平行的。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,在去除(诸如通过蚀刻或电蚀刻或溶解来去除)一个或多个细长条掩蔽材料从而形成相应的一个或多个底切空间的步骤之后的填充材料的一个或多个部分的上表面相切的平面和与在至少两侧(诸如三册)以固体元件和填充材料的一个或多个相邻部分为边界的空间的底部相切的平面之间设置距离,
其中,所述一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的所述一部分与所述固体元件之间,其中,所述距离足够长,从而使得布置在衬底上的超导材料可具有:
在至少两侧(诸如至少三侧)以固体元件和填充材料的一个或多个相邻部分为边界的空间的底部上的部分;和/或
在填充材料的一个或多个部分上的部分,
其中,超导材料的该部分在物理上是分离的(诸如由于一个或多个底切部而在物理上是分离的)。在实施例中,所述距离在50nm-10μm内,诸如在1μm-100μm内,诸如在0.1nm-10mm内,诸如在1nm-1000μm内,诸如在1nm-100μm内,诸如在1nm-10μm内,诸如在10nm-1000μm内,诸如在10nm-100μm内,诸如在10nm-10μm内,诸如在0.1μm-1000μm内,诸如在0.1μm-1000μm内,诸如在0.1μm-100μm内,诸如在0.1μm-10μm内,诸如在1μm-1000μm内,诸如在1μm-10μm内,诸如在10μm-1000μm内,诸如在10μm-100μm内,诸如小于10μm,诸如小于100μm,诸如小于200μm,诸如小于1000μm,诸如小于10mm。可将所述‘空间的底部’理解成与先前被细长条掩蔽材料占用的区域相对应的固体元件的表面部分,诸如邻近于填充材料的各部分的区域。在实施例中,所述距离在0.1至1mm内或50nm-10μm内或1μm-100μm内或0.1nm-10mm内或1nm-1000μm内或1nm-100μm内或1nm-10μm内或10nm-1000μm内或10nm-100μm内或10nm-10μm内或0.1μm-1000μm内或0.1μm-1000μm内或0.1μm-100μm内或0.1μm-10μm内或1μm-1000μm内或1μm-10μm内或10μm-1000μm内或10μm-100μm内或小于10μm或小于100μm或小于200μm或小于1000μm或小于10mm。
可将填充材料的各部分之间的空间称为‘断裂带’。可将‘断裂带’理解成没有填充材料的线,其在断裂带的两侧将填充材料分离成细长条填充材料。可将断裂带视为另外的连贯的填充材料中的间隙。如果诸如填充材料的连贯的层之类的连贯的填充材料被断裂带穿过,则连贯的填充材料的连续性因此被分裂成两个单独的材料(层),诸如填充材料的两个部分。
在实施例中,提供了一种用于制造适合支持细长超导元件的衬底的方法,其中,所述多个断裂带中的相邻断裂带之间的距离在0.1μm-10mm之间。
在实施例中,提供了一种用于制造适合支持细长超导元件的衬底的方法,其中,所述多个断裂带中的相邻断裂带之间的距离在1μm-1mm之间。在另一实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,断裂带的宽度可以是1μm,诸如2μm,诸如5μm,诸如10μm,诸如30μm,诸如100μm,诸如1mm,诸如4mm,诸如5mm,诸如10mm,诸如1μm-1mm内,诸如1μm-10mm,诸如1mm-10mm。具有在此范围内的宽度的优点可以是其使得能够将沉积在衬底上的层在物理上分离。应理解的是将在平行于固体元件的表面并垂直于断裂带的方向(诸如细长条掩蔽材料的长度方向)的方向上测量宽度。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,该方法还包括:
将一层缓冲材料640布置在填充材料的一个或多个部分318a-318c上和/或在至少两侧(诸如三侧)以固体元件和填充材料的一个或多个相邻部分为边界的空间的一个或多个侧面(诸如所有固体侧面)上。
在实施例中,提出了一种用于制造细长超导元件的方法,其中,该方法包括适合支撑根据第一方面(诸如前述实施例)的制造细长超导元件的衬底的步骤,并且该方法还包括:
将一层缓冲材料640布置在适合支撑根据第一方面(诸如前述实施例)提供的细长超导元件的衬底的填充材料的一个或多个部分318a-318c上和/或至少两侧由所述固体元件和填充材料的一个或多个相邻部分定界的空间的底部上;以及
将一层超导材料642、644、646布置在缓冲材料上,
使得底切空间332用于将超导材料和/或缓冲材料的各个线在物理上分离。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,其中,填充材料的一个或多个部分(以及可选地衬底)被成形成使得能够实现扭曲节距,诸如ROEBEL构造(参见参考文献“Supercond.Sci.Technol.22(2009)034003”,其被整体地通过引用结合到本文中),诸如圆形芯上导体(参见参考文献“Supercond.Sci.Technol.27(2014)125008”,其被整体地通过引用结合到本文中)或者诸如使得能够实现布置在所述衬底上的超导元件的调换的几何结构。所述成形可由分段线性形状(诸如锯齿形形状)给出。
根据本发明的第二方面,提供了一种用于制造细长超导元件的方法,其中,根据第二方面的方法包括根据第一方面的方法,并且该方法还包括:
将一层超导材料642、644、646布置在填充材料的一个或多个部分318a-318c上和/或至少两侧(诸如至少三侧)以固体元件和填充材料的一个或多个相邻部分为边界的空间的底部上,
使得底切空间332用于将超导材料的各个线在物理上分离。
将一层超导材料布置在填充材料的一个或多个部分上和/或空间的底部上的优点可以是其使得能够提供超导结构。在填充材料的一个或多个部分上和/或在空间的底部上布置一层超导材料使得底切空间用于将超导材料的各个线在物理上分离的优点可以是其使得能够提供超导材料的多个线,其在物理上分离并因此有效地减少的AC损耗。可能的优点是其使得能够实现低材料消耗,因为不需要去除超导材料以便实现物理分离。此外,优点可以是其可使得能够完全利用适合支撑细长超导元件的衬底的宽度,因为有效地在超导材料的相邻平行线之间没有遗漏材料。根据另一实施例,提供了多个(诸如两个或更多)细长超导元件(诸如基于根据第一方面的细长衬底),并且其被以扭曲节距构造组装。
在根据第二方面的实施例中,提供了一种用于制造细长超导元件的方法,其中,根据第二方面的方法包括根据第一方面的方法,并且该方法还包括:
a.将一层缓冲器材料布置在适合支撑根据第一方面提供的细长超导元件的衬底的填充材料的一个或多个部分上和/或至少两侧(诸如至少三侧)以固体元件和填充材料的一个或多个相邻部分为边界的空间的底部上;以及
b.将一层超导材料布置在缓冲材料上,
使得底切空间332用于将超导材料和/或缓冲材料的各个线在物理上分离。
在填充材料的一个或多个部分和/或空间的底部上布置一层缓冲材料的可能优点可以是其使得能够在缓冲层的顶部上布置一层超导材料,其中,通过布置在缓冲层上来改善和/或保护超导层的超导性质,与直接地布置在填充材料的一个或多个部分和/或空间的底部上相反。更具体地,可改善超导材料,因为缓冲材料可提供织构,就改善超导材料的超导性质而言这是有利的。例如,如果衬底具有相对较粗的衬底,则在此类衬底上布置缓冲层可使得能够实现例如0.1nmRMS-10nmRMS的(缓冲层-和因此将在其上面布置超导层的)粗糙度。更具体地,可保护超导材料,因为缓冲材料可提供针对潜在有害元素(就超导性质而言)的阻挡层,诸如可以从填充材料的一个或多个部分和/或固态元件上扩散到超导材料中并从而适当超导性质劣化的原子、离子和/或分子。在缓冲材料上布置一层超导材料的优点可以是其使得能够提供超导结构。这样做使得底切空间用于将超导材料和/或缓冲材料的各个线在物理上分离的优点可以是其使得能够提供超导材料的多个线,其在物理上分离并因此有效地减少的AC损耗。超导材料的层的厚度(在垂直于上层和下层的平面的方向上)可以是100nm,诸如1000nm,诸如3μm,诸如5μm,诸如50μm,诸如100μm,诸如在100nm-3μm范围内,诸如在100nm-50μm范围内,诸如在100nm-5μm范围内。应注意的是具有相对较薄的超导层的优点可以是太厚的层变得易碎,并且可在弯曲和/或缠绕成例如线圈时破裂。已知非常厚的超导层(由基于稀土的氧化钡铜制成,诸如氧化钇钡铜,具有分子式YBa2Cu3O7-x(YBCO)的晶体光学化合物)与较薄的层相比将具有较低的临界电流密度。具有中间缓冲层的YBCO的多层结构是用于制造具有总体较高邻接电流的有效厚超导堆的一种方法。将稀土元素理解成Gd(钆)、Nd(钕)、Sm(钐)、Eu(铕)、Ey、Y(钇)。
应理解的是为了获得具有将相邻线电分离的优点,将当被布置在缓冲材料上时超导的材料层的线本身在物理上从相邻线分离可能是不必要的。将缓冲材料的线分离、使得超导材料层仅仅沿着缓冲材料的线(及在其上面)超导、而其之间的材料的相应线并不超导可能就足够了。
在实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法(诸如一种用于制造细长超导元件的方法),其中,本方法还包括在填充材料的一个或多个部分上和/或在分层固体元件的空间的底部上布置(诸如沉积)一层超导材料,使得底切空间用于将超导材料的各个线在物理上分离,并且该方法还包括:将一层缓冲材料布置(诸如沉积)在超导材料上(诸如在超导材料的顶部上、诸如在原理固体元件的超导材料的侧面上)。
对于厚层(诸如500nm-5μm或者超过5μm或者超过7μm厚度)而言,可能难以获得例如超导YBCO的强织构和外延生长。应注意的是织构和外延生长在高超导体YBCO层厚度下衰退。在超导材料上布置(额外的)一层缓冲材料的可能优点可以是可改善附加超导层(沉积在额外缓冲层的顶部上)的超导性质,因为该(额外)缓冲层再次地增加织构的分数和外延生长的水平。因此,在超导材料上布置一层缓冲材料的可能优点可以是其使得能够形成一‘堆’高质量超导膜。
在根据第二方面的另一实施例中,提供了一种用于制造细长超导元件的方法,其中,根据第二方面的方法包括根据第一方面的方法,其中,布置(诸如沉积)一层超导材料642、644、646和/或一层缓冲材料640的步骤是视线工艺,诸如物理汽相沉积工艺,诸如脉冲激光沉积工艺,诸如RF(射频)溅射,诸如E束蒸发,诸如离子束辅助沉积(IBAS),诸如交替光束辅助沉积(ABAD)。
将‘视线’工艺理解成使得能够仅在从另一位置(诸如衬底上的位置)沿着直线可看到的衬底的位置上沉积材料的任何工艺。因此将‘视线’工艺宽泛地理解成包括其中沉积材料在沉积之前遵循直线的工艺和具有类似效果的用于沉积的工艺。在具体实施例中,视线工艺是冲模涂覆、泡沫喷射涂覆和喷墨涂覆。
使用视线工艺的可能优点可以是其使得能够仅在底切空间外面沉积材料,并且因此在简单的步骤中使得能够同时地实现在底切空间外面的材料的沉积,并且实现在底切空间内不存在材料的沉积。
在具体实施例中,将‘视线’理解成其中沉积材料的起点从源开始并从那里在直线中行进到其被沉积在该处的位置的工艺。换言之,只能在可以从其画出到源的并未穿过任何障碍物的直线的位置上沉积材料。在具体实施例中,该源在底切空间上面。在另一实施例中,该源在下层上面如此远,以致于从源到衬底上的不同位置、诸如在底切空间内的位置的虚拟线是基本上平行的。
在根据第二方面的实施例中,提供了一种用于制造细长超导元件的方法,其中,根据第二方面的方法包括根据第一方面的方法,并且其中,该方法还包括在超导材料层642、644、646上面布置分流层。
将‘分流层’理解成布置在超导材料层上面的材料层,其具有高导热率和高导电率。具有分流层的优点可以是如果底层超导层在某个点处并未很好地进行传导,则电流可经由(高导电率)分流层来通过此(低导电率)点,从而避免由于电阻加热而引起的结构的故障。分流层的示例性材料可包括银(Ag)和/或铜(Cu)和/或金(Au)。分流层相对于超导材料层并不是化学活性的,或者分流层相对于超导材料层通常不是化学活性的。底切空间相对于分流层可以是有利的,因为与断裂带相关联的底切空间还可将分流层在物理上分离,诸如将在每个分裂层的任一侧的分流层材料和在断裂带内的分流层材料在物理上分离,从而有效地形成条纹状分流层,诸如将分流层变成分流层材料调。形成条纹状分流层的优点可以是其使得能够去除超导材料的线(其也被底切空间分离)之间的高导电率接触(通过分流层),但是仍能够向外支撑结构进行热传导并允许电流通过低导电率的潜在点(与正常电流方向平行),因此使得能够在淬火的情况下实现超导体的正常冷却和保护。可用本领域中已知的方法、诸如通过沉积、溅射沉积、电化学沉积、电流沉积或类似方法将分流层布置在超导材料上。在替换实施例中,分流层是电学活性的。
可将覆盖层理解为提供机械强度和/或进一步改善热性质的层。覆盖层通常可包括铜(Cu)。一般地可理解的是上文结合条纹状(striation)/物理分离所述的优点也可适用于覆盖层。因此,可认为具有使得能够实现分流层和/或覆盖层的物理分离的底切部是有利的。
形成分流层和/或覆盖层的优点可以是此类层可充当机械稳定层和/或改善热性质的层,诸如充当热传导层的分流层,其可例如在热淬火的情况下促进传导余热(这进而可因此而用于防止或避免基于衬底的超导体变得过热且甚至可能由于变得过热而毁掉或烧毁)。
在另一实施例中,提供了一种用于制造适合支撑细长超导元件的衬底的方法,诸如用于制造细长超导元件的方法,其中,该方法还包括在衬底、缓冲层和/或超导材料中产引入虚拟横切。此类虚拟横向的横切可对减少AC损耗有益。在Zhang等人在中的参考文献“ACLossReductioninFilamentizedYBCOCoatedConductorsWithVirtualTransverseCross-Cuts”中描述了虚拟横向横切,该参考文献被整体地通过引用结合到本文中。
根据本发明的第三方面,提供了一种适合支撑细长超导元件的衬底,该衬底包括:
-固体元件;以及
-固体原件上的填充材料的一个或多个部分,其被布置成使得多个底切空间沿着填充材料的每个部分形成在填充材料的该部分与所述固体元件之间。
在实施例中,提供了一种适合支撑细长超导元件的衬底300,其中,该衬底选自包括以下各项的组:带材、辊子、鼓和卷轴。在实施例中,提供了一种适合支撑细长超导元件的衬底300,其中,该衬底是带材。
在实施例中,提供了一种适合支撑细长超导元件的衬底,包括填充材料的多个部分,诸如填充材料的至少3个部分,其中,衬底的长度为至少1m,诸如至少10m,诸如至少100m,诸如至少1km,诸如至少10km,诸如至少100km,诸如至少100km。具有相对较大的长度的衬底的优点可以是其使得能够经由衬底来形成超导体,这使得能够跨相应大的距离传导电流。
在实施例中,提供了一种适合支撑细长超导元件的衬底,其中,该填充材料是均质材料。
可将‘其中填充材料是均质材料’理解成填充材料是均质类型的材料,诸如填充材料并不是其中结构和/或组成取决于到固体元件的距离的分层材料,诸如一个位置处的结构和组成类似于另一位置处的结构和组成(诸如两个位置沿着垂直于固体元件表面的轴在空间上分离),诸如在结构(例如,结晶度和/或晶体结构的类型)和/或组成(例如,化学组成,诸如元素组成)中的一个或多个方面不同的材料,诸如当沿着垂直于固体元件的轴前进时。如在本领域中常见的,可理解的是‘均质’包括其中组分并未以分层形式出现的显微级的材料的混合物,例如合金可能是均质的,或者可能包含小颗粒,诸如可以用显微镜来观察的组分。可理解的是措辞‘其中填充材料是均质材料’涵盖一个或多个底切空间沿着填充材料的均质部分形成在填充材料的均质部分与固体元件之间的实施例(换言之,所述措辞不排除具有关联底切的填充材料的均质部分被涂覆另一层(从而形成看起来非均质的结构,例如,分层结构),只要均质部分单独地形成具有关联底切部的填充材料即可)。
在实施例中,提供了一种适合支撑细长超导元件的衬底,包括基本上平行、诸如相互平行的填充材料的多个部分,诸如填充材料的至少3个部分,并且其中,上面布置填充材料的固体元件的表面(诸如上表面314)的一个或多个部分(所述表面的所述一个或多个部分被布置在填充材料的所述部分之间)是基本上平面的,诸如是平面的,诸如具有比填充材料的相邻部分之间的距离大(诸如大了2、3、4、5、10、20、50、100倍)的曲率半径,诸如当在垂直于所述衬底的长度方向的横截面中观察时的上边缘具有比填充材料的相邻部分之间的距离大(诸如大了2、3、4、5、10、20、50、100倍)的曲率半径。使得布置在填充材料的所述部分之间的所述平面的所述一个或多个部分基本上为平面(诸如为平面)的可能优点可以是其促进提供具有低表面粗糙度的所述表面的所述部分,这可进而有益于随后沉积的超导层的电气性质。
在实施例中,提供了一种适合支撑细长超导元件的衬底,包括基本上平行(诸如相互平行)的填充材料的多个部分(诸如填充材料的至少3个部分),并且,固体元件的表面(诸如在其上面布置填充材料的上表面)是基本上平面的,诸如是平面的,诸如具有比填充材料的相邻部分之间的距离大(诸如大了2、3、4、5、10、20、50、100倍)的曲率半径,诸如当在垂直于所述衬底的长度方向的横截面中观察时的上边缘具有比填充材料的相邻部分之间的距离大(诸如大了了2、3、4、5、10、20、50、100倍)的曲率半径。使得布置在填充材料的所述部分之间的所述平面的所述一个或多个部分基本上为平面(诸如为平面)的可能优点可以是其以简单的方式促进提供平面的被布置在填充材料的一个或多个部分之间或邻近于该一个或多个部分的所述表面的部分,这进而促进提供具有低表面粗糙度的所述表面的所述部分,这可进而有益于随后沉积的超导层的电气性质。固体元件的表面可具有在填充材料的各部分下面和之间的部分(或区域),该部分或区域相互齐平。可将‘齐平’理解成表面的不同部分或区域一起形成没有弯曲、中断或不规则的表面,诸如基本上平面的表面,诸如平面表面。
在实施例中,提供了一种适合支撑细长超导元件的衬底,包括多个填充材料的多个部分,诸如填充材料的至少3个部分,其中,该衬底是胶带,其中,衬底的长度为至少1m,其中,填充材料是均质材料,并且其中,所述衬底包括基本上平行的填充材料的多个部分,并且其中,填充材料被布置在其上面的固体元件的表面的一个或多个部分是基本上平面的,所述表面的所述一个或多个部分被布置在填充材料的所述部分之间。
根据本发明第四方面,提供了一种细长超导元件,其包括:
根据本发明的第三方面的衬底,
超导层,其被布置在衬底上或衬底上的缓冲层上,使得底切空间332将超导材料的各个线在物理上分离,或者使得底切空间332用于将超导材料和/或缓冲材料的各个线在物理上分离。
根据本发明的第五方面,提供了一种用于执行根据本发明的第三和/或第四方面的方法的装置。
根据本方面的第六方面,提供了根据本发明的第四方面的细长超导元件和/或根据第二方面制造的细长超导元件601作为性能磁性线圈、变压器、发电机、马达、电马达、磁共振扫描仪、低温恒温器磁体、大型强子对撞机、AC电网电缆、DC电网电缆、智能电网、托卡马克中的任何一个的应用。
本发明的第一、第二、第三、第四、第五以及第六方面每个可与任何其它方面组合。根据下文描述的实施例,本发明的这些及其它方面将变得显而易见,并将参考实施例来对其进行描述。
附图说明
现在将结合附图来更详细地描述根据本发明的第一、第二、第三、第四、第五以及第六方面。附图示出了实现本发明的一个方式,并且不应被解释为局限于落在所附权利要求的范围内的其它可能实施例。
图1示出了典型超导体结构;
图2图示出非条纹状(a)和条纹状(b)超导体;
图3示出了制作过程的步骤;
图4-图5示出了替换制作过程中的步骤;
图6示出了制作过程的步骤;
图7图示出断裂带的尺寸;
图8图示出超导结构的尺寸;
图9-图10是示出了遮蔽底切部的填充材料部分的顶视图;
图11-图12是具有掩蔽和填充材料的固体元件的横截面图;
图13对应于去除掩蔽材料之后的图11-图12;
图14是其中在底切部上沉积Ag(银)的样本的横截面图;
图15示出了用于执行根据第一方面的方法的装置。
图16图示出根据实施例的工艺流程;
图17-图18示出了根据实施例制备的样本;
图19图示出根据实施例的工艺流程;
图20示出了根据实施例制备的样本;
图21图示出根据附加步骤的工艺流程。
具体实施方式
图1示出了典型超导体结构,该结构为包含衬底102、缓冲层104和超导材料106的夹层结构。在本图中,假设电流在z方向上流过超导材料106。
当超导材料是相对较宽(其中在x方向上测量宽度)的材料层时,诸如当被形成为宽平面衬底上的层时,超导层展示出相对较大的AC损耗,这可以通过将单个宽的超导层转换成多个相对较窄的线(即,在yx平面上所具有的横截面中x方向上测量的宽度与原始宽层相比较小的线)来减少。
图2是超导材料的顶视图,其中,左侧(a)图示出在平面层上形成的非条纹状的超导体208,并且右侧(b)图示出条纹状的超导体,其中,该条纹状的超导体中形成的超导材料的各个线210与超导材料的相邻线被非超导线212分离。显然,电流在平行于线的方向上流动,并且宽度是在与电流的方向垂直的方向上的线的尺寸。
由于电磁效应,在超导带材中存在AC损耗,并且这个问题的程度随着超导体的宽度而变化。因此,建议通过用多个超导体线(对应于图2的(a)中的分离的相邻线)替换宽的超导体层(对应于图2的(b)中的超导体层)来克服此问题。
图3示出了制作过程的步骤,并由此图示出用于制造适合支撑细长超导元件(诸如具有减少的AC损耗的超导带材)的衬底的方法。
图3A示出了固体元件202的透视图,固体元件202具有基本上均匀的上表面314。
一般地,可在热处理期间在保护气氛或空气中完全或部分地对处于轧制(或制备)条件且例如具有接近于最终厚度的厚度的固体元件材料进行退火。
图3B示出了可以看到固体元件202的侧面的固体元件的侧视图。固体元件202的厚度353(沿着在y轴中的第一维度的延伸)可明显小于其宽度(沿着平行于x轴的第二维度的延伸),诸如小了10、100或1000倍,并且其中,宽度明显小于长度(沿着平行于z轴的第三维度的延伸),诸如小了10、100或1000倍。厚度353在示例性实施例中可以是10μm,诸如20、诸如50μm、诸如100μm、诸如1mm、诸如在10μm-1mm内。
图3C示出了将多个细长条掩蔽材料316a、316b布置在固体元件上的步骤之后的固体元件202,其中,细长条掩蔽材料被布置成形成三个暴露的细长区域323a-323c,其中,每个暴露的细长区域在一个或两个侧面上由一个或多个细长条掩蔽材料定界。例如,位于左侧的暴露的细长区域323a仅在一侧由细长条掩蔽材料316a定界,并且在另一侧由固体元件202的边缘定界。位于中间的暴露的细长区域323b在两侧由与该区域相邻的细长条掩蔽材料316a-316b定界。
图3D-图3E示出了将填充材料317布置在固体元件202上(更特别地在固体元件的表面314上)。可理解的是填充材料可以或者确实被布置成形成均质填充材料。
图3E示出了将填充材料317布置在固体元件202上(更特别地在固体元件的表面314上),使得每个暴露的细长区域323a-323c被填充材料的连贯的部分覆盖的步骤之后的情况,其中,填充材料318a-318c的每个部分覆盖与该每个部分相邻的细长条掩蔽材料的至少一部分。可理解的是填充材料318a-318c可以是均质的或者确实是均质的。从图中显而易见的是掩蔽条316a-316b具有梯形形状,其可帮助实现填充材料的每个部分还覆盖与该每个部分相邻的细长条掩蔽材料的至少一部分。然而,还涵盖的是掩蔽条具有其它形状,诸如三角形、矩形或圆形。
图3F示出了其中在去除细长条掩蔽材料316a-316b从而形成相应的底切空间332的步骤之后提供适合支撑细长超导元件的衬底300的情况,其中,一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的该部分与固体元件之间。可将填充材料的各部分之间的空间328称为‘断裂带’328。底切空间332位于填充材料318a-318c的各部分与固体元件202之间,诸如底切部是在固体元件的表面之上的区域,但是该区域在从上方观察时也是被遮蔽的。
可使用用于测量微织构的装置来检查所得到的表面轮廊、横截面轮廊和表面织构,所述装置诸如扫描电子显微镜(SEM),其装配有电子背散射衍射检测器(EBSD),并且其在具体实施例中可采用用于测量和分析织构的软件,诸如HKLTechnology-Channel5软件。需要注意的是,织构测量可能仅对于有织构的衬底材料而言是需要的。
图4-图5示出了另一个可选的制作过程中的步骤。
图4示出了类似于图3E的情况,只是细长条掩蔽材料416a-416b每个具有矩形(而非梯形)横截面,并且此外,填充材料418a-418c的各部分在向上的y方向上延伸至掩蔽材料上方且部分地在x方向上延伸至掩蔽材料之上。
图5示出了对应图4的情况,但是掩蔽材料已被去除(类似于图3F对比图3E),即示出了在去除细长条掩蔽材料416a-416b从而形成相应的底切空间432的步骤之后提供适合支撑细长超导元件的衬底400的情况。可将填充材料的各部分之间的空间428称为‘断裂带’428。因此,即使细长条掩蔽材料的侧面是垂直的,仍可以实现底切部432。在实施例中,细长条掩蔽材料是条纹状卡普顿胶带,其中,例如借助于填充材料的电沉积将Cu(铜)布置在每条带材的邻近于边缘的各部分上,这简化了图4-图5中的实施例。
在图3F和图5中的每一个中,提供了一种适合支撑细长超导元件的衬底,其包括基本上平行(诸如相互平行)的填充材料的多个部分(分别地对应于填充材料318a-318c和填充材料418a-418c),其中,在上面布置有填充材料的固体元件(202)的表面(图3B中的表面314)(诸如上表面)基本上是平面,诸如是平面,诸如具有大于填充材料的相邻部分之间的距离(对应于图7中的距离750)的曲率半径。可将该平面性视为所述固体元件的所述表面当在垂直于所述衬底的长度方向(对应于图3F和图5中的每一个中的z方向)的横截面(如在图3F和图5中的每一个中)中观察时形成直线的,诸如所述直线具有比填充材料的相邻部分之间的距离大,诸如大了2、3、4、5、10、20、50、100倍。
图6示出了用于制造细长超导元件的制作过程的步骤。
图6A示出了类似于图3F的情况的情况,即,适合支撑细长超导元件的衬底300,其中,在固体元件202的表面与填充材料的各部分之间形成底切空间332,诸如点线336、338所指示的。
图6B示出了在适合支撑细长超导元件的衬底上(更具体地在填充材料的各部分上和在三侧由固体元件且由填充材料的相邻部分定界的空间的底部上)布置(诸如沉积)一层缓冲材料640,从而形成适合支撑细长超导元件的示例性衬底600,该衬底包括缓冲层640。应注意的是底切部632甚至在布置缓冲层之后仍可存在。
可在适合支撑细长超导元件的衬底300上布置(诸如沉积,诸如通过使用标准设置的脉冲激光沉积(PLD)来沉积)陶瓷缓冲层堆(例如用于织构衬底的Y2O3/YSZ/CeO2)和超导层(诸如YBa2Cu3O7)。
图6C示出了在缓冲材料上布置一层超导材料642、644、646,使得底切空间用于将超导材料的各个线在物理上分离。显然,断裂带的底部(包括缓冲层)与填充材料的各部分的上表面(包括缓冲层)之间的距离648足够大,从而确保缓冲材料上的超导材料层的各个部分642、644、646在物理上分离。
陶瓷缓冲层和超导层的沉积(其中用物理汽相技术/定向沉积来沉积至少一个层)将仅在衬底的水平表面上沉积材料。经由底切部分来实现完全的条状分离,并且此外使材料使用量最小化。在超导体层的顶部上添加的附加层(银/铜)也将被分离。
可通过在各种施加磁场和温度下的小模型样本(5×5mm2)和15cm长的样本上的振动样品测量、AC损耗测量(量热或相移测量)以及输运测量来测量超导材料相对于临界电流密度(Jc)、临界电流(Ic)、AC损耗(W)和频率相关性(fd)的性能。可将全尺寸超导带材(诸如一米或几米的超导体带材)缠绕成线圈并在77K(开氏温度)下施加各种磁场和输运电流来进行测试。此外可经由能够确定条纹状超导体元件内的磁化强度的霍尔探针测量来将超导材料的性能量化。
应注意的是本发明的实施例的可能优点可以是可针对具有一定宽度的结构支持更大的临界电流(Ic)。对此的解释是,超导材料层的各个部分642、644、646的总宽度(沿着x轴的延伸)与使得超导材料的线之间的材料非超导的现有技术解决方案相比是相对较大的,参考图2中所示的实施例,其中,条纹状超导体(在图2(b)中)的总宽度为非条纹状超导体(在图2(a)中)的宽度的约一半。比较起来,用本发明的实施例,条纹状超导体的总宽度可以超过非条纹状超导体的宽度的0.5、0.6、0.7、0.8、0.9或0.95或0.99倍,因为可在断裂带之间和断裂带内都布置超导材料。
图7图示出断裂带328的各维度。该图示出了类似于图3F或图6A的情况。此外指示了与填充材料的一个或多个部分的上表面相切的平面和与三侧由固体元件和填充材料的相邻部分定界的空间的底部相切的平面之间的距离748。优选地,所述距离748可以是非零的且在4mm以下,诸如]0;4[mm,或者是非零的且在1mm以下,诸如]0;1[mm。此外指示了在x方向上测量的断裂带的宽度750(在填充材料中),该宽度在示例性实施例可以是1μm,诸如2μm,诸如5μm,诸如10μm,诸如30μm,诸如100μm,诸如1mm,诸如在1μm-1mm内。此外指示了在x方向上测量的所述多个断裂带中的相邻断裂带之间的距离752。
图8图示出超导结构的各维度,该超导结构的厚度854(沿着在y轴中的第一维度的长度)明显比其宽度856(沿着平行于x轴的第二维度的长度)小,诸如小了10、100或1000倍的,并且其中,宽度856明显小于沿着平行于z轴的第三维度的长度,诸如小了10、100或1000倍。本图此外示出了三个层,诸如在衬底的顶部上的超导材料的线842、844、846。厚度854在示例性实施例中可以是10μm,诸如20μm、诸如50μm、诸如100μm、诸如1mm、诸如在10μm-1mm内。宽度856在示例性实施例中可在具体实施例中可为1μm,诸如10μm、诸如100μm、诸如1mm、诸如10mm、诸如100mm、诸如1m、诸如在1μm-1m内。在具体实施例中,长度858可为1m,诸如100m、诸如1km、诸如20km、诸如100km、诸如在100km以上、诸如在1m-30km内,诸如在1km-30km内。该超导结构可基于带材形状的固体元件803。长度可为至少1m,诸如至少10m,诸如至少100m,诸如至少1km,诸如至少10km,诸如至少100km,诸如至少100km。可理解的是可选地布置在衬底上的元件中的一个或多个或所有元件(诸如细长条掩蔽材料、填充材料、缓冲层、超导材料、分流层)的长度可具有与衬底的长度类似或相同的长度。
示例
示例A
在根据本发明的示例性实施例中,可根据以下规程提供一种适合支撑细长超导元件的衬底,该规程描述了关于HastelloyC276金属带材的具有阴影轮廓的镀铜条。
1)该固体元件是以金属带材(HastelloyC276)的形式提供的,该金属带材是以应用碱性浸泡的方式,或者以用超声波在丙酮中清洁5分钟且然后用超声波在乙醇中清洁5分钟的方式被清洁的。
2)用以平行条方式附着在金属带材的上侧并进行平滑化以使在卡普顿胶带与金属带材之间不存在气泡的卡普顿掩蔽胶带来执行一个或多个掩蔽材料条的布置。切割卡普顿胶带的边缘,使得胶带的下侧(胶水侧)比上侧宽,并且优选地使得一个或两个边缘与带材平面成大约45度角(例如,诸如图3C中所描绘)。
3)金属带材的下侧完全被卡普顿胶带覆盖(非丝状)并被平滑化以避免气泡。
4)在HCl(氯化氢)(20%)中进行酸浸达5秒。
5)在Wood(伍德)镀镍溶液(溶液示例:5克NiCl2(氯化镍)、10毫升HCl(37%)、100毫升H2O)中,在38℃下以53mA/cm2进行阳极蚀刻(金属带材上的“+”)达20-30秒。不从溶液取出样本。
6)通过使用Wood镀镍溶液53mA/cm2进行镀镍(阴极,即金属带材上的“-”)达2-3分钟来执行在固体元件上的填充材料的布置。
7)用水清洗并立即继续镀铜程序。
8)在阴极(金属带材上的“-”)设置中进行镀铜。溶液示例为24克CuSO4(硫酸铜)、6克H2SO4(硫酸)、25微升HCl和100毫升无离子水。以操作温度=20℃、电流密度=83mA/cm2进行达3-15分钟(可注意的是可将本步骤7-8视为是可选的,因为可以完全依赖于镍的电沉积而使得铜电沉积是多余的)。
9)用水清洗被镀覆的带材。
10)通过将被镀覆带材浸没在具有超声波的丙酮中达约5分钟且然后在具有超声波的乙醇中达5分钟来执行掩蔽材料条的去除。然后可以使用镊子容易地剥落卡普顿胶带。再次地使用丙酮和乙醇清洗几分钟。
11)使用流动的氮干燥带材。
结果
图9示出了所得到的填充材料部分918,其在用光学显微镜观察时遮蔽填充材料部分的子部分下方的底切部。还指示了断裂带928。标度条是1mm,因此填充材料部分918的宽度为约0.4mm,并且断裂带928的宽度为约0.4mm。
图10类似于图9,只是具有更大的放大倍率。
图11-图13是根据示例A的规程制备的样本的横截面图,但是具有以90度角切割而并未以如在示例A的步骤2中所述的、建议为优选的45度角切割的带材。
图11是具有掩蔽和填充材料的固体元件的横截面图。图像因此对应于图3E或图4。更特别地,图11是选择性镀铜的HastelloyC276带材的横截面的光学图像,其中,保护性卡普顿胶带未被去除。本图示出了在固体元件(是HastellogyC276带材)上布置多个细长条掩蔽材料1116a、1116b(掩蔽材料是细长条卡普顿胶带)的步骤之后的固体元件1102,其中,细长条掩蔽材料被布置成在细长条掩蔽胶带1116a-1116b之间形成暴露的细长区域,其中,该暴露的细长区域在两侧由与该区域相邻的细长条掩蔽材料1116a-1116b定界。此外,本图显示部分填充材料1118b已被布置在固体元件1102上,更特别地在对应于暴露的细长区域的固体元件表面上,其中,填充材料为电积的铜,使得暴露的细长区域被填充材料的连贯的部分覆盖,其中,该填充材料部分1118b还覆盖与该部分相邻的细长条掩蔽材料的至少一部分,参考例如铜的悬伸部分1119a-1119b。因此,很明显在保护性卡普顿胶带的顶部上存在电镀铜的悬伸物。卡普顿胶带被布置在Hastelloy带材的两侧以控制沉积电镀材料的位置(参考在上侧的细长条掩蔽材料1116a-1116b以及在下侧的掩蔽材料1190(也是卡普顿胶带))。标度条是100μm。
图12类似于图11,只是具有更大的放大倍率。
图13对应于去除掩蔽材料之后的图11-图12。图像因此对应于图3F或图5。更特别地,本图示出了选择性镀铜的HastelloyC276带材的横截面的光学图像,其中,保护性卡普顿胶带已经根据示例A中所述的说明被去除。图13示出了在去除细长条掩蔽材料以形成相应的底切空间1332的步骤之后提供适合支撑细长超导元件的衬底300的情况,其中,一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的该部分与固体元件之间。底切空间332位于填充材料部分1118b与固体元件1102之间,诸如底切部是在固体元件的表面上方的区域,但是该底切部在从上方观察时也是被遮蔽的。在Hastelloy带材与电镀铜之间清楚地看到底切空间。Hastelloy带材为约100μm厚,并且底切空间从电镀铜的主体部分延伸约50μm。标度条是100μm。
一种用于执行根据第一方面的方法(更具体地用于执行以上示例A中所述的工艺)的装置:
图15示出了用于(诸如被布置成用于)执行根据第一方面的方法的装置,诸如被布置成用于执行如上文结合示例A所述的规程的装置。本图示出了卷到卷(reel-to-reel)系统,其中,金属带材被从第一卷轴2271转移到第二卷轴2287,并且在该工艺中通过经历包括丙酮和/或乙醇的超声波清洗槽2272(该清洗步骤可由碱性浸泡清洗机替换或辅助)、使用空气或氮气(N2)的干燥机2273、包括上卷轴2216和下卷轴2218的一组卷轴而被变换成适合支撑细长超导元件的衬底。上卷轴包括丝状掩蔽胶带,即胶带材料能够充当掩蔽材料,该胶带已被分段成细长条掩蔽材料,该细长条掩蔽材料被从卷轴2216转移到胶带的上侧,从而布置细长条掩蔽材料并从而形成暴露的细长区域(对应于示例A中的规程的步骤2)。下卷轴2218包括掩蔽胶带,其并未成丝状,使得掩蔽胶带可完全地覆盖金属带材的下侧(对应于示例A中的规程的步骤3),其中,其可能优点是在填充材料在未掩蔽区域上的后续布置期间,不在背面上布置填充材料,因为这没有意义)。需要注意的是,金属带材如虚线所指示的那样继续,并且金属带材然后前进经过具有HCl的酸浸槽2277(对应于示例A中的规程的步骤4)、具有Woods镀镍溶液的阳极蚀刻和镀镍槽2278(对应于示例A中的规程的步骤5-步骤6)、具有水的清洗槽2279(对应于示例A中的规程的步骤7)、具有如示例A中的规程的步骤8中所述的溶液的镀铜槽2280(需要注意的是带材如虚线所指示的那样继续)、具有水的清洗槽2281(对应于示例A中的规程的步骤9)、包括丙酮的超声波清洗槽2282和包括乙醇的超声波清洗槽2283(对应于示例A中的规程的步骤10)、使用空气或氮气(N2)的干燥机2286(对应于示例A中的规程的步骤11)以及最终的第二卷轴2287,其中可注意到可将示例A中的规程中的步骤7-步骤8视为可选的且因此清洗槽2279和镀铜槽2280也是可选的。
示例B
用保护层来提供一层掩蔽材料,诸如用于UV平版印刷术的标准压印抗蚀剂或光致抗蚀剂、卡普顿膜或透明胶带。
向样本表面(即,向固体元件的表面)涂覆例如光致抗蚀剂(例如使用狭缝式模头挤出涂布或浸渍涂覆制造)或卡普顿膜或者压印抗蚀剂或透明胶带的掩蔽材料层。通过将线切割或滚切成掩蔽材料层并随后去除例如掩蔽材料层的每隔一个细条,使得固体元件的表面(部分地)被平行但分离的细长条掩蔽材料(例如条状的卡普顿膜)覆盖来执行形成细长条掩蔽材料。
示例C
用细长条掩蔽材料(诸如平行于金属带材长度的条状的卡普顿膜(或者蜡或光漆))来涂覆起始材料,诸如固体元件(例如Hastelloy带材)。该条应是例如1mm宽的,并且以例如1mm的间距定位。需要注意的是,可例如使用刷子或橡胶辊将卡普顿膜牢固地附着到样本。可使用狭缝式模头挤出涂布机或可选标准涂覆工艺来涂覆掩蔽材料(诸如保护性光漆或蜡)。随后可以使用例如丙酮或热水来去除此光漆或蜡。
示例D
图14示出了样本的横截面的光学显微图像,其中,在下层1403中已形成细长腔体,并且其中,上层1424从“主体”延伸约5,并且因此以约5μm的长度悬于腔体上。
此外,在水平地位于银源上的样本上沉积500nm银层1464、1466,即样本表面的法线平行于从银源看的视线方向。使用粘性碳焊盘或小金属保持器来安装样本。使用物理汽相沉积(电子束蒸发、阿尔卡特机器)用银层涂覆样本。以~(埃每秒)的沉积速率和~6×10-6毫巴的压力制造500nm厚的银层。
本图显示银层由于作为Hastelloy金属带材的下层1403与作为氧化物/氮化物表面涂层的上层1424之间的底切特征而在轮廓的左侧如间隙1465中所指示的那样在物理上分离。重要的是,约5μm的底切特征(其在本图中由上层1424的悬伸部分给出)足以产生在上层1424的顶部上的银层1464和在蚀刻空间的底部处的银层1466的显著分离。
下面描述用于制造适合支撑细长超导元件的衬底的方法的实施例。需要注意的是,下述方法1-方法4详细说明了用于制作衬底(诸如丝状结构)的方法,其中,在衬底/金属带材/固体元件的仅一侧(其可称为上侧)具有填充材料和底切部,并且该方法在本发明涵盖的替换实施例中可同时地或依序在两侧应用,从而使得能够制造适合支撑细长超导元件的衬底,其中,所述衬底具有在上侧和下侧都具有相应的底切空间的填充材料的一个或多个部分。
方法1:“掩蔽胶带和使用两个不同Ni(镍)类型的电镀”
方法1A:
图16图示出用于方法1A的工艺流程,子图(a)-(h)对应于下述方法步骤1-步骤8。
步骤1对应于图16(a):使用标准去污剂(参见后述的参考文献【1】)来清洁原始衬底(其可称为固体元件)。
步骤2对应于图16(b):向衬底的下侧附着掩蔽胶带(诸如粘性卡普顿胶带)。
步骤3对应于图16(c):向衬底的上层上电镀标准Woods镀镍(参见后述的参考文献【1】)(此步骤通常被认为有利于不锈钢和不锈合金材料)。
步骤4对应于图16(d):向Woods镀镍层上电镀标准亮镍层(参见后述的参考文献【1】)(此标准亮镍层具有较平滑的表面,其确保有益于进一步的缓冲层生长和最后的超导层的低表面粗糙度)。
步骤5对应于图16(e):向衬底的上层附着掩蔽胶带(诸如粘性卡普顿胶带)形式的掩蔽材料。
步骤6对应于图16(f):使用刀具例如以一角度机械地切割掩蔽胶带,并通过剥落具有倒梯形的胶带部分(即,该部分在图16(f)中的横截面图中将具有在远离固体元件的方向上增加的宽度)来去除该胶带部分。图16(f)图示出所述去除之后的情况。替换地,在向亮镍层附着胶带之前切割胶带,并且在衬底上布置图16(f)中所示的部分。胶带的剩余部分对应于固体元件上的细长条掩蔽材料。
图7对应于图16(g):向未被掩蔽胶带覆盖的区域上镀覆附加亮镍层,并且此层将填充邻近于掩蔽材料且在其之间的部分(剩余卡普顿胶带)。此附加亮镍层对应于填充材料。
步骤8对应于图16(h):(例如在施加热量以使掩蔽胶带软化的同时)剥落掩蔽胶带或者使用诸如丙酮之类的适当溶剂来溶解掩蔽胶带,仅留下在表面上的金属结构,即去除一个或多个细长条掩蔽材料,从而形成相应的一个或多个底切空间,其中,一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的该部分与固体元件之间。
方法1B:
图17示出了下述处理步骤之后制备的样本。
先后使用包含丙酮的超声波浴槽和包含乙醇的超声波浴槽对HastelloyC276金属带材1702(对应于固体元件)分别进行约1分钟的去油污。然后在下侧(参见图17的底部中的下侧掩蔽胶带1716b)和上侧用掩蔽胶带(卡普顿胶带)覆盖金属带材1702。然后在卷到卷系统中使用45度倾斜的刀具切割上侧卡普顿胶带,并且剥落具有倒梯形的卡普顿胶带条,仅留下梯形部分1716a(对应于如图3C和图16(f)中所示的掩蔽材料)。将样本浸没到被加热至32℃的标准Woods镀镍溶液(参见后述的参考文献【1】)中。然后通过进行磁力搅拌(220RPM)的同时施加16mA/cm2达约1分钟,对样本进行蚀刻(阳极电流)。然后使用仍被加热到32℃的标准Woods镍溶液向未被掩蔽胶带1716a-1716b覆盖的区域上电镀(阴极电流)镍层(相当于均质填充材料的WoodsNi层1718)。施加纯镍电极(99.99%)、220RPM磁力搅拌和等于54mA/cm2的电流密度达12分钟。
在Woods镍层的顶部上电镀较薄的光滑亮镍表面层(亮Ni层1717)。使用标准亮镍溶液,即来自SurTecScandinaviaApS的SurTec856(参见后述的参考文献【2】),并且将其加热至42℃,使用泵系统循环(在1L/min-10L/min范围内的流量)并通过使用纯镍电极施加54mA/cm2达约1分钟来执行电镀。随后在去离子水、乙醇中清洁样本多次且最后使用流动的N2进行干燥。需要注意的是,在图17中,梯形掩蔽胶带1716a未被去除。
本图显示在均质填充材料1718与固体元件1702之间存在底切空间1732。
方法1C:
图18示出了使用上文结合图17中所示的样本所述的参数制备的具有金属胶带1802和填充材料1818的样本,只是对于图18中所示的样本而言,掩蔽胶带已被完全去除,并且在所述去除之后进一步使用标准溅射工艺先后以SiO21863和Ag1864涂覆衬底。本图显示底切空间1832引起在底切空间的两侧的Ag层的物理分离。
方法2
“掩蔽胶带和使用两个不同金属和两个不同Ni类型的电镀”
方法2A:
图19图示出用于方法2的工艺流程,子图(a)-(i)对应于下述方法步骤1-步骤9。
步骤1对应于图19(a):使用标准去污剂(参见后述的参考文献【1】)来清洁原始衬底(其可称为固体元件)。
步骤2对应于图19(b):向衬底的下侧附着掩蔽胶带,诸如粘性卡普顿胶带。
步骤3对应于图19(c):向衬底的上层上电镀标准Woods镀镍(参见后述的参考文献【1】)(此步骤通常被认为有利于不锈钢和不锈合金材料)。
步骤4对应于图19(d):向Woods镀镍层上电镀标准亮镍层(参见后述的参考文献【1】)(此标准亮镍层具有较平滑的表面,其确保有益于进一步的缓冲层生长的低表面粗糙度)。
步骤5对应于图19(e):向衬底的上侧附着掩蔽胶带,诸如粘性卡普顿胶带。
步骤6对应于图19(f):使用刀具例如以一角度机械地切割掩蔽胶带,并通过剥落具有倒梯形的胶带部分(即,该部分在图16(f)中的横截面图中将具有在远离固体元件的方向上的增加的宽度)来去除该胶带部分。图16(f)图示出所述去除之后的情况。替换地,在向亮镍层附着胶带之前切割胶带,并且在衬底上布置图16(f)中所示的部分。胶带的剩余部分对应于固体元件上的细长条掩蔽材料。
图7对应于图19(g):使用标准硫酸盐基镀铜溶液(参见后述的参考文献【1】)向未被掩蔽胶带覆盖的区域上电镀铜层。
步骤8对应于图19(h):向未被掩蔽胶带覆盖的区域上电镀亮镍层,并且其对未被填充材料覆盖的部分(卡普顿胶带)进行填充(“紧贴着该部分向上生长”)。
步骤9对应于图19(i):(例如,在施加热量以使掩蔽胶带软化的同时)剥落掩蔽胶带,或者使用诸如丙酮之类的适当溶剂溶解掩蔽胶带,在表面上仅留下金属结构。
方法2与方法1的不同之处在于在两步工艺中提供填充材料,其在方法2A中的步骤6和步骤7(并对应于图19(g)-(h))中反映。此类两步工艺的优点可在于可附着非磁性材料(例如,Cu)的芯,并且然后可向其附着磁性材料(例如,Ni)。其优点可进而使得能够受益于Ni的良好化学性质(抗氧化性)和Cu的良好磁学性质(非磁性,其可促使减少由于磁滞而引起的损耗)。
方法2B:
图20示出了下述处理步骤之后制备的样本。
先后使用包含丙酮的超声波浴槽和包含乙醇的超声波浴槽对HastelloyC276金属带材2002a分别进行约1分钟的去油污。然后在下侧用掩蔽卡普顿胶带覆盖金属带材。然后将样本浸没到被加热至32℃的标准Woods镀镍溶液(参见后述的参考文献【1】)中,并且然后通过进行磁力搅拌(220RPM)的同时施加16mA/cm2达约1分钟,对样本进行蚀刻(阳极电流)。然后使用仍被加热到32℃的标准Woods镍溶液、纯镍电极(99.99%)、220RPM磁力搅拌并施加54mA/cm2达约12分钟来向金属带材上表面(其在这里未被掩蔽胶带覆盖)上电镀(阴极电流)镍层2002b。应注意的是在本示例中可将带材2002a和镍层200b一起视为固体元件。
然后用卡普顿掩蔽胶带覆盖具有镍层200b的金属带材2002a的上部,随后在卷到卷系统中使用45度倾斜的刀具切割该卡普顿掩蔽胶带,并且剥落具有倒梯形的卡普顿胶带条,仅留下梯形区域(对应于如图3C和图19(f)中所示的掩蔽材料)。
使用在约25℃的室温下使用的标准硫酸盐基铜浴溶液(参见后述的参考文献【1】)向未被掩蔽胶带覆盖的区域上电镀铜层2018,电极是布置在标准阳极袋中的Ti杆上的含磷(按重量计为0.02%-0.08%的磷)、无氧、高纯度铜块,220RPM磁力搅拌并施加30mA/cm2达约10分钟。
使用标准量镍溶液,即来自SurTecScandinaviaApS的SurTec856(参见后述的参考文献【2】)在铜层2018上电镀较薄的光滑亮镍表面层2017,该标准亮镍溶液被加热至42℃,使用泵系统循环(在1L/min-10L/min范围内的流量)并通过使用纯镍电极施加54mA/cm2达约1分钟来执行电镀。随后在去离子水、乙醇中清洁样本多次且最后使用流动的N2进行干燥。可将铜层2018视为均质填充材料。替换地,可将铜层2018和亮镍表面层2017视为填充材料。
方法3
“利用化学溶液沉积在缓冲层中制备填充材料部分”
步骤1:使用标准去污剂(参见后述的参考文献【1】)来清洁原始衬底,诸如HastelloyC276或Ni-W(镍钨合金)。
步骤2:向衬底的低侧附着掩蔽胶带,诸如粘性卡普顿胶带。
步骤3:利用化学溶液沉积和通过例如浸涂或喷墨印刷进行的涂覆向衬底的上侧涂覆一个或多个缓冲层(诸如Y2O3、Al2O3、钇稳定化锆、CeO2(氧化铈)、MgO(氧化镁)、Gd2Zr2O7(钆锆烧绿石)),并且可替换地在STEP2之前执行。本步骤确保光滑表面,特别是如果使用溶液沉积平面化技术(参见后述的参考文献【3】)的话。另外,如果金属衬底材料是有织构的,则这可将织构传递至缓冲层(然而,通常不是用于溶液沉积平面化)。将这些层在约例如200℃的高温下干燥,然而可在已去除掩蔽材料之后执行更高温度下的最终烧结。此缓冲层覆盖衬底形成固体元件。
步骤4:向干燥缓冲层上进行预切(例如使用45度倾斜刀具机械地切割)的粘性卡普顿胶带,从而形成细长条掩蔽材料(对应于例如图3C中的掩蔽材料)。此掩蔽材料可有利地具有能够使得掩蔽材料上的随后沉积的缓冲层材料接触角很高(“不易被水沾湿”)以使其不会润湿表面且因此不会覆盖/粘到掩蔽材料、但使得能够由掩蔽材料部分在该平面中限制随后沉积的缓冲层材料的表面性质。
步骤5:向带材上涂覆一个或多个相当于填充材料的附加缓冲层,其然后填充掩蔽材料之间的部分并继承掩蔽材料的形状(的倒转)。
步骤6:将掩蔽胶带剥落(例如,在施加热量以使掩蔽胶带软化的同时),或者使用适当溶剂溶解,在表面上仅留下缓冲层轮廓。
步骤7:在高温下烧结缓冲层材料并鉴于涂层导体制作而进一步处理。
方法3的可能优点可以是填充材料的表面和填充材料的各部分之间的固体元件的表面都可以是缓冲材料。
方法4
“使用喷墨印刷附着的掩蔽材料”
步骤1:使用标准去污剂(参见后述的参考文献【1】)来清洁原始衬底,诸如HastelloyC276或Ni-W。
步骤2:向衬底的低侧附着掩蔽胶带,诸如粘性卡普顿胶带。
步骤3:使用喷墨印刷来附着掩蔽材料,并制造为使得形成窄分离线,即形成细长条掩蔽材料。该掩蔽材料可适合例如填充材料的电镀或化学溶液沉积。对此工艺利用喷墨印刷或者替换地利用微/纳米辊压印(压印平版印刷术)是有益的,因为可以减小丝状宽度,并且可获得在微/纳米范围内的丝状宽度。
步骤4:附着一系列电镀层(参见例如方法1A、步骤3-步骤8)或缓冲层填充(参见方法3、步骤5-步骤7)。
图21图示出附加步骤。针对任何一个方法(特别是方法1-方法4中的任何一个)的最后步骤中的任何一个,添加例如Ni或Cr的附加层可能是有益的,其将覆盖整个结构(如图21(a)-(b)中所示),并且具有需要不会填充底切空间但会确保针对进一步处理期间的氧化保护例如电镀铜的层厚度,诸如在例如100nm-1μm内的厚度。
描述方法1-方法4的前述章节的参考文献(通过引用包含各参考文献的全部内容):
【1】SurfaceFinishingGuidebook,79thedition,10thIssuebyMetalFinishingMagazine,Fall2011,VOLUME109NUMBER11A,
【2】SURTEC856,Glansnikkelfortromleogstel,
【3】Sheehanetal.,Appl.Phys.Lett.98,071907(2011);http://dx.doi.org/10.1063/1.3554754
总而言之,提供了一种用于制造适合支撑细长超导元件的衬底300的方法,其中,在固体元件202上布置一个或多个细长条掩蔽材料,从而形成在一侧或两侧由细长条掩蔽材料定界的一个或多个暴露的细长区域,并且在固体元件上布置填充材料,使得在一个或多个暴露的细长区域中的每个暴露的细长区域被填充材料的一部分318a-318c覆盖,其中,填充材料的每个部分还覆盖与该每个部分相邻的细长条掩蔽材料的至少一部分,并且随后去除一个或多个细长条掩蔽材料,从而形成相应的一个或多个底切空间,其中,一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的该部分与固体元件之间。该方法还可包括在衬底上布置缓冲材料640和/或超导材料642、644、646,从而提供具有减少的AC损耗的超导结构601。
在本发明的实施例E1-E15中,提出了:
E1:一种用于制造适合支撑细长超导元件的衬底300的方法,该方法包括:
-提供固体元件202;
-在固体元件上布置一个或多个细长条掩蔽材料316a-316b,其中,所述一个或多个细长条掩蔽材料被布置成形成一个或多个暴露的细长区域323a-323c,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域在一侧或两侧由一个或多个细长条掩蔽材料中的至少一个细长条掩蔽材料定界;
-在固体元件上布置填充材料317,使得在一个或多个暴露的细长区域中的每个暴露的细长区域被填充材料的一部分318a-318c覆盖,其中,填充材料的每个部分还覆盖与所述每个部分相邻的细长条掩蔽材料的至少一部分;以及
-去除一个或多个细长条掩蔽材料从而形成相应的一个或多个底切空间,其中,一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的所述一部分与所述固体元件之间。
E2:根据前述实施例中的任一项所述的用于制造适合支撑细长超导元件的衬底300的方法,其中,在固体元件上布置一个或多个细长条掩蔽材料的步骤包括:在固体元件上布置多个细长条掩蔽材料,
其中,所述一个或多个细长条掩蔽材料被布置成形成一个或多个暴露的细长条区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域的一侧或两侧由一个或多个细长条掩蔽材料中的至少一个细长条掩蔽材料定界,
其中,所述多个细长条掩蔽材料中的相邻的细长条掩蔽材料被布置成形成多个暴露的细长区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域邻近于至少一个细长条掩蔽材料而形成,以及其中,所述多个暴露的细长区域中的一个或多个暴露的细长区域形成在相邻的细长条掩蔽材料之间。
E3:根据实施例E2所述的用于制造适合支撑细长超导元件的衬底300的方法,其中,所述多个细长条掩蔽材料中的相邻的细长条掩蔽材料基本上相互平行。
E4:根据前述实施例中的任一项所述的用于制造适合支撑细长超导元件的衬底300的方法,其中,所述固体元件是椭圆形柱体。
E5:根据实施例E2-E3中的任一项所述的用于制造适合支撑细长超导元件的衬底300的方法,其中,所述多个细长条掩蔽材料中的相邻的细长条掩蔽材料之间的距离752在1μm-1mm内。
E6:根据前述实施例中的任一项所述的用于制造适合支撑细长超导元件的衬底300的方法,其中,在去除所述一个或多个细长条掩蔽材料从而形成相应的一个或多个底切空间的步骤之后的填充材料的一个或多个部分318a-318c的上表面相切的平面和与至少两侧由所述固体元件和填充材料的一个或多个相邻部分定界的空间的底部相切的平面之间设置距离748,
其中,所述一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的所述一部分与所述固体元件之间,其中,所述距离748足够大,从而能够使得布置在衬底上的超导材料可具有至少两侧以所述固体元件和填充材料的一个或多个相邻部分为边界的空间的底部上的部分和/或在填充材料的所述一个或多个部分上的部分,其中,超导材料的所述部分在物理上是分离的。
E7:根据前述实施例中的任一项所述的用于制造适合支撑细长超导元件的衬底300的方法,其中,该方法还包括将一层缓冲材料640布置在填充材料的所述一个或多个部分318a-318c上和/或至少两侧以所述固体元件和填充材料的一个或多个相邻部分为边界的空间的一侧或多侧上。
E8:一种用于制造细长超导元件601的方法,其中,该方法包括根据实施例E1-E7中的任一项所述的制造适合支撑细长超导元件的衬底的步骤,并且该方法还包括将一层超导材料642、644、646布置在填充材料的所述一个或多个部分318a-318c上和/或至少两侧以所述固体元件和填充材料的一个或多个相邻部分为边界的空间的底部上,使得所述底切空间332用于将超导材料的各个线在物理上分离。
E9:一种用于制造细长超导元件601的方法,其中,该方法包括根据实施例E1-E7中的任一项所述的制造适合支撑细长超导元件的衬底的步骤,并且所述方法还包括:
将一层缓冲材料640布置在根据实施例E1-E7中的任一项提供的适合支撑细长超导元件的衬底的填充材料的一个或多个部分318a-318c上和/或至少两侧以所述固体元件和填充材料的一个或多个相邻部分为边界的空间的底部上;以及将一层超导材料642、644、646布置在缓冲材料上,使得底切空间332用于将超导材料和/或缓冲材料的各个线在物理上分离。
E10:根据实施例E8-E9中的任一项所述的用于制造细长超导元件601的方法,其中,布置一层超导材料642、644、646和/或一层缓冲材料640的步骤是视线工艺。
E11:一种适合支撑细长超导元件的衬底300,该衬底包括:
-固体元件;以及
-所述固体元件上的填充材料的一个或多个部分,其中,填充材料的所述一个或多个部分被布置成使得多个底切空间沿着填充材料的每个部分形成在填充材料的所述部分与所述固体元件之间。
E12:根据实施例E11所述的适合支撑细长超导元件的衬底300,其中,该衬底是带材。
E13:一种细长超导元件601,包括:
-根据实施例E11-E12中的任一项所述的衬底;以及
-超导层,其被布置在所述衬底上或所述衬底上的缓冲层上,使得所述底切空间332将超导材料的各个线在物理上分离,或者使得所述底切空间332用于将超导材料和/或缓冲材料的各个线在物理上分离。
E14:一种用于执行根据实施例E1-E10中的任一项所述的方法的装置。
E15:根据实施例E13所述的细长超导元件601作为性能磁性线圈、变压器、发电机、马达、电马达、磁共振扫描仪、低温恒温器磁体、大型强子对撞机、AC电网电缆、智能电网中的任何一个的应用。
针对上述实施例E1-E15,可理解的是对前述‘实施例’的参考可指代实施例E1-E15中的前述实施例。
虽然已结合执行实施例描述了本发明,但不应将其理解为以任何方式局限于提出的示例。本发明的范围由所附权利要求组来确定。在权利要求的上下文中,术语“包括”或“包含”不排除其它可能元件或步骤。并且,不应将诸如“一”或“一个”等引用的提及理解为排除多个。也不应将针对图中指示的元件的权利要求中的参考标号的使用理解为限制本发明的范围。此外,在不同权利要求中提到的各个特征可被有利地组合,并且这些特征在不同权利要求中的提及不排除特征的组合并非可能和有利的。

Claims (20)

1.一种用于制造适合支撑细长超导元件的衬底(300)的方法,该方法包括:
-提供固体元件(202);
-在所述固体元件上布置一个或多个细长条掩蔽材料(316a-316b),其中,所述一个或多个细长条掩蔽材料被布置成形成一个或多个暴露的细长区域(323a-323c),其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域的一侧或两侧由所述一个或多个细长条掩蔽材料中的至少一个细长条掩蔽材料定界;
-在所述固体元件上布置填充材料(317),使得在所述一个或多个暴露的细长区域中的每个暴露的细长区域被填充材料的一部分(318a-318c)覆盖,其中,填充材料的每个部分还覆盖与所述每个部分相邻的细长条掩蔽材料的至少一部分;以及
-去除所述一个或多个细长条掩蔽材料,从而形成相应的一个或多个底切空间,其中,所述一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的所述一部分与所述固体元件之间。
2.根据前述权利要求中的任一项所述的用于制造适合支撑细长超导元件的衬底(300)的方法,其中,在所述固体元件上布置一个或多个细长条掩蔽材料的步骤包括:
-在所述固体元件上布置多个细长条掩蔽材料,其中,所述一个或多个细长条掩蔽材料被布置成形成一个或多个暴露的细长条区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域的一侧或两侧由所述一个或多个细长条掩蔽材料中的至少一个细长条掩蔽材料定界,其中,所述多个细长条掩蔽材料中的相邻的细长条掩蔽材料被布置成形成多个暴露的细长区域,其中,所述一个或多个暴露的细长区域中的每个暴露的细长区域邻近于至少一个细长条掩蔽材料形成,以及其中,所述多个暴露的细长区域中的一个或多个暴露的细长区域形成在相邻的细长条掩蔽材料之间。
3.根据权利要求2所述的用于制造适合支撑细长超导元件的衬底(300)的方法,其中,所述多个细长条掩蔽材料中的相邻的细长条掩蔽材料基本上相互平行。
4.根据前述权利要求中的任一项所述的用于制造适合支撑细长超导元件的衬底(300)的方法,其中,所述固体元件是椭圆形柱体。
5.根据权利要求2-3中的任一项所述的用于制造适合支撑细长超导元件的衬底(300)的方法,其中,所述多个细长条掩蔽材料中的相邻的细长条掩蔽材料之间的距离(752)在1μm-10mm内,诸如1μm-4mm,诸如在1μm-1mm内。
6.根据前述权利要求中的任一项所述的用于制造适合支撑细长超导元件的衬底(300)的方法,其中,与填充材料的一个或多个部分的上表面相切的平面和与底部相切的平面之间设置距离(748),其中,所述填充材料的一个或多个部分是在去除所述一个或多个细长条掩蔽材料从而形成相应的一个或多个底切空间的步骤之后的填充材料的一个或多个部分,所述一个或多个底切空间中的每个底切空间沿着填充材料的一部分形成在填充材料的所述一部分与所述固体元件之间,所述底部是至少两侧由所述固体元件和填充材料的一个或多个相邻部分定界的空间的底部,
其中,所述距离(748)足够大,从而能够使得布置在所述衬底上的超导材料具有:
-位于至少两侧由所述固体元件和填充材料的一个或多个相邻部分定界的空间的底部上的部分;和/或
-位于填充材料的所述一个或多个部分上的部分,
其中,超导材料的所述部分在物理上是分离的。
7.根据前述权利要求中的任一项所述的用于制造适合支撑细长超导元件的衬底(300)的方法,其中,所述方法还包括:
将一层缓冲材料(640)布置在填充材料的所述一个或多个部分(318a-318c)上和/或至少两侧由所述固体元件和填充材料的一个或多个相邻部分定界的空间的一侧或多侧上。
8.一种用于制造细长超导元件(601)的方法,其中,所述方法包括根据权利要求1-7中的任一项所述的制造适合支撑细长超导元件的衬底的步骤,并且所述方法还包括:
将一层超导材料(642、644、646)布置在填充材料的所述一个或多个部分(318a-318c)上和/或至少两侧由所述固体元件和填充材料的一个或多个相邻部分为边界的空间的底部上,使得所述底切空间(332)用于将超导材料的各个线在物理上分离。
9.一种用于制造细长超导元件(601)的方法,其中,所述方法包括根据权利要求1-7中的任一项所述的制造适合支撑细长超导元件的衬底的步骤,并且所述方法还包括:
将一层缓冲材料(640)布置在根据权利要求1-7中的任一项提供的适合支撑细长超导元件的衬底的填充材料的所述一个或多个部分(318a-318c)上和/或至少两侧由所述固体元件和填充材料的一个或多个相邻部分定界的空间的底部上;以及
将一层超导材料(642、644、646)布置在所述缓冲材料上,
使得所述底切空间(332)用于将所述超导材料和/或所述缓冲材料的各个线在物理上分离。
10.根据权利要求8-9中的任一项所述的用于制造细长超导元件(601)的方法,其中,布置一层超导材料(642、644、646)和/或一层缓冲材料(640)的步骤是视线工艺。
11.一种适合支撑细长超导元件的衬底(300),所述衬底包括:
-固体元件;以及
-所述固体元件上的填充材料的一个或多个部分,其中,填充材料的所述一个或多个部分被布置成使得多个底切空间沿着填充材料的每个部分形成在填充材料的所述每个部分与所述固体元件之间。
12.根据权利要求11所述的适合支撑细长超导元件的衬底(300),其中,所述衬底是带材。
13.根据权利要求11-12中的任一项所述的适合支撑细长超导元件的衬底(300),所述衬底包括填充材料的多个部分,诸如填充材料的至少3个部分,其中,所述衬底的长度为至少1m,诸如至少10m,诸如至少100m,诸如至少1km,诸如至少10km,诸如至少100km,诸如至少100km。
14.根据权利要求11-13中的任一项所述的适合支撑细长超导元件的衬底(300),其中,所述填充材料是均质材料。
15.根据权利要求11-14中的任一项所述的适合支撑细长超导元件的衬底(300),所述衬底包括填充材料的多个部分,诸如填充材料的至少3个部分,其中,填充材料的所述多个部分基本上平行,诸如相互平行,其中,所述固体元件的诸如上表面(314)的表面的一个或多个部分基本上是平面,诸如是平面,诸如具有比填充材料的相邻部分之间的距离(750)诸如大2、3、4、5、10、20、50、100倍的更大的曲率半径,其中,所述填充材料被布置在所述固体原件的所述表面的所述一个或多个部分上,所述表面的所述一个或多个部分被布置在填充材料的所述相邻部分之间。
16.根据权利要求11-15中的任一项所述的适合支撑细长超导元件的衬底(300),包括填充材料的多个部分,诸如填充材料的至少3个部分,其中,填充材料的所述多个部分基本上平行,诸如相互平行,其中,所述固体元件的诸如上表面(314)的表面基本上是平面,诸如是平面,诸如具有比填充材料的相邻部分之间的距离(750)诸如大2、3、4、5、10、20、50、100倍的更大的曲率半径,其中,所述填充材料被布置在所述固体原件的所述表面。
17.根据权利要求11-16中的任一项所述的适合支撑细长超导元件的衬底(300),其中,所述衬底是带材,其中,所述衬底的长度是至少1m,其中,所述填充材料是均质材料,并且其中,所述衬底包括填充材料的多个部分、诸如填充材料的至少3个部分,其中,填充材料的所述多个部分基本上是平行的,诸如是平行的,并且其中,所述固体元件的表面的一个或多个部分基本上是平面,诸如是平面,其中,所述填充材料被布置在所述固体原件的所述表面的所述一个或多个部分上,所述表面的所述一个或多个部分被布置在填充材料的所述相邻部分之间。
18.一种细长超导元件(601),包括:
-根据权利要求11-17中的任一项所述的衬底;以及
-超导层,其被布置在所述衬底上或被布置在所述衬底上的缓冲层上,使得所述底切空间(332)将超导材料的各个线在物理上分离,或者使得所述底切空间(332)用于将超导材料和/或缓冲材料的各个线在物理上分离。
19.一种用于执行根据权利要求1-10中的任一项所述的方法的装置。
20.根据权利要求18所述的细长超导元件(601)和/或根据权利要求8-10中的任一项制造的细长超导元件(601)作为性能磁性线圈、变压器、发电机、马达、电马达、磁共振扫描仪、低温恒温器磁体、大型强子对撞机、AC电网电缆、DC电网电缆、智能电网、托卡马克中的任何一个的应用。
CN201480063275.8A 2013-11-20 2014-11-20 用于制造用于超导层的衬底的方法 Pending CN105794007A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13193734 2013-11-20
EP13193734.4 2013-11-20
PCT/DK2014/050395 WO2015074665A1 (en) 2013-11-20 2014-11-20 Method for producing substrates for superconducting layers

Publications (1)

Publication Number Publication Date
CN105794007A true CN105794007A (zh) 2016-07-20

Family

ID=49674174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480063275.8A Pending CN105794007A (zh) 2013-11-20 2014-11-20 用于制造用于超导层的衬底的方法

Country Status (5)

Country Link
US (1) US20160276067A1 (zh)
EP (1) EP3072167A1 (zh)
JP (1) JP2017505973A (zh)
CN (1) CN105794007A (zh)
WO (1) WO2015074665A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200056A (zh) * 2018-11-16 2020-05-26 清华大学 约瑟夫森结器件及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9971970B1 (en) 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
CN112117375A (zh) * 2020-09-24 2020-12-22 中国科学院微电子研究所 一种超导纳米线结构及其制备方法
WO2023232975A1 (en) * 2022-06-02 2023-12-07 Subra A/S Plurality of superconducting filaments

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4101731A (en) * 1976-08-20 1978-07-18 Airco, Inc. Composite multifilament superconductors
US4414738A (en) * 1981-02-02 1983-11-15 The United States Of America As Represented By The Secretary Of The Navy Optical lithographic technique for fabricating submicron-sized Josephson microbridges
US5212147A (en) * 1991-05-15 1993-05-18 Hewlett-Packard Company Method of forming a patterned in-situ high Tc superconductive film
CN103069595A (zh) * 2010-06-24 2013-04-24 休斯敦大学体系 具有降低的ac损耗的多细丝超导体及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459321A (en) * 1982-12-30 1984-07-10 International Business Machines Corporation Process for applying closely overlapped mutually protective barrier films
US5399546A (en) * 1991-11-30 1995-03-21 Sumitomo Electric Industries, Ltd. Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material
US7593758B2 (en) 2005-10-06 2009-09-22 Los Alamos National Security, Llc Segmented superconducting tape having reduced AC losses and method of making
WO2013018870A1 (ja) * 2011-08-02 2013-02-07 古河電気工業株式会社 超電導導体の製造方法、超電導導体および超電導導体用基板
ES2585058T3 (es) * 2012-05-21 2016-10-03 Danmarks Tekniske Universitet Método para producir sustratos para capas superconductoras

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4101731A (en) * 1976-08-20 1978-07-18 Airco, Inc. Composite multifilament superconductors
US4414738A (en) * 1981-02-02 1983-11-15 The United States Of America As Represented By The Secretary Of The Navy Optical lithographic technique for fabricating submicron-sized Josephson microbridges
US5212147A (en) * 1991-05-15 1993-05-18 Hewlett-Packard Company Method of forming a patterned in-situ high Tc superconductive film
CN103069595A (zh) * 2010-06-24 2013-04-24 休斯敦大学体系 具有降低的ac损耗的多细丝超导体及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200056A (zh) * 2018-11-16 2020-05-26 清华大学 约瑟夫森结器件及其制备方法
CN111200056B (zh) * 2018-11-16 2022-03-08 清华大学 约瑟夫森结器件及其制备方法

Also Published As

Publication number Publication date
WO2015074665A1 (en) 2015-05-28
US20160276067A1 (en) 2016-09-22
EP3072167A1 (en) 2016-09-28
JP2017505973A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6214637B2 (ja) 超電導層用の基材を製造する方法
CN105794007A (zh) 用于制造用于超导层的衬底的方法
KR100624665B1 (ko) 자기이력 손실이 적은 이축 배향성 금속 테이프 및 그제조방법
CN103069511B (zh) 超导导体的制造方法、超导导体和超导导体用基板
JP4934155B2 (ja) 超電導線材および超電導線材の製造方法
JP4411265B2 (ja) 希土類系テープ状酸化物超電導体及びその製造方法
CN103718256B (zh) 超导成膜用基材和超导线以及超导线的制造方法
CN106716559B (zh) 超导线材用基板及其制造方法、以及超导线材
JP2008311222A (ja) 超電導線およびその製造方法
JP6688564B2 (ja) 酸化物超電導線材の製造方法
EP2955726A1 (en) Peelable superconductor, peelable superconductor production method, and repair method for superconducting wire
Jagminienė et al. The influence of the alumina barrier-layer thickness on the subsequent AC growth of copper nanowires
Kreiskott et al. Continuous electropolishing of Hastelloy substrates for ion-beam assisted deposition of MgO
Chu et al. Fabrication and characterization of integrated ultrahigh-density Fe-Pt alloy nanowire arrays on glass
EA031113B1 (ru) Способ изготовления высокотемпературного сверхпроводящего проводника и проводник
Vesali et al. Growth behavior of Cu, Ni and Cu/Ni electrodeposited microwires within porous Si
KR101975252B1 (ko) 에피택셜 성장용 기판 및 그 제조 방법과 초전도 선재용 기판
CN114974725B (zh) 批量化超导基带的抛光方法、超导基带
CN103069507A (zh) 超导薄膜及超导薄膜的制造方法
Wang et al. Electropolishing of Ni–5at.% W substrates for YBCO coated conductors
US12048253B2 (en) Electro-formed metal foils
JP5323444B2 (ja) 酸化物超電導線材用複合基板、その製造方法、及び超電導線材
WO2023232975A1 (en) Plurality of superconducting filaments
CN105518808B (zh) 超导线材用基板及其制造方法、以及超导线材
JP2011074486A (ja) アモルファス金属材料部品及び同部品の処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160720

WD01 Invention patent application deemed withdrawn after publication