CN104393864B - 一种抗单粒子翻转的sr锁存器 - Google Patents
一种抗单粒子翻转的sr锁存器 Download PDFInfo
- Publication number
- CN104393864B CN104393864B CN201410713200.1A CN201410713200A CN104393864B CN 104393864 B CN104393864 B CN 104393864B CN 201410713200 A CN201410713200 A CN 201410713200A CN 104393864 B CN104393864 B CN 104393864B
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- pmos
- grid
- signal input
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种抗单粒子翻转的SR锁存器,包括第一信号输出端口、第二信号输出端口、电源、第一存储节点、第二存储节点、第一信号输入端口、第二信号输入端口、第三信号输入端口、第四信号输入端口、第一控制节点、第二控制节点、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管及第十NMOS管。本发明写入速度快,延迟短,符合抗辐射高速度集成电路的要求。
Description
技术领域
本发明属于集成电路技术领域,涉及一种抗单粒子翻转的SR锁存器。
背景技术
单粒子效应已经成为航空航天领域电子系统主要的可靠性问题之一。影响SR锁存器的单粒子效应主要是单粒子翻转效应。因此需要对SR锁存器进行抗单粒子翻转的加固措施。高性能的抗辐照SR锁存器具有临界电荷大,翻转恢复时间短,写入速度快,驱动能力强,功耗低的特点。Sung-MoKang和Yusuf Leblebici写的(CMOS Digital IntergratedCircuits Analysis and Design,Third Edition,248-249)中提到的基于与非门或者或非门的SR锁存器不具有抗单粒子翻转的能力,写入速度慢,上升延迟和下降延迟差一个门延迟,且驱动能力弱。Jahinuzzaman发表的(Jahinuzzaman S M,Rennie D J,Sachdev M.Asoft error tolerant 10T SRAM bit-cell with differential read capability[J].Nuclear Science,IEEE Transactions on Nuclear Science,2009,56(6):3768-3773.)中提到的Quatro-10T单元有静态功耗和静态噪声容限高的特点,但是写入延迟较大,并且存储节点对不同电平的翻转恢复能力有很大的差别。段健发表的(段健.一种SEU/SET加固SAFF设计.西安文理学院学报:自然科学版,2011,14(3):80-82)中提到的基于保护门的SR锁存器可以利用上下级电路的冗余节点屏蔽翻转节点的电平变换,实现抗SEU的效果,但是在面积、功耗和速度上的代价很大。黄晔等人发表的(黄晔,程秀兰.SEU/SET加固D触发器的设计与分析.半导体技术,2009,34(1):69-72)中提出的保护门锁存器利用时间冗余技术实现抗SEU/SET能力,但是信号传输速度受到延迟的限制,不适合高速电路的应用。
发明内容
本发明的目的在于克服上述现有技术的缺点,提供了一种抗单粒子翻转的SR锁存器,该锁存器写入速度快,延迟短,符合抗辐射高速度集成电路的要求。
为达到上述目的,本发明所述的抗单粒子翻转的SR锁存器包括第一信号输出端口、第二信号输出端口、电源、第一存储节点、第二存储节点、第一信号输入端口、第二信号输入端口、第三信号输入端口、第四信号输入端口、第一控制节点、第二控制节点、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管及第十NMOS管;
所述第一PMOS管的漏极及栅极分别与第二控制节点及第一控制节点相连接,第一PMOS管的源极及衬底与电源相连接;
所述第二PMOS管的漏极及栅极分别与第一控制节点及第二控制节点相连接,第二PMOS管的源极及衬底与电源相连接;
所述第三PMOS管的栅极及漏极分别与第一信号输入端口及第七PMOS管的源极相连接,第三PMOS管的源极及衬底与电源相连接;
所述第四PMOS管的栅极及漏极分别与第二信号输入端口及第八PMOS管的源极相连接,第四PMOS管的源极及衬底与电源VDD相连接;
所述第五PMOS管的栅极及漏极分别与第四信号输入端口及第一存储节点相连接,第五PMOS管的源极及衬底与电源相连接;
所述第六PMOS管的栅极及漏极分别与第三信号输入端口及第二存储节点相连接,第六PMOS管的源极及衬底与电源相连接;
所述第七PMOS管的栅极及漏极分别与第二控制节点及第一存储节点相连接,第七PMOS管的衬底与电源相连接;
所述第八PMOS管的栅极及漏极分别与第一控制节点及第二存储节点相连接,第八PMOS管的衬底与电源相连接;
所述第一NMOS管的栅极及漏极分别与第四信号输入端口及第五NMOS管的源极相连接,第一NMOS管的源极及衬底均接地;
所述第二NMOS管的栅极及漏极分别与第三信号输入端口及第六NMOS管的源极相连接,第二NMOS管的源极及衬底均接地;
所述第三NMOS管的栅极及漏极分别与第一信号输入端口及第一存储节点相连接,第三NMOS管的源极及衬底均接地;
所述第四NMOS管的栅极及漏极分别与第二信号输入端口及第二存储节点相连接,第四NMOS管的源极及衬底均接地;
所述第五NMOS管的栅极及漏极分别与第二存储节点及第一存储节点相连接,第五NMOS管的衬底接地;
所述第六NMOS管的栅极及漏极分别与第一存储节点及第二存储节点相连接,第六NMOS管的衬底接地;
所述第七NMOS管的栅极及漏极分别与第二信号输入端口及第二控制节点相连接,第七NMOS管的源极及衬底均接地;
所述第八NMOS管的栅极及漏极分别与第一存储节点及第二控制节点相连接,第八NMOS管的源极及衬底均接地;
所述第九NMOS管的栅极及漏极分别与第二存储节点及第一控制节点相连接,第九NMOS管的源极及衬底均接地;
所述第十NMOS管的栅极及漏极分别与第一信号输入端口及第一控制节点相连接,第十NMOS管的源极及衬底均接地;
所述第一信号输出端口与第一存储节点相连接,第二信号输出端口与第二存储节点相连接。
所述第三PMOS管、第五PMOS管及第七PMOS管组成第一存储节点的两路上拉路径;所述第四PMOS管、第六PMOS管、及第八PMOS管组成第二存储节点的两路上拉路径。
所述第一NMOS管、第三NMOS管及第五NMOS管组成第一存储节点的两路下拉路径;第二NMOS管、第四NMOS管及第六NMOS管组成第二存储节点的两路下拉路径。
本发明具有以下有益效果:
本发明所述的抗单粒子翻转的SR锁存器在工作时,通过第一信号输入端口、第二信号输入端口、第三信号输入端口及第四信号输入端口控制上拉路径及下拉路径,在写入操作时,第一存储节点及第二存储节点保持路径完全关断,从而使本发明所述的抗单粒子翻转的锁存器具有高度的写入能力,并且延迟时间短,与现有的SR锁存器相比,本发明具有良好的抗单粒子翻转能力,符合抗辐射高速度集成电路的要求。
附图说明
图1为本发明的结构示意图。
具体实施方式
下面结合附图对本发明做进一步详细描述:
参考图1,本发明所述的抗单粒子翻转的SR锁存器包括第一信号输出端口、第二信号输出端口、第一存储节点Q、第二存储节点QB、第一信号输入端口R、第二信号输入端口S、第三信号输入端口RB、第四信号输入端口SB、第一控制节点P、第二控制节点PB、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9及第十NMOS管MN10;
所述第一PMOS管MP1的漏极及栅极分别与第二控制节点PB及第一控制节点P相连接,第一PMOS管MP1的源极及衬底与电源VDD相连接;
所述第二PMOS管MP2的漏极及栅极分别与第一控制节点P及第二控制节点PB相连接,第二PMOS管MP2的源极及衬底与电源VDD相连接;
所述第三PMOS管MP3的栅极及漏极分别与第一信号输入端口R及第七PMOS管MP7的源极相连接,第三PMOS管MP3的源极及衬底与电源VDD相连接;
所述第四PMOS管MP4的栅极及漏极分别与第二信号输入端口S及第八PMOS管MP8的源极相连接,第四PMOS管MP4的源极及衬底与电源VDD相连接;
所述第五PMOS管MP5的栅极及漏极分别与第四信号输入端口SB及第一存储节点Q相连接,第五PMOS管MP5的源极及衬底与电源VDD相连接;
所述第六PMOS管MP6的栅极及漏极分别与第三信号输入端口RB及第二存储节点QB相连接,第六PMOS管MP6的源极及衬底与电源VDD相连接;
所述第七PMOS管MP7的栅极及漏极分别与第二控制节点PB及第一存储节点Q相连接,第七PMOS管MP7的衬底与电源VDD相连接;
所述第八PMOS管MP8的栅极及漏极分别与第一控制节点P及第二存储节点QB相连接,第八PMOS管MP8的衬底与电源VDD相连接;
所述第一NMOS管MN1的栅极及漏极分别与第四信号输入端口SB及第五NMOS管MN5的源极相连接,第一NMOS管MN1的源极及衬底均接地;
所述第二NMOS管MN2的栅极及漏极分别与第三信号输入端口RB及第六NMOS管MN6的源极相连接,第二NMOS管MN2的源极及衬底均接地;
所述第三NMOS管MN3的栅极及漏极分别与第一信号输入端口R及第一存储节点Q相连接,第三NMOS管MN3的源极及衬底均接地;
所述第四NMOS管MN4的栅极及漏极分别与第二信号输入端口S及第二存储节点QB相连接,第四NMOS管MN4的源极及衬底均接地;
所述第五NMOS管MN5的栅极及漏极分别与第二存储节点QB及第一存储节点Q相连接,第五NMOS管MN5的衬底接地;
所述第六NMOS管MN6的栅极及漏极分别与第一存储节点Q及第二存储节点QB相连接,第六NMOS管MN6的衬底接地;
所述第七NMOS管MN7的栅极及漏极分别与第二信号输入端口S及第二控制节点PB相连接,第七NMOS管MN7的源极及衬底均接地;
所述第八NMOS管MN8的栅极及漏极分别与第一存储节点Q及第二控制节点PB相连接,第八NMOS管MN8的源极及衬底均接地;
所述第九NMOS管MN9的栅极及漏极分别与第二存储节点QB及第一控制节点P相连接,第九NMOS管MN9的源极及衬底均接地;
所述第十NMOS管MN10的栅极及漏极分别与第一信号输入端口R及第一控制节点P相连接,第十NMOS管MN10的源极及衬底均接地;
所述第一信号输出端口与第一存储节点Q相连接,第二信号输出端口与第二存储节点QB相连接。
所述第三PMOS管MP3、第五PMOS管MP5及第七PMOS管MP7组成第一存储节点Q的两路上拉路径;所述第四PMOS管MP4、第六PMOS管MP6、及第八PMOS管MP8组成第二存储节点QB的两路上拉路径;
所述第一NMOS管MN1、第三NMOS管MN3及第五NMOS管MN5组成第一存储节点Q的两路下拉路径;第二NMOS管MN2、第四NMOS管MN4及第六NMOS管MN6组成第二存储节点QB的两路下拉路径。
对于第一存储节点Q,第三PMOS管MP3及第七PMOS管MP7受到第一信号输入端口R和第二控制节点PB的联合控制,第五PMOS管MP5受到第四信号输入端口SB的控制;第五NMOS管MN5及第一NMOS管MN1受到第一存储节点Q和第三信号输入端口RB的控制,第三NMOS管MN3受到第一信号输入端口R的控制;对于第二存储节点QB,第四PMOS管MP4及第八PMOS管MP8受到第二信号输入端口S和第一控制节点P的联合控制,第六PMOS管MP6受到第三信号输入端口RB的控制;第二NMOS管MN2及第六NMOS管MN6受到第一存储节点Q和第三信号输入端口RB的控制,第四NMOS管MN4第二信号输入端口S的控制;第一控制节点P及第二控制节点PB也分别具有一路上拉PMOS管(MP2,MP1)和两路下拉NMOS管(MN9,MN10,MN7,MN8);对于第一控制节点P,第二PMOS管MP2由第二控制节点PB控制,下拉NMOS管有两路,其中,第十NMOS管MN10受到由第一信号输入端口R控制,第九NMOS管MN9由第二存储节点QB控制;对于第二控制节点PB,第一PMOS管MP1由第一控制节点P控制,下拉NMOS管有两路,其中,第七NMOS管MN7受到第二信号输入端口S的控制,第八NMOS管MN8由第一存储节点Q控制。
与未加固SR锁存器相比,本发明实现了抗单粒子翻转加固能力,具有更强的驱动能力。与基于Quatro单元的锁存器相比,本发明极大的提高了写入速度,不仅实现了完整的抗SEU能力,而且具有更高的临界电荷。表1为不同负载情况下,新型抗单粒子翻转SR锁存器的延迟,功耗,延迟功耗积(PDP)和临界电荷。表2为相同负载下,未加固SR锁存器,Quatro单元和新型SR锁存器的性能比较,包括延迟,功耗,延迟功耗积和临界电荷。
表1
表2
Claims (3)
1.一种抗单粒子翻转的SR锁存器,其特征在于,包括电源(VDD)、第一信号输出端口、第二信号输出端口、第一存储节点(Q)、第二存储节点(QB)、第一信号输入端口(R)、第二信号输入端口(S)、第三信号输入端口(RB)、第四信号输入端口(SB)、第一控制节点(P)、第二控制节点(PB)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)及第十NMOS管(MN10);
所述第一PMOS管(MP1)的漏极及栅极分别与第二控制节点(PB)及第一控制节点(P)相连接,第一PMOS管(MP1)的源极及衬底与电源(VDD)相连接;
所述第二PMOS管(MP2)的漏极及栅极分别与第一控制节点(P)及第二控制节点(PB)相连接,第二PMOS管(MP2)的源极及衬底与电源(VDD)相连接;
所述第三PMOS管(MP3)的栅极及漏极分别与第一信号输入端口(R)及第七PMOS管(MP7)的源极相连接,第三PMOS管(MP3)的源极及衬底与电源(VDD)相连接;
所述第四PMOS管(MP4)的栅极及漏极分别与第二信号输入端口(S)及第八PMOS管(MP8)的源极相连接,第四PMOS管(MP4)的源极及衬底与电源(VDD)相连接;
所述第五PMOS管(MP5)的栅极及漏极分别与第四信号输入端口(SB)及第一存储节点(Q)相连接,第五PMOS管(MP5)的源极及衬底与电源(VDD)相连接;
所述第六PMOS管(MP6)的栅极及漏极分别与第三信号输入端口(RB)及第二存储节点(QB)相连接,第六PMOS管(MP6)的源极及衬底与电源(VDD)相连接;
所述第七PMOS管(MP7)的栅极及漏极分别与第二控制节点(PB)及第一存储节点(Q)相连接,第七PMOS管(MP7)的衬底与电源(VDD)相连接;
所述第八PMOS管(MP8)的栅极及漏极分别与第一控制节点(P)及第二存储节点(QB)相连接,第八PMOS管(MP8)的衬底与电源(VDD)相连接;
所述第一NMOS管(MN1)的栅极及漏极分别与第四信号输入端口(SB)及第五NMOS管(MN5)的源极相连接,第一NMOS管(MN1)的源极及衬底均接地;
所述第二NMOS管(MN2)的栅极及漏极分别与第三信号输入端口(RB)及第六NMOS管(MN6)的源极相连接,第二NMOS管(MN2)的源极及衬底均接地;
所述第三NMOS管(MN3)的栅极及漏极分别与第一信号输入端口(R)及第一存储节点(Q)相连接,第三NMOS管(MN3)的源极及衬底均接地;
所述第四NMOS管(MN4)的栅极及漏极分别与第二信号输入端口(S)及第二存储节点(QB)相连接,第四NMOS管(MN4)的源极及衬底均接地;
所述第五NMOS管(MN5)的栅极及漏极分别与第二存储节点(QB)及第一存储节点(Q)相连接,第五NMOS管(MN5)的衬底接地;
所述第六NMOS管(MN6)的栅极及漏极分别与第一存储节点(Q)及第二存储节点(QB)相连接,第六NMOS管(MN6)的衬底接地;
所述第七NMOS管(MN7)的栅极及漏极分别与第二信号输入端口(S)及第二控制节点(PB)相连接,第七NMOS管(MN7)的源极及衬底均接地;
所述第八NMOS管(MN8)的栅极及漏极分别与第一存储节点(Q)及第二控制节点(PB)相连接,第八NMOS管(MN8)的源极及衬底均接地;
所述第九NMOS管(MN9)的栅极及漏极分别与第二存储节点(QB)及第一控制节点(P)相连接,第九NMOS管(MN9)的源极及衬底均接地;
所述第十NMOS管(MN10)的栅极及漏极分别与第一信号输入端口(R)及第一控制节点(P)相连接,第十NMOS管(MN10)的源极及衬底均接地;
所述第一信号输出端口与第一存储节点(Q)相连接,第二信号输出端口与第二存储节点(QB)相连接。
2.根据权利要求1所述的抗单粒子翻转的SR锁存器,其特征在于,
所述第三PMOS管(MP3)、第五PMOS管(MP5)及第七PMOS管(MP7)组成第一存储节点(Q)的两路上拉路径;所述第四PMOS管(MP4)、第六PMOS管(MP6)及第八PMOS管(MP8)组成第二存储节点(QB)的两路上拉路径。
3.根据权利要求1所述的抗单粒子翻转的SR锁存器,其特征在于,
所述第一NMOS管(MN1)、第三NMOS管(MN3)及第五NMOS管(MN5)组成第一存储节点(Q)的两路下拉路径;第二NMOS管(MN2)、第四NMOS管(MN4)及第六NMOS管(MN6)组成第二存储节点(QB)的两路下拉路径。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410713200.1A CN104393864B (zh) | 2014-11-27 | 2014-11-27 | 一种抗单粒子翻转的sr锁存器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410713200.1A CN104393864B (zh) | 2014-11-27 | 2014-11-27 | 一种抗单粒子翻转的sr锁存器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104393864A CN104393864A (zh) | 2015-03-04 |
CN104393864B true CN104393864B (zh) | 2017-06-27 |
Family
ID=52611713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410713200.1A Active CN104393864B (zh) | 2014-11-27 | 2014-11-27 | 一种抗单粒子翻转的sr锁存器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104393864B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9628055B1 (en) * | 2015-09-24 | 2017-04-18 | Inphi Corporation | SR latch circuit with single gate delay |
CN105577146B (zh) * | 2015-12-15 | 2018-06-26 | 西安交通大学 | 一种具有低延时功耗积的抗单粒子翻转的锁存器 |
CN105577160A (zh) * | 2015-12-21 | 2016-05-11 | 合肥工业大学 | 一种基于延时单元的自恢复抗单粒子锁存器结构 |
CN106059565A (zh) * | 2016-06-21 | 2016-10-26 | 河海大学常州校区 | 一种新型的抗单粒子翻转的sr锁存器 |
CN108270429B (zh) * | 2018-01-09 | 2021-10-15 | 中国科学院微电子研究所 | 一种抗双节点翻转的锁存器 |
CN111969998B (zh) * | 2020-08-03 | 2022-10-04 | 河海大学常州校区 | 一种抗单粒子翻转的锁存器结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321324A (en) * | 1993-01-28 | 1994-06-14 | United Memories, Inc. | Low-to-high voltage translator with latch-up immunity |
CN101777907A (zh) * | 2009-12-31 | 2010-07-14 | 宁波大学 | 一种低功耗rs锁存器单元及低功耗主从型d触发器 |
CN102122950A (zh) * | 2011-01-10 | 2011-07-13 | 深圳市国微电子股份有限公司 | 抗单粒子翻转高速低功耗锁存器 |
CN102361440A (zh) * | 2011-10-21 | 2012-02-22 | 中国人民解放军国防科学技术大学 | 抗单粒子翻转可同步复位的扫描结构d触发器 |
-
2014
- 2014-11-27 CN CN201410713200.1A patent/CN104393864B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321324A (en) * | 1993-01-28 | 1994-06-14 | United Memories, Inc. | Low-to-high voltage translator with latch-up immunity |
CN101777907A (zh) * | 2009-12-31 | 2010-07-14 | 宁波大学 | 一种低功耗rs锁存器单元及低功耗主从型d触发器 |
CN102122950A (zh) * | 2011-01-10 | 2011-07-13 | 深圳市国微电子股份有限公司 | 抗单粒子翻转高速低功耗锁存器 |
CN102361440A (zh) * | 2011-10-21 | 2012-02-22 | 中国人民解放军国防科学技术大学 | 抗单粒子翻转可同步复位的扫描结构d触发器 |
Also Published As
Publication number | Publication date |
---|---|
CN104393864A (zh) | 2015-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104393864B (zh) | 一种抗单粒子翻转的sr锁存器 | |
Nan et al. | High performance, low cost, and robust soft error tolerant latch designs for nanoscale CMOS technology | |
CN108134597B (zh) | 一种三个内部节点翻转完全免疫的锁存器 | |
CN108011628B (zh) | 一种可容忍三节点翻转的锁存器 | |
CN102723109B (zh) | 一种新型的抗单粒子翻转sram存储单元 | |
CN102122950B (zh) | 抗单粒子翻转高速低功耗锁存器 | |
CN103633990B (zh) | 一种抗单粒子翻转与瞬态效应延时可调锁存器 | |
JP2005341588A (ja) | 3重冗長ラッチ | |
US8324932B2 (en) | High-speed static XOR circuit | |
CN104270141A (zh) | 抗单粒子翻转和单粒子瞬态脉冲的锁存器 | |
CN104464795B (zh) | 一种抗单粒子翻转的静态随机存储单元 | |
CN108233896A (zh) | 一种低功耗灵敏放大器型d触发器 | |
CN109546993A (zh) | 低功耗具有抵抗双节点翻转能力的锁存器结构 | |
CN104392745B (zh) | 一种高写入速度低静态功耗抗单粒子翻转的sram单元 | |
CN106936410B (zh) | 一种高速低功耗的加固锁存器 | |
CN106026999B (zh) | 一种抗单粒子效应的cmos比较器 | |
CN106328189B (zh) | 抗单粒子翻转的加固sram电路 | |
Tiwari et al. | Implementation of area and energy efficient Full adder cell | |
Mukku et al. | Design and analysis of radiation hardened 10 T SRAM cell for space and terrestrial applications | |
Iqbal et al. | Designing crosstalk circuits at 7nm | |
Pandey et al. | Low power D-latch design using MCML tri-state buffers | |
Katunin et al. | TCAD simulation of single-event transients in the 65-nm CMOS element of matching for a content-addressable memory | |
CN214069906U (zh) | 复合逻辑门电路和矿机设备 | |
CN107332552B (zh) | 一种基于双输入反相器的容忍双点翻转锁存器 | |
Xu et al. | LQNTL: Low-overhead quadruple-node-upset self-recovery latch based on triple-mode redundancy |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |