CN104392939A - 纳米孪晶铜再布线的制备方法 - Google Patents
纳米孪晶铜再布线的制备方法 Download PDFInfo
- Publication number
- CN104392939A CN104392939A CN201410581802.6A CN201410581802A CN104392939A CN 104392939 A CN104392939 A CN 104392939A CN 201410581802 A CN201410581802 A CN 201410581802A CN 104392939 A CN104392939 A CN 104392939A
- Authority
- CN
- China
- Prior art keywords
- twin crystal
- nano twin
- passivation layer
- crystal copper
- connects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010949 copper Substances 0.000 title claims abstract description 88
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 81
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 238000002161 passivation Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 238000009713 electroplating Methods 0.000 claims abstract description 13
- 239000013078 crystal Substances 0.000 claims description 68
- 238000002360 preparation method Methods 0.000 claims description 36
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000001459 lithography Methods 0.000 claims description 11
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 239000003792 electrolyte Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 16
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000001953 recrystallisation Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract 2
- 238000012536 packaging technology Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 51
- 238000004806 packaging method and process Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000000930 thermomechanical effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明提供一种纳米孪晶铜再布线的制备方法，包括步骤：1）于基片上制备钝化层，并光刻出用于与芯片极板互联的窗口；2）于钝化层表面及所述互联窗口中形成种子层；3）于种子层表面形成纳米孪晶铜再布线的光刻胶图形，采用脉冲电镀法于裸露的种子层表面制备一层纳米孪晶铜再布线层；4）去除光刻胶图形，并腐蚀掉多余的种子层。本发明采用脉冲电镀辅以快速退火处理，依靠脉冲电镀形成的大内应力驱使铜再结晶，形成高密度纳米孪晶再布线。本发明采用的电流密度低，采用当前设备即可，和现有的IC工艺完全兼容，属于圆片级封装工艺，效率高，成本低。制备的纳米孪晶铜综合力学性能优良，可以大幅缩减再布线尺寸到10um左右，且具有较高的热机械可靠性。
Description
技术领域
本发明属于半导体封装领域，特别是涉及一种纳米孪晶铜再布线的制备方法。
背景技术
圆片级封装是指芯片和封装在元偏上进行制造和测试，最后划片。圆片级封装第一步是通过再布线技术，扩大了标准IC焊盘节距，然后进行低成本的植球，使得焊球间距及尺寸变大，保证了更高的板级可靠性。
再布线技术是圆片级封装的核心工艺，直接决定封装性能的优良。相比芯片尺寸，再布线往往距离较长，具有较大的寄生效应。再布线在走线方向上常常需要转折，以协调其它焊点和布线实现高密度封装。再布线需要通过UBM与焊球链接，承受较大的应力。再布线尺寸随着封装尺寸的减少而迅速缩减，如16nm IC的封装导线尺寸将减至10um，如果涉及到多层再布线，情况就更加复杂。对这信号完整性、器件热力学可靠性等提出了挑战。寻找新材料、新技术以应对再布线的挑战广受业界关注。
纳米孪晶铜，具有跟标准退火铜相当的电导率和延展性，更好的热稳定性，更高的机械强度，具有抑制柯肯达尔孔洞的特性，非常适合作为再布线材料。纳米孪晶铜晶粒尺寸为几个微米，内部含有高密度的孪晶——常常是共格孪晶，孪晶片层相互平行，厚度为100nm以内。
经对国内外公开发表的相关文献检索发现，目前制备纳米孪晶铜的主要方式为脉冲电镀法、磁控溅射法、大塑性变形法等。例如昆明理工大学王军丽等在专利公开文本CN 102925832A，名称为“一种制备超细孪晶铜的大塑性变形方法”中，通过大塑性变形制备纳米孪晶铜。又如卢柯等在论文“Ultrahigh strength and high electrical conductivity in copper.Science304(5669):422-426.”中，采用大电流脉冲以铁板/钢板为阴极合成纳米孪晶铜。复旦大学谢琦等在论文“The effect of sputtered W-based carbide diffusion barriers on the thermal stability andvoid formation in copper thin films.Microelectronic Engineering 87(12):2535-2539.”中，采用溅射制备纳米孪晶铜薄膜。论文“Eliminate Kirkendall voids in solder reactions on nanotwinnedcopper."Scripta Materialia 68(5):241-244.”中，采用直流电镀制备纳米孪晶铜薄膜，但需要特殊的电镀设备。
鉴于以上所述，目前尚未有与圆片级工艺兼容的脉冲电镀纳米孪晶铜再布线的任何技术公开。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种纳米孪晶铜再布线的制备方法，以实现一种可以大幅缩减再布线的铜线的尺寸，提高封装器件的热机械与电学可靠性，并提高封装密度的纳米孪晶铜再布线的制备方法。
为实现上述目的及其他相关目的，本发明提供一种纳米孪晶铜再布线的制备方法，所述制备方法包括步骤：
1)于基片上制备钝化层，并于所述钝化层中光刻出用于与芯片极板互联的互联窗口；
2)于所述钝化层表面及所述互联窗口中形成种子层；
3)于所述种子层表面形成纳米孪晶铜再布线的光刻胶图形，并以所述光刻胶图形为掩膜，采用脉冲电镀法于裸露的种子层表面制备一层纳米孪晶铜再布线层；
4)去除所述光刻胶图形，并腐蚀掉多余的种子层。
作为本发明的纳米孪晶铜再布线的制备方法的一种优选方案，步骤1)包括：
1-1)于基片上制备无机钝化层，并于所述无机钝化层中光刻出用于与芯片极板互联的互联窗口；
1-2)于所述无机钝化层上制备有机钝化层，并于所述有机钝化层中光刻出用于与芯片极板互联的互联窗口。
进一步地，所述无机钝化层包括氮化硅及氧化硅钝化层的一种或组合，所述有机钝化层包括苯并环丁烯及聚酰亚胺的一种或组合。
作为本发明的纳米孪晶铜再布线的制备方法的一种优选方案，所述种子层包括Ti/Cu及TiW/Cu的一种。
作为本发明的纳米孪晶铜再布线的制备方法的一种优选方案，所述基片为晶圆片。
作为本发明的纳米孪晶铜再布线的制备方法的一种优选方案，步骤3)的脉冲电镀法采用的电解液为硫酸铜纯溶液、去离子水及硫酸混合液，其PH为0.5-1.5，采用的阴极为形成有种子层的基片，采用的脉冲电流密度为7～70mA/cm2，导通时间为1～10ms，关闭时间为90-200ms。。
作为本发明的纳米孪晶铜再布线的制备方法的一种优选方案，所述纳米孪晶铜再布线层中晶粒尺寸为0.5～10um，晶粒内部为孪晶片，孪晶片的厚度为3～100nm，并贯穿整个晶粒。
作为本发明的纳米孪晶铜再布线的制备方法的一种优选方案，还包括步骤：重复进行步骤1)～4)，形成多层纳米孪晶铜再布线层。
作为本发明的纳米孪晶铜再布线的制备方法的一种优选方案，还包括对纳米孪晶铜再布线层进行退火的步骤，其中，退火温度为50～350℃，退火时间为10～120s。
作为本发明的纳米孪晶铜再布线的制备方法的一种优选方案，还包括于所述纳米孪晶铜再布线层表面形成树脂钝化层的步骤。
如上所述，本发明提供一种纳米孪晶铜再布线的制备方法，所述制备方法包括步骤：1)于基片上制备钝化层，并于所述钝化层中光刻出用于与芯片极板互联的互联窗口；2)于所述钝化层表面及所述互联窗口中形成种子层；3)于所述种子层表面形成纳米孪晶铜再布线的光刻胶图形，并以所述光刻胶图形为掩膜，采用脉冲电镀法于裸露的种子层表面制备一层纳米孪晶铜再布线层；4)去除所述光刻胶图形，并腐蚀掉多余的种子层。本发明采用脉冲电镀辅以快速退火处理，依靠脉冲电镀形成的大内应力驱使铜再结晶，形成高密度纳米孪晶再布线。本发明采用的电流密度低，采用当前设备即可，和现有的IC工艺完全兼容，属于圆片级封装工艺，效率高，成本低。由于制备的纳米孪晶铜综合力学性能十分优良，因此可以大幅缩减再布线尺寸到10um左右，且具有较高的热机械可靠性。
附图说明
图1显示为本发明的纳米孪晶铜再布线的制备方法步骤流程示意图。
图2显示为本发明的纳米孪晶铜再布线顶部孪晶SEM图。
图3显示为本发明的纳米孪晶铜再布线横截面孪晶FIB图。
图4显示为本发明的纳米孪晶铜再布线TEM图。
图5显示为本发明的纳米孪晶铜再布线孪晶片层厚度分布图。
元件标号说明
S11～S14 步骤1)～步骤4)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施例提供一种纳米孪晶铜再布线的制备方法，所述制备方法包括步骤：
如图1所示，首先进行步骤1)S11，于基片上制备钝化层，并于所述钝化层中光刻出用于与芯片极板互联的互联窗口；
在本实施例中，所述基片为晶圆级的晶圆片，所述晶圆片上制作有多个芯片，其中，步骤1)包括：步骤1-1)，对基片进行标准RAC清洗后，于基片上制备无机钝化层，并于所述无机钝化层中光刻出用于与芯片极板互联的互联窗口；所述无机钝化层包括氮化硅及氧化硅钝化层的一种或组合，在本实施例中，采用PEVCD沉积氮化硅，作为所述无机钝化层。
步骤1-2)，于所述无机钝化层上制备有机钝化层，并于所述有机钝化层中光刻出用于与芯片极板互联的互联窗口。所述有机钝化层包括苯并环丁烯BCB及聚酰亚胺的一种或组合。在本实施例中，于所述基片上采用旋涂工艺制作厚度为5～15um的聚酰亚胺树脂，作为所述有机钝化层。具体地，旋涂所采用的旋涂的转速为1500～2500rpm，旋涂的时间为20～40秒。
如图1所示，然后进行步骤2)S12，于所述钝化层表面及所述互联窗口中形成具有择优取向的种子层。
作为示例，所述种子层包括Ti/Cu及TiW/Cu的一种。
具体地，在本实施例中，在不破坏真空度的情况下连续溅射种子层TiW/Cu，气压不高于10-5Pa，厚度分别为
如图1所示，接着进行步骤3)S13，于所述种子层表面形成纳米孪晶铜再布线的光刻胶图形，并以所述光刻胶图形为掩膜，采用脉冲电镀法于裸露的种子层表面制备一层纳米孪晶铜再布线层。
作为实例，所述纳米孪晶铜再布线的光刻胶图形为线条布线图形，其线宽为10um，可以根据实际芯片需要进行排布。
作为实例，本步骤的脉冲电镀法采用的电解液为硫酸铜纯溶液、去离子水及硫酸混合液，其PH为0.5-1.5，采用的阴极为形成有种子层的基片，采用的脉冲电流密度为7～70mA/cm2，导通时间为1～10ms，关闭时间为90-200ms。具体地，采用的平均脉冲电流密度为70mA/cm2，导通时间为5ms，关断时间为99ms，脉冲电镀的时间约为30min，以获得所述纳米孪晶铜再布线层。
通过以上工艺制作的纳米孪晶铜再布线层中，包括多个晶粒，晶粒尺寸为0.5～10um，晶粒内部为孪晶片，孪晶片的厚度为3～100nm，并贯穿整个晶粒。如图2-5所示。
如图1所示，最后进行步骤4)S14，去除所述光刻胶图形，并腐蚀掉多余的种子层。
具体地，采用过硫酸铵或双氧水腐蚀以去除多余的种子层。
需要说明的是，完成上述制备以后，还可以包括对纳米孪晶铜再布线层进行退火的步骤，其中，退火温度为50～350℃，退火时间为10～120s。本退火步骤可以进一步提高纳米孪晶铜再布线层的密度。
另外，如果需要形成多层纳米孪晶铜再布线层，可以重复进行上述步骤1)～4)，以获得多层纳米孪晶铜再布线层。
更进一步地，完成上述制备以后，还可以进一步包括于所述纳米孪晶铜再布线层表面形成树脂钝化层的步骤，作为保护层。
如上所述，本发明提供一种纳米孪晶铜再布线的制备方法，所述制备方法包括步骤：1)于基片上制备钝化层，并于所述钝化层中光刻出用于与芯片极板互联的互联窗口；2)于所述钝化层表面及所述互联窗口中形成种子层；3)于所述种子层表面形成纳米孪晶铜再布线的光刻胶图形，并以所述光刻胶图形为掩膜，采用脉冲电镀法于裸露的种子层表面制备一层纳米孪晶铜再布线层；4)去除所述光刻胶图形，并腐蚀掉多余的种子层。本发明采用脉冲电镀辅以快速退火处理，依靠脉冲电镀形成的大内应力驱使铜再结晶，形成高密度纳米孪晶再布线。本发明采用的电流密度低，采用当前设备即可，和现有的IC工艺完全兼容，属于圆片级封装工艺，效率高，成本低。由于制备的纳米孪晶铜综合力学性能十分优良，因此可以大幅缩减再布线尺寸到10um左右，且具有较高的热机械可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种纳米孪晶铜再布线的制备方法，其特征在于，所述制备方法包括步骤：
1)于基片上制备钝化层，并于所述钝化层中光刻出用于与芯片极板互联的互联窗口；
2)于所述钝化层表面及所述互联窗口中形成种子层；
3)于所述种子层表面形成纳米孪晶铜再布线的光刻胶图形，并以所述光刻胶图形为掩膜，采用脉冲电镀法于裸露的种子层表面制备一层纳米孪晶铜再布线层；
4)去除所述光刻胶图形，并腐蚀掉多余的种子层。
2.根据权利要求1所述的纳米孪晶铜再布线的制备方法，其特征在于：步骤1)包括：
1-1)于基片上制备无机钝化层，并于所述无机钝化层中光刻出用于与芯片极板互联的互联窗口；
1-2)于所述无机钝化层上制备有机钝化层，并于所述有机钝化层中光刻出用于与芯片极板互联的互联窗口。
3.根据权利要求2所述的纳米孪晶铜再布线的制备方法，其特征在于：所述无机钝化层包括氮化硅及氧化硅钝化层的一种或组合，所述有机钝化层包括苯并环丁烯及聚酰亚胺的一种或组合。
4.根据权利要求1所述的纳米孪晶铜再布线的制备方法，其特征在于：所述种子层包括Ti/Cu及TiW/Cu的一种。
5.根据权利要求1所述的纳米孪晶铜再布线的制备方法，其特征在于：所述基片为晶圆片。
6.根据权利要求1所述的纳米孪晶铜再布线的制备方法，其特征在于：步骤3)的脉冲电镀法采用的电解液为硫酸铜纯溶液、去离子水及硫酸混合液，其PH为0.5-1.5，采用的阴极为形成有种子层的基片，采用的脉冲电流密度为7～70mA/cm2，导通时间为1～10ms，关闭时间为90-200ms。。
7.根据权利要求1所述的纳米孪晶铜再布线的制备方法，其特征在于：所述纳米孪晶铜再布线层中晶粒尺寸为0.5～10um，晶粒内部为孪晶片，孪晶片的厚度为3～100nm，并贯穿整个晶粒。
8.根据权利要求1～7任意一项所述的纳米孪晶铜再布线的制备方法，其特征在于：还包括步骤：重复进行步骤1)～4)，形成多层纳米孪晶铜再布线层。
9.根据权利要求1所述的纳米孪晶铜再布线的制备方法，其特征在于：还包括对纳米孪晶铜再布线层进行退火的步骤，其中，退火温度为50～350℃，退火时间为10～120s。
10.根据权利要求1所述的纳米孪晶铜再布线的制备方法，其特征在于：还包括于所述纳米孪晶铜再布线层表面形成树脂钝化层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410581802.6A CN104392939B (zh) | 2014-10-27 | 2014-10-27 | 纳米孪晶铜再布线的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410581802.6A CN104392939B (zh) | 2014-10-27 | 2014-10-27 | 纳米孪晶铜再布线的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104392939A true CN104392939A (zh) | 2015-03-04 |
| CN104392939B CN104392939B (zh) | 2017-09-01 |
Family
ID=52610818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410581802.6A Expired - Fee Related CN104392939B (zh) | 2014-10-27 | 2014-10-27 | 纳米孪晶铜再布线的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104392939B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097746A (zh) * | 2015-07-07 | 2015-11-25 | 中国科学院上海微系统与信息技术研究所 | 基于纳米孪晶铜的凸点下金属层及制备方法 |
| CN106469677A (zh) * | 2015-08-21 | 2017-03-01 | 台湾积体电路制造股份有限公司 | 具有双晶界的互连结构及其形成方法 |
| CN106876294A (zh) * | 2017-03-03 | 2017-06-20 | 中国科学院上海微系统与信息技术研究所 | 纳米孪晶铜布线层的制备方法 |
| CN108962774A (zh) * | 2017-05-27 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 一种提高重布线层表面均匀性的方法 |
| CN112420523A (zh) * | 2020-10-21 | 2021-02-26 | 中国科学院微电子研究所 | 一种铜再布线层的制造方法、硅光器件及芯片 |
| CN113013085A (zh) * | 2019-12-20 | 2021-06-22 | 有研工程技术研究院有限公司 | 一种生长具有高温稳定性的纳米孪晶铜的硅通孔填充方法 |
| CN116056344A (zh) * | 2023-03-22 | 2023-05-02 | 浙江花园新能源股份有限公司 | 一种埋入式电阻铜箔的生产工艺及其产品 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1498987A (zh) * | 2002-11-01 | 2004-05-26 | 中国科学院金属研究所 | 一种超高强度超高导电性纳米孪晶铜材料及制备方法 |
| US20050205425A1 (en) * | 2002-06-25 | 2005-09-22 | Integran Technologies | Process for electroplating metallic and metall matrix composite foils, coatings and microcomponents |
| CN101016616A (zh) * | 2007-03-08 | 2007-08-15 | 复旦大学 | 一种纳米尺度孪晶铜薄膜的制备方法 |
| CN102321896A (zh) * | 2011-09-09 | 2012-01-18 | 北京工业大学 | 一种具有高密度孪晶结构的纳米晶镍及其制备方法 |
| CN103413769A (zh) * | 2013-08-27 | 2013-11-27 | 南通富士通微电子股份有限公司 | 晶圆级芯片尺寸封装方法 |
-
2014
- 2014-10-27 CN CN201410581802.6A patent/CN104392939B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050205425A1 (en) * | 2002-06-25 | 2005-09-22 | Integran Technologies | Process for electroplating metallic and metall matrix composite foils, coatings and microcomponents |
| CN1498987A (zh) * | 2002-11-01 | 2004-05-26 | 中国科学院金属研究所 | 一种超高强度超高导电性纳米孪晶铜材料及制备方法 |
| CN101016616A (zh) * | 2007-03-08 | 2007-08-15 | 复旦大学 | 一种纳米尺度孪晶铜薄膜的制备方法 |
| CN102321896A (zh) * | 2011-09-09 | 2012-01-18 | 北京工业大学 | 一种具有高密度孪晶结构的纳米晶镍及其制备方法 |
| CN103413769A (zh) * | 2013-08-27 | 2013-11-27 | 南通富士通微电子股份有限公司 | 晶圆级芯片尺寸封装方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097746A (zh) * | 2015-07-07 | 2015-11-25 | 中国科学院上海微系统与信息技术研究所 | 基于纳米孪晶铜的凸点下金属层及制备方法 |
| CN106469677A (zh) * | 2015-08-21 | 2017-03-01 | 台湾积体电路制造股份有限公司 | 具有双晶界的互连结构及其形成方法 |
| CN106469677B (zh) * | 2015-08-21 | 2019-09-27 | 台湾积体电路制造股份有限公司 | 具有双晶界的互连结构及其形成方法 |
| CN106876294A (zh) * | 2017-03-03 | 2017-06-20 | 中国科学院上海微系统与信息技术研究所 | 纳米孪晶铜布线层的制备方法 |
| CN108962774A (zh) * | 2017-05-27 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 一种提高重布线层表面均匀性的方法 |
| CN108962774B (zh) * | 2017-05-27 | 2020-08-04 | 中芯国际集成电路制造(上海)有限公司 | 一种提高重布线层表面均匀性的方法 |
| CN113013085A (zh) * | 2019-12-20 | 2021-06-22 | 有研工程技术研究院有限公司 | 一种生长具有高温稳定性的纳米孪晶铜的硅通孔填充方法 |
| CN112420523A (zh) * | 2020-10-21 | 2021-02-26 | 中国科学院微电子研究所 | 一种铜再布线层的制造方法、硅光器件及芯片 |
| CN116056344A (zh) * | 2023-03-22 | 2023-05-02 | 浙江花园新能源股份有限公司 | 一种埋入式电阻铜箔的生产工艺及其产品 |
| CN116056344B (zh) * | 2023-03-22 | 2023-09-01 | 浙江花园新能源股份有限公司 | 一种埋入式电阻铜箔的生产工艺及其产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104392939B (zh) | 2017-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104392939A (zh) | 纳米孪晶铜再布线的制备方法 | |
| TWI402939B (zh) | 包含一矽貫通電極之積體電路結構及形成該積體電路結構之方法 | |
| US8609532B2 (en) | Magnetically sintered conductive via | |
| Yang et al. | Effect of Sn surface diffusion on growth behaviors of intermetallic compounds in cu/Ni/SnAg microbumps | |
| TW201108355A (en) | Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package | |
| TW200915455A (en) | Solder bump with inner core pillar in semiconductor package | |
| CN105633038B (zh) | 一种定向生长的铜柱凸点互连结构及其制备方法 | |
| CN105514073B (zh) | 具有限制层的互连结构 | |
| CN108461407B (zh) | 用于恶劣介质应用的键合焊盘保护 | |
| WO2020238914A1 (zh) | 一种高密度线路嵌入转移的扇出型封装结构及其制作方法 | |
| US9589924B2 (en) | Semiconductor structure and method of manufacturing the same | |
| TW201247904A (en) | Ag-based alloy wire and method for manufacturing the same | |
| US20230027664A1 (en) | Bonding structures and methods for forming the same | |
| Kuo et al. | Hybrid Cu-to-Cu bonding with nano-twinned Cu and non-conductive paste | |
| Chen et al. | Microstructure evolution and failure mechanism of electromigration in Ag-alloy bonding wire | |
| CN105097746A (zh) | 基于纳米孪晶铜的凸点下金属层及制备方法 | |
| EP3807929A1 (en) | Semiconductor structure and method for wafer scale chip package | |
| TWI305127B (en) | Circuit board structure capable of performing electrica tests and fabrication method thereof | |
| CN106158828A (zh) | 片间互连结构、片间互连结构的制造方法及封装结构 | |
| Tian et al. | Copper pulse-reverse current electrodeposition to fill blind vias for 3-D TSV integration | |
| CN103456684A (zh) | Tsv背部连接端的制造方法 | |
| CN208028047U (zh) | 缓解互连结构应力的半导体结构 | |
| CN105374775B (zh) | 焊盘、半导体器件和半导体器件的制造工艺 | |
| CN114411233A (zh) | 一种快速制备(100)单晶铜的方法 | |
| CN103794544A (zh) | 一种电镀铜的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170901 |