CN104332467A - 硅控整流器esd保护结构 - Google Patents

硅控整流器esd保护结构 Download PDF

Info

Publication number
CN104332467A
CN104332467A CN201410446607.2A CN201410446607A CN104332467A CN 104332467 A CN104332467 A CN 104332467A CN 201410446607 A CN201410446607 A CN 201410446607A CN 104332467 A CN104332467 A CN 104332467A
Authority
CN
China
Prior art keywords
thyristor
pmos
nmos tube
oxide
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410446607.2A
Other languages
English (en)
Inventor
邓樟鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410446607.2A priority Critical patent/CN104332467A/zh
Publication of CN104332467A publication Critical patent/CN104332467A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种硅控整流器ESD保护结构，包括：一硅控整流器其接地端通过并联的MOS管和第一电阻接地，所述MOS管栅极通过第二电阻接地；所述硅控整流器包括：位于P型阱顶端被P型阱隔离开的第一P+扩散区和第一N+扩散区，位于N型阱顶端被N型阱隔离开的第二P+扩散区和第二N+扩散区；第一P+扩散区和第一N+扩散区相连形成所述所述硅控整流器的接地端，第二P+扩散区和第二N+扩散区相连形成所述所述硅控整流器的静电端。本发明的硅控整流器ESD保护结构能提高硅控整流器开启后过低的骤回电压，能避免瞬态闩锁效应的发生。

Description

硅控整流器ESD保护结构
技术领域
本发明涉及集成电路领域，特别是涉及一种硅控整流器ESD保护结构。
背景技术
静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在至少两个领域造成严重危害。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。
硅控整流器(SCR)具有触发电压可调ESD保护能力强和面积小的优点。在实际应用中，硅控整流器比金属-氧化物-半导体场效应管有着更强的静电泄放能力，在同等条件下，硅控整流器的静电泄放能力是MOSFET的5～7倍。不过硅控整流器开启后位置电压(骤回电压)比较低，被意外出发后闩锁的风险较大，因此不能单独被选作ESD保护器件，特别是不能作为电源和地之间的ESD保护器件。
发明内容
本发明要解决的技术问题是提供一种能调节静电保护触发电压，能提高硅控整流器开启后过低的骤回电压，能避免瞬态闩锁效应的发生的硅控整流器ESD保护结构。
为解决上述技术问题，本发明的硅控整流器，包括：
一硅控整流器其接地端通过并联的MOS管和第一电阻接地，所述MOS管栅极通过第二电阻接地；
所述硅控整流器包括：位于P型阱顶端被P型阱隔离开的第一P+扩散区和第一N+扩散区，位于N型阱顶端被N型阱隔离开的第二P+扩散区和第二N+扩散区；第一P+扩散区和第一N+扩散区相连形成所述所述硅控整流器的接地端，第二P+扩散区和第二N+扩散区相连形成所述所述硅控整流器的静电端。
其中，所述MOS管为NMOS管，该NMOS管源极连接地，漏极连接所述硅控整流器的接地端，栅极通过第二电阻接地。
其中，所述MOS管为PMOS管，该PMOS管漏极连接地，源极连接所述硅控整流器的接地端，栅极通过第二电阻接所述硅控整流器的接地端。
其中，所述硅控整流器其接地端通过MOS管串接地，所述MOS管串与第一电阻形成并联，所述MOS管串各MOS管的栅极相连并通过第二电阻接地。
其中，所述MOS管串由至少两个源漏串联的NMOS管组成；
所述NMOS管串的第一个NMOS管的漏极连接所述硅控整流器的接地端，所述NMOS管串的第一个NMOS管的源极连接其他NMOS管的漏极；
所述NMOS管串的最后一个NMOS管的漏极连接其他NMOS管的源极，所述NMOS管串的最后一个NMOS管的源极连接地。
其中，所述MOS管串由至少两个源漏串联的PMOS管组成；
所述PMOS管串的第一个PMOS管的源极连接所述硅控整流器的接地端，所述PMOS管串的第一个PMOS管的漏极连接其他PMOS管的源极；
所述PMOS管串的最后一个PMOS管的源极连接其他PMOS管的漏极，所述PMOS管串的最后一个PMOS管的漏极连接地。
当本发明硅控整流器静电端有ESD静电时，硅控整流器接地端因为通过第一电阻和地相连处于0电位。随着静电端电压升高，会使得硅控整流器开启进入导通态，静电电流通过硅控整流器和第一电阻流向地端，此时在第一电阻上的电压降会抬升硅控整流器接地端电位，使MOS管的寄生BJT(三极管)开启，至此整个结构开始泄放ESD电流。本发明的触发电压基本上由硅控整流器决定，而开启后的维持电压等于硅控整流器本身维持电压和其所串联的MOS结构的维持电压之和。本发明的硅控整流器ESD保护结构能作为电源和地之间的ESD保护器件。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明硅控整流器的结构示意图。
图2图1硅控整流器的等效电路图。
图3是本发明ESD保护结构第一实施例示意图。
图4是本发明ESD保护结构第二实施例示意图。
图5是本发明ESD保护结构第三实施例示意图。
图6是本发明ESD保护结构第四实施例示意图。
附图标记说明
1 是P型阱
2 是N型阱
3 是第一P+扩散区
4 是第一N+扩散区
5 是第二P+扩散区
6 是第二N+扩散区
N1 是NMOS管
Rpw、Rnw 是等效电阻
Vbp、Vbn 是等效电压
LVSCR 是硅控整流器
R1 是第一电阻
Rg 是第二电阻
A 是硅控整流器接地端
B 是硅控整流器静电端
C 是地
具体实施方式
如图3所示，本发明ESD保护结构第一实施例，包括：
一硅控整流器其接地端通过并联的NMOS管N1和第一电阻R1接地，所述NMOS管N1栅极通过第二电阻接地，所述NMOS管N1源极连接地，所述NMOS管N1漏极连接所述硅控整流器的接地端，栅极通过第二电阻Rg接地；
如图1所示，所述硅控整流器包括：位于P型阱1顶端被P型阱1隔离开的第一P+扩散区3和第一N+扩散区4，位于N型阱2顶端被N型阱2隔离开的第二P+扩散区5和第二N+扩散区6；第一P+扩散区3和第一N+扩散区4相连形成所述所述硅控整流器的接地端A，第二P+扩散区5和第二N+扩散区6相连形成所述所述硅控整流器的静电端B。
如图4所示，本发明ESD保护结构第二实施例，其与本发明第一实施例的区别是：所述硅控整流器其接地端通过MOS管串接地，所述MOS管串与第一电阻R1形成并联，所述MOS管串各MOS管的栅极相连并通过第二电阻Rg接地,此实施例中所述NMOS管串由两个源漏串联的NMOS管组成；
所述NMOS管串的第一个NMOS管的漏极连接所述硅控整流器的接地端A，所述NMOS管串的第一个NMOS管的源极连接第二NMOS管的漏极；
所述NMOS管串的第二NMOS管的漏极连接第一NMOS管的源极，所述NMOS管串的第二NMOS管的源极连接地。
如图5所示，本发明ESD保护结构第三实施例，其与本发明第一实施例的区别是：所述MOS管是PMOS管P1，该PMOS管P1漏极连接地，源极连接所述硅控整流器的接地端A，栅极通过第二电阻Rg接所述硅控整流器的接地端A。
如图6所示，本发明ESD保护结构第四实施例，其与本发明第三实施例的区别是：
所述硅控整流器其接地端通过PMOS管串接地，所述PMOS管串与第一电阻R1形成并联，所述PMOS管串各PMOS管的栅极相连并通过第二电阻Rg接所述硅控整流器的接地端A,此实施例中所述NMOS管串由两个源漏串联的PMOS管组成；
所述PMOS管串的第一个PMOS管的源极连接所述硅控整流器的接地端A，所述PMOS管串的第一个PMOS管的漏极连接第二PMOS管的源极；
所述PMOS管串的第二PMOS管的源极连接第一PMOS管的漏极，所述PMOS管串的第二PMOS管的漏极连接地。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (6)

1.一种硅控整流器ESD保护结构，其特征是，包括：
一硅控整流器其接地端通过并联的MOS管和第一电阻接地，所述MOS管栅极通过第二电阻接地；
所述硅控整流器包括：位于P型阱顶端被P型阱隔离开的第一P+扩散区和第一N+扩散区，位于N型阱顶端被N型阱隔离开的第二P+扩散区和第二N+扩散区；第一P+扩散区和第一N+扩散区相连形成所述所述硅控整流器的接地端，第二P+扩散区和第二N+扩散区相连形成所述所述硅控整流器的静电端。
2.如权利要求1所述硅控整流器ESD保护结构，其特征是：所述MOS管为NMOS管，该NMOS管源极连接地，漏极连接所述硅控整流器的接地端，栅极通过第二电阻接地。
3.如权利要求1所述硅控整流器ESD保护结构，其特征是：所述MOS管为PMOS管，该PMOS管漏极连接地，源极连接所述硅控整流器的接地端，栅极通过第二电阻接所述硅控整流器的接地端。
4.如权利要求1所述硅控整流器ESD保护结构，其特征是：所述硅控整流器其接地端通过MOS管串接地，所述MOS管串与第一电阻形成并联，所述MOS管串各MOS管的栅极相连并通过第二电阻接地。
5.如权利要求4所述硅控整流器ESD保护结构，其特征是：所述MOS管串由至少两个源漏串联的NMOS管组成；
所述NMOS管串的第一个NMOS管的漏极连接所述硅控整流器的接地端，所述NMOS管串的第一个NMOS管的源极连接其他NMOS管的漏极；
所述NMOS管串的最后一个NMOS管的漏极连接其他NMOS管的源极，所述NMOS管串的最后一个NMOS管的源极连接地。
6.如权利要求5所述硅控整流器ESD保护结构，其特征是：所述MOS管串由至少两个源漏串联的PMOS管组成；
所述PMOS管串的第一个PMOS管的源极连接所述硅控整流器的接地端，所述PMOS管串的第一个PMOS管的漏极连接其他PMOS管的源极；
所述PMOS管串的最后一个PMOS管的源极连接其他PMOS管的漏极，所述PMOS管串的最后一个PMOS管的漏极连接地。
CN201410446607.2A 2014-09-03 2014-09-03 硅控整流器esd保护结构 Pending CN104332467A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410446607.2A CN104332467A (zh) 2014-09-03 2014-09-03 硅控整流器esd保护结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410446607.2A CN104332467A (zh) 2014-09-03 2014-09-03 硅控整流器esd保护结构

Publications (1)

Publication Number Publication Date
CN104332467A true CN104332467A (zh) 2015-02-04

Family

ID=52407167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410446607.2A Pending CN104332467A (zh) 2014-09-03 2014-09-03 硅控整流器esd保护结构

Country Status (1)

Country Link
CN (1) CN104332467A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833884A (zh) * 2017-11-02 2018-03-23 杰华特微电子（杭州）有限公司 用于静电保护的可控硅电路及其器件结构
CN108039347A (zh) * 2018-01-17 2018-05-15 上海长园维安微电子有限公司 一种集成超低电容大骤回tvs的共模滤波器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270813A (ja) * 2007-04-18 2008-11-06 Robert Bosch Gmbh 反復されるパルス負荷のもとでの改善されたｅｓｄ保護機能を備えた回路
CN201717627U (zh) * 2010-06-28 2011-01-19 山东佰测仪表有限公司 压力变送器防静电保护电路
CN103730458A (zh) * 2012-10-15 2014-04-16 上海华虹宏力半导体制造有限公司 硅控整流器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270813A (ja) * 2007-04-18 2008-11-06 Robert Bosch Gmbh 反復されるパルス負荷のもとでの改善されたｅｓｄ保護機能を備えた回路
CN201717627U (zh) * 2010-06-28 2011-01-19 山东佰测仪表有限公司 压力变送器防静电保护电路
CN103730458A (zh) * 2012-10-15 2014-04-16 上海华虹宏力半导体制造有限公司 硅控整流器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833884A (zh) * 2017-11-02 2018-03-23 杰华特微电子（杭州）有限公司 用于静电保护的可控硅电路及其器件结构
CN107833884B (zh) * 2017-11-02 2023-06-23 杰华特微电子股份有限公司 用于静电保护的可控硅电路及其器件结构
CN108039347A (zh) * 2018-01-17 2018-05-15 上海长园维安微电子有限公司 一种集成超低电容大骤回tvs的共模滤波器件

Similar Documents

Publication Publication Date Title
CN102456685B (zh) 高压静电保护器件
CN103985710B (zh) 一种双向scr结构的esd防护器件
CN102025135B (zh) 一种esd保护装置
CN102569360A (zh) 一种基于二极管辅助触发的双向可控硅器件
CN102142440A (zh) 一种可控硅器件
CN108122904A (zh) 一种esd保护结构
CN106653736A (zh) Esd保护电路及其半导体器件
CN104269402A (zh) 一种堆叠scr-ldmos的高压esd保护电路
CN103730458B (zh) 硅控整流器
CN104332467A (zh) 硅控整流器esd保护结构
CN107039422A (zh) 一种集成电路esd全芯片防护电路
CN102208455B (zh) 硅控整流器
CN109449156A (zh) 一种端口静电释放保护电路
CN102544068B (zh) 一种基于pnp型三极管辅助触发的双向可控硅器件
CN108305873A (zh) 静电放电钳位器件以及静电放电钳位电路
CN102270658B (zh) 一种低触发电压低寄生电容的可控硅结构
CN104241276B (zh) 一种堆叠stscr‑ldmos的高压esd保护电路
CN104465666B (zh) Soi工艺的静电保护结构及其构成的静电保护电路
CN102938403B (zh) 一种用于esd保护的低压触发scr器件
CN104465653A (zh) 高压静电保护结构
CN104143549B (zh) 一种静电释放保护电路版图及集成电路
CN104637934A (zh) Esd保护器件
CN102222669B (zh) 一种用于静电防护的可控硅
CN102544066B (zh) 一种基于npn型三极管辅助触发的双向可控硅器件
CN108461488A (zh) 静电放电钳位器件、电路及静电放电保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150204

RJ01 Rejection of invention patent application after publication