具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体图示,进一步阐述本发明。
请参考图1所示,本发明提供一种相位精确可调双路时钟产生电路,包括时钟产生电路1、电压控制电路2和压控延迟调节电路3;其中,
所述时钟产生电路1的输入端连接外部参考时钟输入信号,该信号经过所述时钟产生电路1生成两路相位差基本为180°的差分时钟信号,并将两路差分时钟信号输出至所述压控延迟调节电路3;
所述电压控制电路2用于产生两路精确电压控制信号,并输出至所述压控延迟调节电路3;
所述压控延迟调节电路3用于接收所述两路差分时钟信号,并分别在对应一路所述精确电压控制信号的控制下,使一路所述差分时钟信号输入时和输出后的信号相位发生改变,最终将两路差分时钟信号精确调节至180°相位差。
本发明提供的相位精确可调双路时钟产生电路中,所述时钟产生电路将产生的两路差分时钟信号,以及所述电压控制电路将产生的两路精确电压控制信号,均输出至所述压控延迟调节电路中,所述压控延迟调节电路分别在对应一路所述精确电压控制信号的控制下,使一路所述差分时钟信号输入时和输出后的信号相位发生改变,最终将两路差分时钟信号精确调节至180°相位差,有效实现了将一个时钟信号转换为两路相位差180°并且相位精确可调的差分时钟信号,消除了交错采样时间失配问题。
作为具体实施例,请参考图2所示,所述时钟产生电路1包括时钟缓冲器U1、隔直电容C10、滤波电容C11和C12;所述时钟产生电路1的输入端CLKIN(接外部参考时钟输入信号)经隔直电容C10后与所述时钟缓冲器U1的D端连接,所述滤波电容C11和C12并联后一端接地,另一端与所述时钟缓冲器U1的D*端、VREF端和VT端连接,所述时钟缓冲器U1的输出端Q1和Q2分别输出一路差分时钟信号,且两路输出正负端反接,达到输出两路差分时钟信号的相位差基本为180°,具体包括第一路的CLKIN1P和CLKIN1N以及第二路的CLKIN2P和CLKIN2N,这两对差分时钟信号即为所述压控延迟调节电路3的输入信号。
作为优选实施例,所述时钟缓冲器U1采用美国ADI公司生产的型号为ADCLK925时钟/数据缓冲电路,该时钟/数据缓冲电路工作频率高达7.5GHz,具有非常宽的频率范围,因此可满足目前绝大多数时间交错采样系统时钟采样率需求;同时,时钟通路只有ADI公司的ADCLK925型时钟/数据缓冲电路一个有源器件,该电路抖动有效值为60fs(飞秒),其余均为无源器件,因此本时钟产生电路自生所产生的相位噪声非常低,时钟相位噪声基本上取决于参考源的相位噪声。
作为具体实施例,请参考图3所示,所述电压控制电路2包括D/A转换器U2和U3、双路运算放大器U4、电阻R10~R15、电容C13和C14;所述D/A转换器U2的CS、CLK和DIN输入端分别接收一个标准SPI控制信号,所述D/A转换器U2的输出经由电阻R10和电容C13构成的低通滤波器后与所述双路运算放大器U4的IN1+连接;所述D/A转换器U3的CS输入端接收一个标准SPI控制信号,所述D/A转换器U3的输出经由电阻R11和电容C14构成的低通滤波器后与所述双路运算放大器U4的IN2+连接;所述电阻R12和R13以及电阻R14和R15分别构成所述双路运算放大器U4的两个反馈环路,形成同向比例运算电路,即所述电阻R12和R13串联后一端接地,另一端与所述双路运算放大器U4的第一电压输出端OUT1连接,且所述双路运算放大器U4的IN1-连接至电阻R12和R13之间;同理,所述电阻R14和R15串联后一端接地,另一端与所述双路运算放大器U4的第二电压输出端OUT2连接,且所述双路运算放大器U4的IN2-连接至电阻R14和R15之间;所述双路运算放大器U4的OUT1和OUT2端分别输出一路精确电压控制信号,每一路精确电压控制信号作为本电压控制电路2的电压信号输出,并通过电压输出端Delay_bias1和Delay_bias2输出至所述压控延迟调节电路3的压控输入端。同时,对应所述D/A转换器U2的CS、CLK和DIN输入端和所述D/A转换器U3的CS端,所述电压控制电路2有四个控制输入端,分别为CS1、SCLK、SDI和CS2,用户可通过这四个标准SPI控制信号控制所述D/A转换器U2和U3的输出电压。在本实施例提供的电压控制电路2中,只有1组标准SPI控制信号,因此用户操作简单,使用方便。
作为优选实施例,请参考图3所示,所述D/A转换器U2和U3采用TI公司生产的型号为DAC7311低功耗单通道12位D/A转换电路,所述D/A转换器U2和U3的电源电压VCC为3.3V,可产生最大3.3V的输出电压,电阻R13/R12和电阻R15/R14的值为2,同向放大倍数为3,因此所述电压控制电路2可以产生0~9.9V,分辨率为12位的精确电压控制信号,可以得到很好的控制精度;所述双路运算放大器U4采用ADI公司生产的型号为AD822双路运算放大器,其电源电压VEE为15V。
作为优选实施例,所述压控延迟调节电路3包括第一组差分滤波器、第二组差分滤波器、第一电压偏置网络和第二电压偏置网络;所述第一组差分滤波器接收一路所述差分时钟信号,所述第二组差分滤波器接收另一路所述差分时钟信号,所述第一电压偏置网络接收一路所述精确电压控制信号,所述第二电压偏置网络接收另一路所述精确电压控制信号;所述第一组差分滤波器在一路所述精确电压控制信号的控制下,使所述第一组差分滤波器接收的一路所述差分时钟信号输入时和输出后的信号相位发生改变,所述第二组差分滤波器在另一路所述精确电压控制信号的控制下,使所述第二组差分滤波器接收的另一路所述差分时钟信号输入时和输出后的信号相位发生改变。本实施通过两组电压偏置网络,将两路精确电压控制信号接收至两组差分滤波器中,两组差分滤波器在两组精确电压控制信号的控制下,将两组差分滤波器中的两路差分时钟信号精确调节至180°相位差。当然,本领域技术人员在前述方式的基础上,还可以采用其它的方式进行调节,只要能够将两路差分时钟信号精确调节至180°相位差即可。
作为优选实施例,请参考图4所示,所述第一组差分滤波器包括电感L1~L6、电容C1~C8、电阻R5和R6,所述电感L1、L2、L3顺序串联,电感L4、L5、L6顺序串联,电容C1、C2、C3、C4顺序串联,电容C5、C6、C7、C8顺序串联;电容C1~C4串联后的一端连接于电感L1和L2之间,另一端连接于电感L4和L5之间,电容C5~C8串联后的一端连接于电感L2和L3之间,另一端连接于电感L5和L6之间,电容C2、C3、C6和C7为变容二极管(由于在本发明中利用的是其电容特性,故按电容符号进行标注);电阻R5一端接地,另一端连接于电容C2和C3之间,电阻R6一端接地,另一端连接于电容C6和C7之间,由此组成一组差分5阶L-C-L低通滤波器,该组差分滤波器通过输入端CLKIN1P和CLKIN1N将所述时钟产生电路1产生的一路差分时钟信号CLKIN1P和CLKIN1N接入,并通过输出端CLKOUT1P和CLKOUT1N将调节后的该路差分时钟信号输出;所述第一电压偏置网络包括电阻R1~R4和电容C9,电阻R1和R2串联后一端连接于电容C1和C2之间,另一端连接于电容C5和C6之间;电阻R3和R4串联后一端连接于电容C3和C4之间,另一端连接于电容C7和C8之间,电阻R1和R2之间以及电阻R3和R4之间共同设有一个用于接收一路所述精确电压控制信号的第一接收节点(即Delay_bias1);电容C9一端接地,另一端与所述第一接收节点连接;由此,第一电压偏置网络将所述电压控制电路2的电压输出端Delay_bias1接至C2、C3、C6和C7四个变容二极管,实现对其电容大小的控制。
作为优选实施例,请参考图4所示,所述第二组差分滤波器包括电感L7~L12、电容C15~C18、电容C20~C23、电阻R23和R24,所述电感L7、L8、L9顺序串联,电感L10、L11、L12顺序串联,电容C15、C20、C21、C16顺序串联,电容C17、C22、C23、C18顺序串联;电容C15、C20、C21、C16串联后的一端连接于电感L7和L8之间,另一端连接于电感L10和L11之间,电容C17、C22、C23、C18串联后的一端连接于电感L8和L9之间,另一端连接于电感L11和L12之间,电容C20、C21、C22和C23为变容二极管(由于在本发明中利用的是其电容特性,故按电容符号进行标注);电阻R23一端接地,另一端连接于电容C20和C21之间,电阻R24一端接地,另一端连接于电容C22和C23之间,由此组成另一组差分5阶L-C-L低通滤波器,该组差分滤波器通过输入端CLKIN2P和CLKIN2N将所述时钟产生电路1产生的另一路差分时钟信号CLKIN2P和CLKIN2N接入,并通过输出端CLKOUT2P和CLKOUT2N将调节后的该路差分时钟信号输出;所述第二电压偏置网络包括电阻R19~R22和电容C19,电阻R19和R20串联后一端连接于电容C15和C20之间,另一端连接于电容C17和C22之间;电阻R21和R22串联后一端连接于电容C21和C16之间,另一端连接于电容C23和C18之间,电阻R19和R20之间以及电阻R21和R22之间共同设有一个用于接收另一路所述精确电压控制信号的第二接收节点(即Delay_bias2);电容C19一端接地,另一端与所述第二接收节点连接;由此,第二电压偏置网络将所述电压控制电路2的电压输出端Delay_bias2接至C20、C21、C22和C23四个变容二极管,实现对其电容大小的控制。
在前述具体实施例中,创新性地采用变容二极管取代传统电容,通过改变所述压控延迟调节电路中差分滤波器的电容参数,使差分滤波器中输入时和输出后的差分时钟信号相位发生改变;同时,由于控制电压由D/A转换器产生,且所选变容二极管在电压变化区间电容值基本呈线性变化,因此相位调节精度直接取决于D/A转换器的分辨率,当选用前述实施例中高精度D/A转换器时,可以得到很好的控制精度,从而实现两路时钟相位可调节且调节精度高。
从前述实施例的描述可知,通过改变差分滤波器中变容二极管的电容值,可以改变差分时钟信号输入时和输出后的信号相位关系,达到延迟调节的目的。为了更好地对信号相位调节进行理解,以下将相位调节的原理进行详细说明:
以单端形式推导可调节延迟时间与可变电容的关系,以第一路差分时钟的正端(CLKIN1P)为例,下面推导计算过程。假设L1=L3=L1,L2=L2,C1=C5=C1,C2=C6=C2,根据基尔霍夫定律列出等式:
其中,通过化简可得:
假设 可计算求得:
通过变换得到:
其中,
对于u(t)=Vin, 则:
通过拉普拉斯逆变化可得到:
公式(6)其实就是所述压控延迟调节电路3的传输特性公式,包含了电容和相位之间的关系。
作为具体实施例,每路所述精确电压控制信号的控制电压为1-10伏,对应所述变容二极管的电容变化为2~14皮法,由此可以实现每组差分滤波器中4个变容二极管的电容值随压控输入端控制电压的改变,电容值在2~14皮法(pF)之间变化,从而影响输出时钟的相位,所述电压控制电路2输出电压由标准SPI直接控制。
作为具体实施例,所述变容二极管采用NXP公司生产的型号为BB184变容二极管,由此可以保证变容二极管在电压变化区间电容值基本呈线性变化,变容二极管阴极接10V电压时节电容典型值为2pF;接1V电压时,节电容典型值为14pF。
本发明的一个具体应用示例如下:L1=L3=L4=L6=2.7nH,L2=L5=5.6nH,C1=C5=C4=C8=4.7pF,R1=R2=R3=R4=R5=R6=100kΩ,同样的L7=L9=L10=L12=2.7nH,L8=L11=5.6nH,C15=C17=C16=C18=4.7pF,R19=R20=R21=R22=R23=R24=100kΩ,外部输入时钟信号CLKIN频率为250MHz,经过计算仿真,在Delay_bias1和Delay_bias2分别接1V、9.9V和9.9V、1V时,也就是两路变容二极管电容值分别为2pF、14pF和14pF、2pF时,两路时钟(CLKIN1P、CLKIN1N和CLKIN2P、CLKIN2N)之间的相位差分别约为-126ps~+126ps,其中一种条件下的延迟仿真如图5所示。为了更为直观的表达出延迟调节电路的效果,该仿真中延迟调节电路输入端施加的激励信号为两路相位完全相同的时钟信号。从图5中可以看出,在施加两路相位相同的时钟信号输入条件下,两路输出信号的相位发生了变化,说明本发明的延迟调节功能是有效可行的。
以上仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构,直接或间接运用在其他相关的技术领域,均同理在本发明的专利保护范围之内。