CN112073051A - 数字隔离芯片 - Google Patents

Abstract

本发明提供了一种数字隔离芯片，所述数字隔离芯片包括并行设置的一路时钟信号传输通道和至少一路数据传输通道，所述时钟信号传输通道包括时钟生成器和时钟缓冲器，所述数据传输通道包括第一端和第二端；所述时钟生成器和第一端相连接，所述时钟缓冲器和第二端相连接。从而数据传输通道的两端均可在关联时钟的控制下，可利用时钟生成器或时钟缓冲器处产生的时钟信号对第一端或第二端的数据信号进行采样，无需复杂编码，即可传输至第二端或第一端，并最终恢复到原始的输入信号进行输出。因此，本发明中，可避免引入复杂的时钟恢复模块，简化多通道数据编码方式，减少数字隔离芯片的尺寸面积，降低芯片成本，实现高速的多通道数字隔离信号传输。

Description

数字隔离芯片

技术领域

本发明涉及隔离技术设计领域，特别涉及一种数字隔离芯片。

背景技术

数字隔离芯片是一种在电气隔离的两个电压域之间进行数字信号传输的芯片，它可以为设备提供电气绝缘，能够隔离地回路以及隔离噪声，提高接口的抗干扰能力。随着系统对高数据率吞吐量、半双工/全双工通信、多通道并行传输等性能要求的提升，用户对多通道数字隔离芯片的需求也越来越复杂。

而现有技术中，通常根据系统所需通道的数目来复制扩展堆积独立的单通道数字隔离器，同时根据系统所需传输方向来确定每个单通道数字隔离器的传输方向。例如需要输入“000”信号，则输入端需要同步发送三个低电平信号，并同步通过三个隔离器传输至输出端，输出端的三个接收器同步接收。

但是这种简单的多通道集成方式会显著增加数字隔离芯片的尺寸面积，并且这种影响会随着通道数目的增加而越来越明显，导致芯片成本过高，并最终影响到系统的总体积和总成本。

因而，目前还有另一种技术方案，即使用一个隔离器，并采用多路复用的方式。具体的，隔离器一侧设置有时钟生成器、输入锁存器和多通道数据报文编码模块，其另一侧设置有时钟恢复模块、多通道数据报文解码模块和输出锁存器。从而，时钟恢复模块可从接收到的编码信号中提取并恢复时钟信号，而解码模块即可借助该时钟信号对接收到的串行编码信号本身进行解码，并重新恢复为并行的多通道信号进行输出。

但是，此种技术方案中，为了适配接收端的时钟恢复模块，编码时必须采用诸如曼彻斯特编码等方式，以牺牲传输带宽的代价来达到时钟信号和数据信号复用同一隔离器的目的。并且，常用的时钟恢复电路需要借助额外的锁相环或者延迟锁相环电路，电路模块设计复杂，精度要求高，占用面积大，无法满足低成本多通道数字隔离芯片需求。

因此，必须设计一种芯片成本更低的数字隔离芯片。

发明内容

为解决上述问题之一，本发明提供了一种数字隔离芯片，所述数字隔离芯片包括并行设置的一路时钟信号传输通道和至少一路数据传输通道，所述时钟信号传输通道包括时钟生成器和时钟缓冲器，所述数据传输通道包括第一端和第二端；所述时钟生成器和第一端相连接，所述时钟缓冲器和第二端相连接。

作为本发明的进一步改进，所述时钟信号传输通道包括时钟隔离器，所述时钟隔离器位于时钟生成器和时钟缓冲器之间。

作为本发明的进一步改进，所述数据传输通道设置有两路且包括第一数据传输通道和第二数据传输通道，所述第一数据传输通道的第一端用以接收并行数据、第二端用以输出并行数据，所述第二数据传输通道的第二端用以接收并行数据、第一端用以输出并行数据。

作为本发明的进一步改进，所述第一数据传输通道包括位于第一端的第一并串转换器和位于第二端的第一串并转换器，所述第二数据传输通道包括位于第一端的第二串并转换器和位于第二端的第二并串转换器。

作为本发明的进一步改进，所述数据传输通道包括数据隔离器，所述数据隔离器设置有两个且包括第一隔离器和第二隔离器，所述第一隔离器连接于第一数据传输通道内，第二隔离器连接于第二数据传输通道内。

作为本发明的进一步改进，所述第一数据传输通道和第二数据传输通道可同时工作。

作为本发明的进一步改进，所述数据传输通道包括数据隔离器，所述数据隔离器设置有一个，所述第一数据传输通道和第二数据传输通道共用一个数据隔离器。

作为本发明的进一步改进，在同一时刻下，所述第一传输通道和第二传输通道仅有一个在工作状态。

作为本发明的进一步改进，所述数据传输通道中的串行数据流包括依次连接的帧头信息、串行数据和校验信息。

作为本发明的进一步改进，所述数据隔离器包括电容式隔离器、变压器隔离器、光耦隔离器、磁耦隔离器中的一种。

与现有技术相比，本发明中，所述时钟信号传输通道用以传输时钟信号，数据传输通道用以传输数据信号，并且时钟信号传输通道和数据传输通道的两端均相连接，从而数据传输通道的两端均可在关联时钟的控制下，可利用时钟信号对数据传输通道的第一端或第二端的数据信号进行采样，无需复杂编码，即可传输至第二端或第一端，并最终恢复到原始的输入信号进行输出。因此，本发明中，通过增加一路专门用以传输时钟信号的时钟信号传输通道，从而避免引入复杂的时钟恢复模块，简化多通道数据编码方式，减少数字隔离芯片的尺寸面积，降低芯片成本，实现高速的多通道数字隔离信号传输。

附图说明

图1为本发明数字隔离芯片的第一种具体实施例的结构示意图；

图2为本发明数字隔离芯片的第二种具体实施例的结构示意图；

图3是本发明中第一种具体实施例的时序图；

图4是本发明中第二种具体实施例的时序图。

具体实施例

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

如图1至图4所示，本发明提供了一种数字隔离芯片100，所述数字隔离芯片100包括并行设置的一路时钟信号传输通道10和至少一路数据传输通道，所述时钟信号传输通道10包括时钟生成器12和时钟缓冲器13，所述数据传输通道包括第一端和第二端；所述时钟生成器12和第一端相连接，所述时钟缓冲器13和第二端相连接。

由于，所述时钟信号传输通道10用以传输时钟信号，数据传输通道用以传输数据信号，并且时钟信号传输通道10和数据传输通道的两端均相连接，从而数据传输通道的两端均可在关联时钟的控制下，可利用时钟生成器12或时钟缓冲器13处产生的时钟信号对数据传输通道的第一端或第二端的数据信号进行采样，无需复杂编码，即可传输至第二端或第一端，并最终恢复到原始的输入数据信号进行输出。因此，本发明中，通过增加一路专门用以传输时钟信号的时钟信号传输通道10，从而避免引入复杂的时钟恢复模块，简化多通道数据编码方式，减少数字隔离芯片100的尺寸面积，降低芯片成本，实现高速的多通道数字隔离信号传输。

如图1和2所示，所述时钟信号传输通道10包括时钟隔离器11，所述时钟隔离器11位于时钟生成器12和时钟缓冲器13之间。

所述时钟隔离器11支持单向数据传输，专门用于传输时钟信号。所述时钟生成器12可生成时钟信号，并与数据传输通道的第一端相连接以进行数据采样编码。同样的，时钟缓冲器13连接于时钟隔离器11的后侧，所述时钟缓冲器13中输出的时钟信号和时钟生成器12生成的时钟信号由于经过了时钟隔离器11的传输，产生一定的时延，但是其波形结构都完全一样。因而，也可以根据时钟缓冲器13中输出的时钟信号对数据传输通道的第二端的数据进行解码。当然，在进行反向数据传输时，也可以根据时钟缓冲器13中输出的时钟信号对数据传输通道的第二端的数据进行采样编码，同样的，再根据时钟生成器12处生成的时钟信号对数据传输通道的第一端的数据进行解码。

所述数据传输通道设置有两路且包括第一数据传输通道20和第二数据传输通道30，所述第一数据传输通道20的第一端用以接收并行数据、第二端用以输出并行数据，所述第二数据传输通道30的第二端用以接收并行数据、第一端用以输出并行数据。即，并行数据可自所述第一数据传输通道20的第一端传导至第二端，并行数据也可自所述第二数据传输通道30的第二端传导至第一端。在本发明中，如图1和2中所示，所述数据传输通道设置有两路且可形成双向的传输通道。当然，若所述数据传输通道设置有并行的其他通路，则也可以达到本发明的目的。

具体的，所述第一数据传输通道20包括位于第一端的第一并串转换器21和位于第二端的第一串并转换器22，所述第二数据传输通道30包括位于第一端的第二串并转换器31和位于第二端的第二并串转换器32。

显然的，输入并串转换器和串并转换器的数据信号不同，并串转换器与至少两路信号通道相连接，以将输入并串转换器的多路数字信号转换为一路数字信号；而串并转换器也与至少两路信号通道相连接，以将输入串并转换器的一路数据信号转换为至少两路数据信号。例如，所述第一数据传输通道20的第一并串转换器21的输入信号为M路数据信号，第二数据传输通道30的第二并串转换器32的输入信号为N路数据信号，其中M+N＞3，且M和N均大于1。

具体的，如附图3和4中所示，M＝6，N＝2。且所述第一并串转换器21所需要传输的数据信号DIN_A[6:1]＝“110110”，即为六路的信号通道，且该六路的信号通道分别为“高电平、高电平、低电平、高电平、高电平、低电平”；而第二并串转换器32所需要传输的数据信号DIN_B[2:1]＝“10”，即为两路的信号通道，且该两路的信号通道分别为“高电平、低电平”。

而经过第一并串转换器21后，信号通道转换为一路，数据信号变为连续的方波信号，且为“110110”；同样的，经过第二并串转换器32后，信号通道也转换为一路，数据信号变为连续的方波信号，且为“10”。

因此，M路数据从左到右进入第一并串转换器21并转换为一路数据信号，进而经过第一串并转换器22，再恢复为M路数据。N路数据从右到左进入第二并串转换器32并转换为一路数据信号，进而经过第二串并转换器31，再恢复为N路数据。

另外，本发明中，提供了两种数据传输通道20的具体结构。

第一种实施例中，如图1所示，所述数据传输通道包括数据隔离器，所述数据隔离器设置有两个且包括第一隔离器23和第二隔离器33，所述第一隔离器23连接于第一数据传输通道20内，第二隔离器33连接于第二数据传输通道30内。

因而，如图1所示，本具体实施例中相当于实际包括三个隔离器，且时钟隔离器11专门用于时钟信号的传输，第一隔离器23和第二隔离器33分别设置于第一数据传输通道20和第二数据传输通道30内。由于本实施例中采用两个数据隔离器进行数据传输，因而所述第一数据传输通道20和第二数据传输通道30可同时工作。

因此，本具体实施例中，时钟生成器12产生时钟信号，并通过时钟隔离器11，进而再到达时钟缓冲器13，所述时钟生成器12和时钟缓冲器13上可产生时延不同的时钟信号，并且第一隔离器23和第二隔离器33可进行双向的数据传输，从而可使得第一数据传输通道20和第二数据传输通道30的两端均可在关联时钟的控制下。并且第一数据传输通道20和第二数据传输通道30可在时钟信号的控制下各自对输入的多通道数据信号进行采样和并串转换，无需复杂编码，并借助第一隔离器23和第二隔离器33将数据信号从第一端发送至第二端或从第二端发送至第一端，并通过各自对应的第一串并转换器22或第二串并转换器31恢复获得原始的多通道数据信号。

如图3中所示为图1中的数字隔离芯片100的信号传输波形示意图。其中，M＝6，N＝2，则输入第一数据传输通道20的第一并串转换器21的多通道数据信号DIN_A[6:1]为[110110]，并由DIN_A[6:1]端口向DOUT_B[6:1]端口传输。在本实施方式中，所述第一并串转换器21在时钟信号的控制下对DIN_A[6:1]端口的六路数据信号进行采样，并完成并串转换。本实施例中，采用单时钟周期的“1”或“0”来分别表征各通道数据信号在采样时刻的高低电平状态，无需复杂编码。

并且，为了保证高速串行数据码流的传输可靠性，传输通道中除了信号信息之外，还增加了额外的帧头信息和校验信息。即，所述数据传输通道中的串行数据流包括依次连接的帧头信息、串行数据和校验信息。其中，帧头信息为“header”，例如本例中为“001”，校验信息为“checksum”，例如本例中为“1”。因此，本实施例中的第一并串转换器21实际上所传输的串行数据流为“001_011011_1”。

时钟信号由时钟隔离器11传输，而在该时钟控制下的第一并串转换器21输出的串行数据信号由第一隔离器23传输。经过一定的通道传输延时后，时钟信号由时钟缓冲器13接收，串行数据信号由第一串并转换器22接收。此时由于DIN_A[6:1]端口和DOUT_B[6:1]端口都关联了时钟，所以第一串并转换器22可以对接收的串行数据流信号进行直接转换，通过帧头信息定位到数据码流起始位置，通过校验信息判定数据有效性，最终完成串并转换，恢复得到DOUT_B[6:1]＝“110110”。

由于，本实施例中，采用了第一隔离器23和第二隔离器33，分别应用于第一数据传输通道20和第二数据传输通道30内进行数据传输，因而，第一数据传输通道20和第二数据传输通道30可以进行同步的数据传输。

因此，在上述6路数据信号自DIN_A[6:1]端口向DOUT_B[6:1]端口传输的过程中，2路数据信号也同步自DIN_B[2:1]向DOUT_A[2:1]端口传输。同样的，在关联时钟信号控制下，第二并串转换器32完成对DIN_B[2:1]端口的信号采样，如本例中DIN_B[2:1]＝“10”。与上述转换过程同理，在增加帧头信息和校验信息之后，第二并串转换器32所传输的串行数据码流为“001_01_0”。

第二并串转换器32输出的串行数据信号由第二隔离器33传输。经过一定的通道传输延时后，串行数据信号由第二串并转换器31接收。同样由于DIN_B[2:1]和DOUT_A[2:1]两端都具备关联时钟，所以第二串并转换器31可以对接收信号进行直接转换，通过帧头信息定位到数据码流起始位置，通过校验信息判定数据有效性，最终完成串并转换，恢复得到DOUT_A[2:1]＝“10”。

第二种实施例中，如图2和4所示，所述数据传输通道包括数据隔离器40，所述数据隔离器40设置有一个，所述第一数据传输通道20和第二数据传输通道30共用一个数据隔离器40。因而，本具体实施例中相当于实际包括两个隔离器，且时钟隔离器11专门用以时钟信号的传输，数据隔离器40同时设置于第一数据传输通道20和第二数据传输通道30内。由于本实施例中仅采用一个数据隔离器40进行数据传输，因而所述第一数据传输通道20和第二数据传输通道30不可同时工作。

所述数据隔离器40实际上包括四个连通节点且分别与第一串并转换器22、第一并串转换器21、第二串并转换器31及第二并串转换器32相连接。并且，其数据传输的方式与第一种实施例中相同，2路数据信号也为在时钟信号的关联下从DIN_A[6:1]端口向DOUT_B[6:1]端口传输，或从DIN_B[2:1]向DOUT_A[2:1]端口传输。并且其传输通道中也会额外增加帧头信息和校验信息。这与上述第一种实施例中相同，因此不再赘述。

与第一种实施例中不同的是，由于本实施例中仅采用一个数据隔离器40，因而在同一时刻下，所述第一数据传输通道20和第二数据传输通道30仅有一个在工作状态。

具体的，如图4中所示，本实施例中的数字隔离芯片100中还可产生用以切换第一数据传输通道20和第二数据传输通道30工作状态的控制信号control。从图上可以看出，该控制信号control为低电平时，数据隔离器40与第一数据传输通道20相连接的两个接口TX_A/RX_B被接通，从而第一数据传输通道20工作，进行串行数据流的传输。相反的，该控制信号control为高电平时，数据隔离器40与第二数据传输通道30相连接的两个接口TX_B/RX_A被接通，从而第二数据传输通道30工作，进行串行数据流的传输。

另外，需要说明的是，本发明中，所述数据隔离器包括电容式隔离器、变压器隔离器、光耦隔离器、磁耦隔离器中的一种，当然所述时钟隔离器11也包括电容式隔离器、变压器隔离器、光耦隔离器、磁耦隔离器中的一种。当然，若本发明中采用的隔离器为其他隔离器，则也可以达到本发明的目的。

综上所述，所述时钟信号传输通道10用以传输时钟信号，数据传输通道用以传输数据信号，并且时钟信号传输通道10和数据传输通道的两端均相连接，从而数据传输通道的两端均可在关联时钟的控制下，可利用时钟生成器12或时钟缓冲器13处产生的时钟信号对数据传输通道的第一端或第二端的数据信号进行采样，无需复杂编码，即可传输至第二端或第一端，并最终恢复到原始的输入信号进行输出。因此，本发明中，通过增加一路专门用以传输时钟信号的时钟信号传输通道10，从而避免引入复杂的时钟恢复模块，简化多通道数据编码方式，减少数字隔离芯片100的尺寸面积，降低芯片成本，实现高速的多通道数字隔离信号传输。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种数字隔离芯片，其特征在于，所述数字隔离芯片包括并行设置的一路时钟信号传输通道和至少一路数据传输通道，所述时钟信号传输通道包括时钟生成器和时钟缓冲器，所述数据传输通道包括第一端和第二端；所述时钟生成器和第一端相连接，所述时钟缓冲器和第二端相连接。

2.根据权利要求1所述的数字隔离芯片，其特征在于，所述时钟信号传输通道包括时钟隔离器，所述时钟隔离器位于时钟生成器和时钟缓冲器之间。

3.根据权利要求1所述的数字隔离芯片，其特征在于，所述数据传输通道设置有两路且包括第一数据传输通道和第二数据传输通道，所述第一数据传输通道的第一端用以接收并行数据、第二端用以输出并行数据，所述第二数据传输通道的第二端用以接收并行数据、第一端用以输出并行数据。

4.根据权利要求3所述的数字隔离芯片，其特征在于，所述第一数据传输通道包括位于第一端的第一并串转换器和位于第二端的第一串并转换器，所述第二数据传输通道包括位于第一端的第二串并转换器和位于第二端的第二并串转换器。

5.根据权利要求3所述的数字隔离芯片，其特征在于，所述数据传输通道包括数据隔离器，所述数据隔离器设置有两个且包括第一隔离器和第二隔离器，所述第一隔离器连接于第一数据传输通道内，第二隔离器连接于第二数据传输通道内。

6.根据权利要求5所述的数字隔离芯片，其特征在于，所述第一数据传输通道和第二数据传输通道可同时工作。

7.根据权利要求3所述的数字隔离芯片，其特征在于，所述数据传输通道包括数据隔离器，所述数据隔离器设置有一个，所述第一数据传输通道和第二数据传输通道共用一个数据隔离器。

8.根据权利要求7所述的数字隔离芯片，其特征在于，在同一时刻下，所述第一传输通道和第二传输通道仅有一个在工作状态。

9.根据权利要求5或7所述的数字隔离芯片，其特征在于，所述数据传输通道中的串行数据流包括依次连接的帧头信息、串行数据和校验信息。

10.根据权利要求5或7所述的数字隔离芯片，其特征在于，所述数据隔离器包括电容式隔离器、变压器隔离器、光耦隔离器、磁耦隔离器中的一种。

Images