CN104317349B - 一种提高低压差线性稳压器电源抑制比的方法和电路 - Google Patents

Abstract

一种提高低压差线性稳压器电源抑制比的方法和电路，有利于低压差线性稳压器LDO高频PSR的提高，其特征在于，在低压差线性稳压器电路中通过设置电源采样网络引入电源采样网络纹波传递通路以联合功率管输出阻抗纹波传递通路形成第一复合纹波传递函数，所述第一复合纹波传递函数与基准电压源纹波传递通路的纹波传递函数相抵消；或者在低压差线性稳压器电路中通过设置电源采样网络引入电源采样网络纹波传递通路以联合基准电压源纹波传递通路形成第二复合纹波传递函数，所述第二复合纹波传递函数与功率管输出阻抗纹波传递通路的纹波传递函数相抵消。

Description

一种提高低压差线性稳压器电源抑制比的方法和电路

技术领域

本发明涉及低压差线性稳压器技术，特别是一种提高低压差线性稳压器电源抑制比的方法和电路。

背景技术

低压差线性稳压器(LDO)具有输出噪声小、电路结构简单、占用芯片面积小和电压纹波小等优点，已成为电源管理芯片中的一类重要电路。随着集成电路的快速发展，芯片工作频率在不断提高，LDO的电源抑制比(PSR)也随之降低，从而电源噪声就会通过LDO影响整个系统的性能，不能满足高频工作环境的应用要求，因此提高高频情况下的电源抑制比已经成为LDO的一个重要研究方向。上述所说的PSR用纹波从电源输入端经过通路传输到输出端的传递函数来表示。如图1所示为现有技术中的LDO的一般电路图，LDO包括：功率管Mp，误差放大器Ae和电阻反馈网络(包括Rf1，Rf2)，Vdd为LDO的电源输入端，Vout为LDO的输出端。LDO还包括负载网络，该负载网络包括：负载电容CL，负载电阻RL和负载电流源IL。基准电压源Bgr输出端Vref接到误差放大器Ae的反向端，当电路工作时，LDO的输出电压Vout等于基准电压Vref乘以(1+Rf1/Rf2)。图1中所示的①、②、③、④分别标示出了电源纹波从电源端传递到输出端的四条通路。上述四个通路的传递函数之和为LDO系统的电源抑制能力，其值越小代表LDO对电源纹波的抑制能力越好。引用文献“MohamedEl-Nozahi,AhmedAmerandJoselynTorres.HighPSRLowDrop-OutRegulatorWithFeed-ForwardRippleCancellationTechnique[J].IEEEJournalofSolid-StateCircuits,2010,45(3):565-577”。通路①是LDO中纹波传递的主要通路，是由于功率管Mp有限的输出阻抗造成的电压波动。通路②是电源的波动作用于功率管的源极，导致功率管输出电流的波动，并在输出负载上转换为电压，电流的波动受到LDO环路增益所抑制。通路③是由于误差放大器Ae有限的电源抑制比造成电源纹波进入该误差放大器Ae的输出端，并经功率管Mp放大后在输出端Vout呈现。通路④是由于产生基准电压Vref的基准电路有限的电源抑制比造成基准电压Vref上存在电源纹波并经过误差放大器Ae放大到输出端Vout。现有技术提高LDOPSR的方法为LDO级联的方式，此种方法直接导致LDO效率的降低，以及成本的提高。

针对图1的情况，图2提出了一种改进的低压差线性稳压器用以提高电源抑制比。图2是通过设置电源可控反馈网络引入第五纹波传递通路以抵消第一纹波传递通路纹波传递函数的电路结构示意图。如图2所示，低压差线性稳压器包括电压输入端Vdd和电压输出端Vout，所述电压输入端Vdd连接功率PMOS管Mp的源极，所述功率PMOS管Mp的漏极连接所述电压输出端Vout，所述功率PMOS管Mp的栅极连接误差放大器Ae的输出端，所述误差放大器Ae的负向端(-)连接基准电压源Bgr的基准电压端Vref，所述误差放大器Ae的正向端(+)与所述电压输出端Vout之间设置有电源可控反馈网络101，所述电源可控反馈网络101和所述误差放大器Ae(控制端)分别连接电压输入端Vdd，负载网络102连接所述电压输出端Vout。该电路结构的特点是，不仅包括原有的4条纹波通路，例如：第一纹波传递通路即功率管输出阻抗纹波传递通路①，穿越所述功率PMOS管Mp的功率管输出阻抗Rds；第二纹波传递通路即功率管源极纹波传递通路②，穿越所述功率PMOS管Mp的源漏极；第三纹波传递通路即误差放大器纹波传递通路③，从所述误差放大器Ae的电压输入端接点经所述误差放大器Ae的输出端进入所述功率PMOS管Mp的栅极；第四纹波传递通路即基准电压源纹波传递通路④，从所述基准电压源Bgr进入所述误差放大器Ae的负向端(-)；而且还包括第五纹波传递通路即电源可控反馈网络纹波传递通路⑤。第五纹波传递通路⑤的引入是基于以下考虑：通路②和③的电源纹波可以相互抵消；通路④的电源纹波非常小可以忽略。现有LDO中电源纹波主要是由通路①上产生的电源波动形成的，在LDO中增加了一条电源到输出的传递路径⑤，该增加的路径的传递函数与通路①上的电源到输出的传递函数之间的幅值相同，相位相反，使得新引入通路⑤上的电源纹波与未引入之前的通路①上的电源纹波在输出端Vout相抵消，从而提高PSR。但是若想忽略通路④的电源纹波，则大大提高了基准电压源Bgr的设计难度，而且即使设计的基准电压源Bgr使得通路④的电源纹波可以忽略，该方案也只是对低频下抑制电源波动的方案，对高频PSR并没有提高。

发明内容

本发明针对现有技术中存在的缺陷或不足，提供一种提高低压差线性稳压器电源抑制比的方法和电路，有利于低压差线性稳压器LDO高频PSR的提高。

本发明技术方案如下：

一种提高低压差线性稳压器电源抑制比的方法，其特征在于，在低压差线性稳压器电路中通过设置电源采样网络引入电源采样网络纹波传递通路以联合功率管输出阻抗纹波传递通路形成第一复合纹波传递函数，所述第一复合纹波传递函数与基准电压源纹波传递通路的纹波传递函数相抵消；或者在低压差线性稳压器电路中通过设置电源采样网络引入电源采样网络纹波传递通路以联合基准电压源纹波传递通路形成第二复合纹波传递函数，所述第二复合纹波传递函数与功率管输出阻抗纹波传递通路的纹波传递函数相抵消。

所述第一复合纹波传递函数与所述基准电压源纹波传递通路的纹波传递函数，两者幅值相同，相位相反。

所述第二复合纹波传递函数与所述功率管输出阻抗纹波传递通路的纹波传递函数，两者幅值相同，相位相反。

一种提高电源抑制比的低压差线性稳压器电路，其特征在于，包括电压输入端和电压输出端，所述电压输入端连接功率PMOS管的源极，所述功率PMOS管的漏极连接所述电压输出端，所述功率PMOS管的栅极连接误差放大器的输出端，所述误差放大器的负向端连接基准电压源的基准电压端，所述误差放大器的正向端通过电阻反馈网络中的反馈电压端连接电源采样网络，所述电阻反馈网络和所述电源采样网络分别连接所述电压输出端，所述电源采样网络和所述误差放大器分别连接所述电压输入端；通过所述电源采样网络引入电源采样网络纹波传递通路以联合功率管输出阻抗纹波传递通路形成第一复合纹波传递函数，所述第一复合纹波传递函数与基准电压源纹波传递通路的纹波传递函数相抵消。

所述电阻反馈网络包括相互串联的第一反馈电阻和第二反馈电阻，所述反馈电压端位于所述第一反馈电阻和第二反馈电阻之间，所述第一反馈电阻连接所述电压输出端，所述第二反馈电阻接地。

所述电压输出端连接负载网络。

所述电源采样网络包括栅极互连的第二PMOS管和第三PMOS管，以及栅极互连的第四NMOS管和第五NMOS管，所述第三PMOS管的漏极和所述第五NMOS管的漏极均连接所述反馈电压端，所述第二PMOS管的源极和第三PMOS管的源极均连接所述电压输入端，所述第四NMOS管的源极和第五NMOS管的源极均接地，所述第二PMOS管的漏极连接第一PMOS管的源极，所述第一PMOS管的栅极连接电压输出端，所述第一PMOS管的漏极连接所述第四NMOS管的漏极，所述第四NMOS管的漏极与栅极互连，所述第四NMOS管的漏极通过采样电容接地。

所述第二PMOS管的栅极连接栅极偏置电压端。

一种提高电源抑制比的低压差线性稳压器电路，其特征在于，包括电压输入端和电压输出端，所述电压输入端连接功率PMOS管的源极，所述功率PMOS管的漏极连接所述电压输出端，所述功率PMOS管的栅极连接误差放大器的输出端，所述误差放大器的负向端连接基准电压源的基准电压端，所述误差放大器的正向端连接电阻反馈网络中的反馈电压端，所述电阻反馈网络连接所述电压输出端，所述基准电压源通过电源采样网络连接所述电压输入端，所述误差放大器连接所述电压输入端；通过所述电源采样网络引入电源采样网络纹波传递通路以联合基准电压源纹波传递通路形成第二复合纹波传递函数，所述第二复合纹波传递函数与功率管输出阻抗纹波传递通路的纹波传递函数相抵消。

本发明的技术效果如下：本发明一种提高低压差线性稳压器电源抑制比的方法和电路利用基准电压源Bgr有限的电源抑制能力，使其经过误差放大器Ae放大到输出端Vout的传递函数与LDO的其它电源到输出通路的传递函数的幅值相同，相位相反来相互抵消，从而实现高PSR。本方案大大降低了基准电压源Bgr的设计难度，对电压基准源PSR(电源抑制比)要求不高，是一种有利于提高LDO(低压差线性稳压器)高频PSR的解决方案。本发明具有以下特点：1.提出将Bgr引起的电源纹波与LDO其它通路引起的电源纹波在输出端相抵消的方法。2.不需要设计高难度的高PSR的基准电压源Bgr。3.提出一种改变LDOPSR传递函数的方法。

附图说明

图1是现有低压差线性稳压器的电路结构示意图。

图2是通过设置电源可控反馈网络引入第五纹波传递通路以抵消第一纹波传递通路纹波传递函数的电路结构示意图。

图3是实施本发明的通过设置电源采样网络引入电源采样网络纹波传递通路以联合第一纹波传递通路抵消第四纹波传递通路纹波传递函数的电路结构示意图。

图4是实施本发明的通过设置电源采样网络引入电源采样网络纹波传递通路以联合第四纹波传递通路抵消第一纹波传递通路纹波传递函数的电路结构示意图。

图5是实施本发明例举的电源采样网络电路结构示意图。

图6是低压差线性稳压器中无电源采样网络的环路增益波特图。图6中“LoopGaindB20”曲线表示环路增益幅值，“LoopGainPhase”曲线表示环路增益相位；纵坐标表示幅值和相位，横坐标表示频率。

图7是低压差线性稳压器中有电源采样网络的环路增益波特图。图7中“LoopGaindB20”曲线表示环路增益幅值，“LoopGainPhase”曲线表示环路增益相位；纵坐标表示幅值和相位，横坐标表示频率。

图8是低压差线性稳压器中无电源采样网络的电源抑制比频率特性示意图。图8中纵坐标为电源抑制比，横坐标为频率。

图9是低压差线性稳压器中有电源采样网络的电源抑制比频率特性示意图。图9中纵坐标为电源抑制比(PSR)，横坐标为频率(Frequency)。

附图标记列示如下：Vdd-电压输入端；Vout-电压输出端；Mp-功率PMOS管；Rds-功率管输出阻抗；Ae-误差放大器；Bgr-基准电压源；Vref-基准电压端或基准电压；Vfb-反馈电压端或反馈电压；Rf1-第一反馈电阻；Rf2-第二反馈电阻；CL-负载电容；RL-负载电阻；IL-负载电流源；Vp-栅极偏置电压或栅极偏置电压端；①-第一纹波传递通路即功率管输出阻抗纹波传递通路；②-第二纹波传递通路即功率管源极纹波传递通路；③-第三纹波传递通路即误差放大器纹波传递通路；④-第四纹波传递通路即基准电压源纹波传递通路；⑤-第五纹波传递通路即电源可控反馈网络纹波传递通路；6-电源采样网络纹波传递通路(实现对功率管输出阻抗纹波传递函数的调整)；7-电源采样网络纹波传递通路(实现对基准电压源纹波传递函数的调整)；101-电源可控反馈网络；102-负载网络；103-电源采样网络；Cf-采样电容；Mf0-第一PMOS管；Mf1-第二PMOS管；Mf2-第三PMOS管；Mf3-第四NMOS管；Mf4-第五NMOS管。

具体实施方式

下面结合附图(图3-图9)对本发明进行说明。

图3是实施本发明的通过设置电源采样网络引入电源采样网络纹波传递通路以联合第一纹波传递通路抵消第四纹波传递通路纹波传递函数的电路结构示意图。图5是实施本发明例举的电源采样网络电路结构示意图。如图3所示，一种提高电源抑制比的低压差线性稳压器电路，包括电压输入端Vdd和电压输出端Vout，所述电压输入端Vdd连接功率PMOS管Mp的源极，所述功率PMOS管Mp的漏极连接所述电压输出端Vout，所述功率PMOS管的栅极连接误差放大器Ae的输出端，所述误差放大器Ae的负向端(-)连接基准电压源Bgr的基准电压端Vref，所述误差放大器Ae的正向端(+)通过电阻反馈网络中的反馈电压端Vfb连接电源采样网络103，所述电阻反馈网络和所述电源采样网络103分别连接所述电压输出端Vout，所述电源采样网络103和所述误差放大器Ae分别连接所述电压输入端Vdd；通过所述电源采样网络103引入电源采样网络纹波传递通路6以联合功率管输出阻抗Rds纹波传递通路①形成第一复合纹波传递函数，所述第一复合纹波传递函数与基准电压源纹波传递通路④的纹波传递函数相抵消。所述电阻反馈网络包括相互串联的第一反馈电阻Rf1和第二反馈电阻Rf2，所述反馈电压端Vfb位于所述第一反馈电阻Rf1和第二反馈电阻Rf2之间，所述第一反馈电阻Rf1连接所述电压输出端Vout，所述第二反馈电阻Rf2接地。所述电压输出端Vout连接负载网络102。

如图5所示，所述电源采样网络包括栅极互连的第二PMOS管Mf1和第三PMOS管Mf2，以及栅极互连的第四NMOS管Mf3和第五NMOS管Mf4，所述第三PMOS管Mf2的漏极和所述第五NMOS管Mf4的漏极均连接所述反馈电压端Vfb，所述第二PMOS管Rf1的源极和第三PMOS管Rf2的源极均连接所述电压输入端Vdd，所述第四NMOS管Mf3的源极和第五NMOS管Mf4的源极均接地，所述第二PMOS管Mf1的漏极连接第一PMOS管Mf0的源极，所述第一PMOS管Mf0的栅极连接电压输出端Vout，所述第一PMOS管Mf0的漏极连接所述第四NMOS管Mf3的漏极，所述第四NMOS管Mf3的漏极与栅极互连，所述第四NMOS管Mf3的漏极通过采样电容Cf接地。所述第二PMOS管Mf1的栅极连接栅极偏置电压端Vp。

图4是实施本发明的通过设置电源采样网络引入电源采样网络纹波传递通路以联合第四纹波传递通路抵消第一纹波传递通路纹波传递函数的电路结构示意图。如图4所示，一种提高电源抑制比的低压差线性稳压器电路，包括电压输入端Vdd和电压输出端Vout，所述电压输入端Vdd连接功率PMOS管Mp的源极，所述功率PMOS管Mp的漏极连接所述电压输出端Vout，所述功率PMOS管Mp的栅极连接误差放大器Ae的输出端，所述误差放大器Ae的负向端(-)连接基准电压源Bgr的基准电压端Vref，所述误差放大器Ae的正向端(+)连接电阻反馈网络中的反馈电压端Vfb，所述电阻反馈网络连接所述电压输出端Vout，所述基准电压源Bgr通过电源采样网络103连接所述电压输入端Vdd，所述误差放大器Ae连接所述电压输入端Vdd；通过所述电源采样网络103引入电源采样网络纹波传递通路7以联合基准电压源纹波传递通路④形成第二复合纹波传递函数，所述第二复合纹波传递函数与功率管输出阻抗Rds纹波传递通路①的纹波传递函数相抵消。

图5公开了一种电源采样网络的具体电路实现方法，是将电源的信号通过电源采样网络送到电压反馈端Vfb，来改变其反馈系数，从而改变通路①的电源到输出的传递函数。Vp为栅极偏置电压。

图1中，传统LDO结构的输出电压为：

其中β₀为电阻反馈网络的反馈系数(即)。

图5中，将电源的信号Vdd通过电源采样网络将电源的纹波采样到电压反馈Vfb端，此时系统PSR的反馈系数如下式：

$\mathrm{\β}=\frac{v_{\mathrm{fb}}}{v_{\mathrm{dd}}}={\mathrm{\β}}_0+\frac{(R_{f1}//R_{f2})[g_{\mathrm{mf}3}(r_{\mathrm{of}1}-r_{\mathrm{of}2})+s{C}_f{r}_{\mathrm{of}1}]}{r_{\mathrm{of}1}{r}_{\mathrm{of}2}(g_{\mathrm{mf}3}+s{C}_f)}\·\frac{v_{\mathrm{dd}}}{v_{\mathrm{out}}}$

其中gmf3为Mf3管的跨导，rof1～2分别是Mf1～2的输出电阻，Cf为电源采样网络的采样电容。从此公式中可以看到，反馈系数采样了电源Vdd的变化。可以通过改变gmf3，rof1～2和Cf的大小来改变不同频率的传递函数幅值和相位，从而实现了改变通路①的电源到输出的传递函数，使其与通路④的电源到输出的传递函数幅值相同，相位相反，使得两条通路的电源纹波在输出端相抵消，提高了高频的PSR特性。

此发明的优点是并不需要设计很高PSR的Bgr，大大降低了设计难度。且电源采样网络是从电源采样，并不会影响输入到输出的反馈环路，因此对环路稳定性没有影响，也避免为了提高PSR，带来环路稳定性设计复杂的问题。

图6是低压差线性稳压器中无电源采样网络的环路增益波特图。图6中“LoopGaindB20”曲线表示环路增益幅值，“LoopGainPhase”曲线表示环路增益相位；纵坐标表示幅值和相位，横坐标表示频率。图7是低压差线性稳压器中有电源采样网络的环路增益波特图。图7中“LoopGaindB20”曲线表示环路增益幅值，“LoopGainPhase”曲线表示环路增益相位；纵坐标表示幅值和相位，横坐标表示频率。从图6和图7的比较可以看出，增加了电源采样网络后，系统的环路稳定性并没有变化。

图8是低压差线性稳压器中无电源采样网络的电源抑制比频率特性示意图。图8中纵坐标为电源抑制比，横坐标为频率。图9是低压差线性稳压器中有电源采样网络的电源抑制比频率特性示意图。图9中纵坐标为电源抑制比(PSR)，横坐标为频率(Frequency)。比较图8和图9可以看出，在Bgr的PSR没改变的情况下，LDO的PSR得到了很大的提高。

在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (8)

1.一种提高低压差线性稳压器电源抑制比的方法，其特征在于，在低压差线性稳压器电路中通过设置电源采样网络引入电源采样网络纹波传递通路以联合功率管输出阻抗纹波传递通路形成第一复合纹波传递函数，所述第一复合纹波传递函数与基准电压源纹波传递通路的纹波传递函数相抵消；或者在低压差线性稳压器电路中通过设置电源采样网络引入电源采样网络纹波传递通路以联合基准电压源纹波传递通路形成第二复合纹波传递函数，所述第二复合纹波传递函数与功率管输出阻抗纹波传递通路的纹波传递函数相抵消；

所述电源采样网络包括栅极互连的第二PMOS管和第三PMOS管，以及栅极互连的第四NMOS管和第五NMOS管，所述第三PMOS管的漏极和所述第五NMOS管的漏极均连接反馈电压端，所述第二PMOS管的源极和第三PMOS管的源极均连接所述电压输入端，所述第四NMOS管的源极和第五NMOS管的源极均接地，所述第二PMOS管的漏极连接第一PMOS管的源极，所述第一PMOS管的栅极连接电压输出端，所述第一PMOS管的漏极连接所述第四NMOS管的漏极，所述第四NMOS管的漏极与栅极互连，所述第四NMOS管的漏极通过采样电容接地。

2.根据权利要求1所述的提高低压差线性稳压器电源抑制比的方法，其特征在于，所述第一复合纹波传递函数与所述基准电压源纹波传递通路的纹波传递函数，两者幅值相同，相位相反。

3.根据权利要求1所述的提高低压差线性稳压器电源抑制比的方法，其特征在于，所述第二复合纹波传递函数与所述功率管输出阻抗纹波传递通路的纹波传递函数，两者幅值相同，相位相反。

4.一种提高电源抑制比的低压差线性稳压器电路，其特征在于，包括电压输入端和电压输出端，所述电压输入端连接功率PMOS管的源极，所述功率PMOS管的漏极连接所述电压输出端，所述功率PMOS管的栅极连接误差放大器的输出端，所述误差放大器的负向端连接基准电压源的基准电压端，所述误差放大器的正向端通过电阻反馈网络中的反馈电压端连接电源采样网络，所述电阻反馈网络和所述电源采样网络分别连接所述电压输出端，所述电源采样网络和所述误差放大器分别连接所述电压输入端；通过所述电源采样网络引入电源采样网络纹波传递通路以联合功率管输出阻抗纹波传递通路形成第一复合纹波传递函数，所述第一复合纹波传递函数与基准电压源纹波传递通路的纹波传递函数相抵消；所述电源采样网络包括栅极互连的第二PMOS管和第三PMOS管，以及栅极互连的第四NMOS管和第五NMOS管，所述第三PMOS管的漏极和所述第五NMOS管的漏极均连接所述反馈电压端，所述第二PMOS管的源极和第三PMOS管的源极均连接所述电压输入端，所述第四NMOS管的源极和第五NMOS管的源极均接地，所述第二PMOS管的漏极连接第一PMOS管的源极，所述第一PMOS管的栅极连接电压输出端，所述第一PMOS管的漏极连接所述第四NMOS管的漏极，所述第四NMOS管的漏极与栅极互连，所述第四NMOS管的漏极通过采样电容接地。

5.根据权利要求4所述的提高电源抑制比的低压差线性稳压器电路，其特征在于，所述电阻反馈网络包括相互串联的第一反馈电阻和第二反馈电阻，所述反馈电压端位于所述第一反馈电阻和第二反馈电阻之间，所述第一反馈电阻连接所述电压输出端，所述第二反馈电阻接地。

6.根据权利要求4所述的提高电源抑制比的低压差线性稳压器电路，其特征在于，所述电压输出端连接负载网络。

7.根据权利要求4所述的提高电源抑制比的低压差线性稳压器电路，其特征在于，所述第二PMOS管的栅极连接栅极偏置电压端。

8.一种提高电源抑制比的低压差线性稳压器电路，其特征在于，包括电压输入端和电压输出端，所述电压输入端连接功率PMOS管的源极，所述功率PMOS管的漏极连接所述电压输出端，所述功率PMOS管的栅极连接误差放大器的输出端，所述误差放大器的负向端连接基准电压源的基准电压端，所述误差放大器的正向端连接电阻反馈网络中的反馈电压端，所述电阻反馈网络连接所述电压输出端，所述基准电压源通过电源采样网络连接所述电压输入端，所述误差放大器连接所述电压输入端；通过所述电源采样网络引入电源采样网络纹波传递通路以联合基准电压源纹波传递通路形成第二复合纹波传递函数，所述第二复合纹波传递函数与功率管输出阻抗纹波传递通路的纹波传递函数相抵消；所述电源采样网络包括栅极互连的第二PMOS管和第三PMOS管，以及栅极互连的第四NMOS管和第五NMOS管，所述第三PMOS管的漏极和所述第五NMOS管的漏极均连接所述反馈电压端，所述第二PMOS管的源极和第三PMOS管的源极均连接所述电压输入端，所述第四NMOS管的源极和第五NMOS管的源极均接地，所述第二PMOS管的漏极连接第一PMOS管的源极，所述第一PMOS管的栅极连接电压输出端，所述第一PMOS管的漏极连接所述第四NMOS管的漏极，所述第四NMOS管的漏极与栅极互连，所述第四NMOS管的漏极通过采样电容接地。