CN104300960A - 自适应输入输出电路及其芯片 - Google Patents

Abstract

本发明提供一种自适应输入输出电路及其芯片，其中，自适应输入输出电路包括输入输出模块、电平检测电路和可调节电源电路。输入输出模块包括电源端和第一连接端，第一连接端与一个管脚PAD相连，电源端与可调节电源电路的输出端相连；电平检测电路的输入端与管脚PAD相连，其输出端与可调节电源电路的输入端相连，电平检测电路用于检测另一芯片输出给管脚PAD上的数据信号的高电平电压，并通过其输出端输出该管脚PAD的高电平电压；可调电源电路产生与该高电平电压一致的电源电压。与现有技术相比，本发明中的自适应输入输出电路的电源电压可调整至与其相连的另一输入输出电路的电源电压一致，从而克服漏电问题，保证输入输出电路正常工作。

Description

自适应输入输出电路及其芯片

【技术领域】

本发明涉及电路设计领域，特别涉及一种自适应输入输出电路及其芯片。

【背景技术】

在各种电路系统中，通常会存在不同芯片之间通过管脚进行通信的情况，例如，处理器(比如，各种MCU(Micro Control Unit，微控制单元)、ARM通用处理器等)需要与存储卡进行数据交换，或者处理器与传感器芯片进行数据交换。不同芯片间进行通信的常见电路为通用输入输出电路(GPIO，GeneralPurpose Input Output)，但是，由于不同芯片采用不同工艺制造，会导致其输入输出电路的电源电压(或供电电压)不同，例如，有些芯片的输入输出电路采用3.3V电源供电，有些芯片的输入输出电路采用2.8V电源、2.5V电源或1.8V电源供电。如果将具有不同电源电压的输入输出电路连接在一起，将导致漏电流很大而无法正常工作。

因此，有必要提供一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的在于提供一种自适应输入输出电路及其芯片，其电源电压可调整至与其相连的另一输入输出电路的电源电压一致，从而克服漏电问题，保证输入输出电路正常工作。

为了解决上述问题，根据本发明的一个方面，本发明提供一种自适应输入输出电路，其包括输入输出模块、电平检测电路和可调节电源电路。所述输入输出模块包括电源端和第一连接端，所述第一连接端与一个管脚PAD相连，所述电源端与可调节电源电路的输出端相连；所述电平检测电路的输入端与所述管脚PAD相连，其输出端与所述可调节电源电路的输入端相连，所述电平检测电路用于检测另一芯片输出给所述管脚PAD上的数据信号的高电平电压，并通过其输出端输出该管脚PAD的高电平电压；所述可调电源电路基于所述电平检测电路输出的高电平电压对其输出的电源电压进行调整，以产生与该高电平电压一致的电源电压，并将该电源电压提供给所述输入输出模块的电源端。

进一步的，所述输入输出模块还包括控制端、第二连接端、第三连接端、输入电路和输出电路，所述控制端与控制信号OEN相连，所述输入输出模块基于该控制信号OEN使所述输入电路工作或使所述输出电路工作；所述第一连接端作为所述输入电路的输入端或者所述输出电路的输出端；所述第二连接端作为所述输出电路的输入端，所述第三连接端作为所述输入电路的输出端。

进一步的，所述自适应输入输出电路位于第一芯片中，所述管脚PAD为该第一芯片中的一个管脚，第一芯片的所述管脚PAD与第二芯片的输入输出电路的管脚相连，第一芯片中的所述输入输出模块的输入电路用于经所述管脚PAD接收所述第二芯片的输入输出电路的输出电路输出的数据信号；第一芯片中的所述输入输出模块的输出电路用于经所述管脚PAD向所述第二芯片的输入输出电路的输入电路发送数据信号。

进一步的，所述输入电路包括PMOS晶体管MPB1和NMOS晶体管MNB1，PMOS晶体管MPB1的源级接所述输入输出模块的电源端，PMOS晶体管MPB1的漏极与NMOS晶体管MNB1的漏极相连，该连接节点作为所述输入电路的输出端，PMOS晶体管MPB1的栅极与NMOS晶体管MNB1的栅极相连，该连接节点作为所述输入电路的输入端，所述输出电路PMOS晶体管MPA1、MPA2，以及NMOS晶体管MNA1、MNA2，PMOS晶体管MPA1的源级接输入输出模块的电源端，漏级与PMOS晶体管MPA2的源级相连，栅极与NMOS晶体管MNA1的栅极相连作为输出电路的输入端；PMOS晶体管MPA2的漏极与NMOS晶体管MNA2的漏极相连，并作为输出电路的输出端，栅极与控制信号OEN的反相信号相连；NMOS晶体管MNA2的栅极与控制信号OEN相连，源级与NMOS晶体管MNA1的漏级相连，NMOS晶体管MNA1的源级与接地端相连。

进一步的，所述电平检测电路还包括与控制信号OEN相连的使能端，当控制信号OEN为第一逻辑电平时，其使所述输入输出模块的输入电路工作且输出电路不工作，其使能所述电平检测电路工作；当控制信号OEN为第二逻辑电平时，其使所述输入输出模块的输入电路不工作且输出电路工作，其使能所述电平检测电路不工作。

进一步的，所述电平检测电路包括第一开关、第二开关、电容、模数转换器、施密特触发器和上升沿脉冲产生器，其中，第一开关和电容依次串联于所述管脚PAD和地节点GND之间；第二开关的两个连接端分别与所述管脚PAD和施密特触发器的输入端相连，第二开关的控制端与控制信号OEN相连，当控制信号OEN为第一逻辑电平时，第二开关导通，当控制信号OEN为第二逻辑电平时，第二开关截止；施密特触发器的输出端与上升沿脉冲产生器的输入端相连，上升沿脉冲产生器的输出端与第一开关的控制端相连；第一开关和电容之间的连接节点与模数转换器的输入端相连，模数转换器的输出端作为该电平检测电路的输出端。

进一步的，所述施密特触发器用于对其输入端接收到的信号进行整形，以输出较为理想的矩形脉冲信号Det；所述上升沿脉冲产生器基于所述施密特触发器输出的脉冲信号Det的上升沿产生并输出一个高电平持续时间固定的脉冲控制信号PS，该脉冲控制信号PS为高电平时控制第一开关导通，该脉冲控制信号PS为低电平时控制第一开关截止；所述模数转换器基于电容上的电压产生并输出对应的数字信号。

进一步的，所述控制信号的第一逻辑电平为低电平，第二电平为高电平，

当施密特触发器接收到的信号由低电平跳变为电平，其输出的矩形脉冲信号Det将产生上升沿；当施密特触发器接收到的信号由高电平跳变为低电平时，其输出的矩形脉冲信号Det将产生下降沿。

进一步的，省略所述施密特触发器，所述上升沿脉冲产生器的输入端与所述管脚PAD相连。

根据本发明的另一个方面，本发明提供一种芯片，其包括自适应输入输出电路，所述自适应输入输出电路包括输入输出模块、电平检测电路和可调节电源电路。所述输入输出模块包括电源端和第一连接端，所述第一连接端与一个管脚PAD相连，所述电源端与可调节电源电路的输出端相连；所述电平检测电路的输入端与所述管脚PAD相连，其输出端与所述可调节电源电路的输入端相连，所述电平检测电路用于检测另一芯片输出给所述管脚PAD上的数据信号的高电平电压，并通过其输出端输出该管脚PAD的高电平电压；所述可调电源电路基于所述电平检测电路输出的高电平电压对其输出的电源电压进行调整，以产生与该高电平电压一致的电源电压，并将该电源电压提供给所述输入输出模块的电源端。

与现有技术相比，本发明中的自适应输入输出电路在接收与其相连的另一芯片中的输入输出电路发送的数据信号时，会将其电源电压调整至与该数据信号的高电平电压一致，从而避免相连的两个输入输出电路由于电源电压不相等导致的漏电问题，保证输入输出电路正常工作。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为具有不同电源电压的两个输入输出电路的连接示意图；

图2为本发明在一个实施例中的自适应输入输出电路的电路示意图；

图3为图2中的电平检测电路在一个实施例中的电路示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

请参考图1所示，其为具有不同电源电压的两个输入输出电路的连接示意图，其显示了两个芯片，第一芯片100和第二芯片300。为了实现两个芯片的通讯，第一芯片100中设置有输入输出电路，第二芯片300也设置有输入输出电路。为了简便，在图中只是显示了第一芯片100的输入输出电路的输出电路110，第二芯片300的输入输出电路的输入电路310。第一芯片100的输入输出电路的输入电路(未示出)与第二芯片300的输入输出电路的输入电路210的结构相同，第二芯片300的输入输出电路的输出电路(未示出)与第一芯片100的输入输出电路的输出电路110相同。

所述输出电路110包括PMOS晶体管MPA1、MPA2，NMOS晶体管MNA1、MNA2，第一芯片100中的输入输出电路由1.8V电源供电(即电源电压为1.8V)；所述输入电路310包括PMOS晶体管MPB1和NMOS晶体管MNB1，第二芯片300中的输入输出电路由3.3V电源供电(即电源电压为3.3V)。

PMOS晶体管MPA1的源级接输入输出模块的电源端，漏级与PMOS晶体管MPA2的源级相连，栅极与NMOS晶体管MNA1的栅极相连作为输出电路110的输入端OUTB；PMOS晶体管MPA2的漏极与NMOS晶体管MNA2的漏极相连，并作为输出电路110的输出端，栅极与控制信号OEN的反相信号OENB相连；NMOS晶体管MNA2的栅极与控制信号OEN相连，源级与NMOS晶体管MNA1的漏级相连，NMOS晶体管MNA1的源级与接地端相连。

PMOS晶体管MPB1的源级接所述输入输出模块的电源端，PMOS晶体管MPB1的漏极与NMOS晶体管MNB1的漏极相连，该连接节点作为所述输入电路210的输出端，PMOS晶体管MPB1的栅极与NMOS晶体管MNB1的栅极相连，该连接节点作为所述输入电路210的输入端。

输出电路110的输出端通过管脚A与输入电路310的输入端相连。

当第一芯片100向第二芯片300传输数据信号时，第一芯片100的输出电路输出的数据信号的高电平为1.8V，低电平为0V。当第一芯片100输出高电平(OEN信号为高电平，OENB信号为低电平，OUTB信号为低电平)时，节点A的电压为1.8V，此时，第二芯片120中的PMOS晶体管MPB1的栅源电压为-1.5V，NMOS晶体管MNB1的栅源电压为1.8V，使PMOS晶体管MPB1无法被关断，且NMOS晶体管MNB1导通,这样会导致从3.3V电源至地电平GND的漏电流很大，使输入输出电路无法正常工作。

为了克服上述缺陷，本发明对输入输出电路进行了改进，以使得相连的两个输入输出电路的电源电压一致，从而避免漏电问题。

请参考图2所示，其为本发明在一个实施例中的自适应输入输出电路的电路示意图，该输入输出电路位于一个芯片中。该自适应输入输出电路包括输入输出模块210、电平检测电路220和可调节电源电路230。

所述输入输出模块210包括电源端1、控制端2、第一连接端3、第二连接端4、第三连接端5、输入电路和输出电路，其中输入电路和输出电路未图示。所述电源端1与可调节电源电路230的输出端相连；所述控制端2与控制信号OEN相连，所述输入输出模块210基于该控制信号OEN使所述输出电路工作或不工作；所述第一连接端3与该芯片的一个管脚PAD相连，其可以作为输入电路的输入端或者输出电路的输出端；所述第二连接端4可以作为输出电路的输入端，所述第三连接端5可以作为输入电路的输出端。

所述管脚PAD可以与另一芯片中的输入输出电路相连，所述输入输出模块210中的输入电路用于经所述管脚PAD接收该另一芯片的输入输出电路输出的数据信号；所述输入输出模块210中的输出电路用于经所述管脚PAD向该另一芯片的输入输出电路发送数据信号。

图2中的输入输出模块210的工作过程为：当控制信号OEN使输入输出模块210中的输入电路工作且输出电路不工作时，第一连接端3作为该输入电路的输入端，第三连接端5作为该输入电路的输出端，该输入电路将其从管脚PAD接收到的数据信号转换为输入信号Input提供给输入输出模块210所在芯片中的其他电路模块；当控制信号OEN使输入输出模块210中的输出电路工作且输入电路不工作时，第一连接端3作为该输出电路的输出端，第二连接端4作为该输出电路的输入端，该输出电路将输入输出模块210所在芯片中的其他电路模块提供的输出信号OUT转换为数据信号输出给所述管脚PAD。所述输入输出模块210可以采用现有技术中的输入输出电路技术，比如，通用输入输出电路。

所述电平检测电路220的输入端与所述管脚PAD相连，其输出端与所述可调节电源电路230的输入端相连。所述电平检测电路220用于检测所述管脚PAD的数据信号的高电平电压，并通过其输出端输出该高电平电压。也可以说，所述电平检测电路220在所述输入输出模块210的输入电路工作时，检测所述管脚PAD上的数据信号，并通过其输出端输出该数据信号的高电平电压。在图2所示的实施例中，所述电平检测电路220还包括与控制信号OEN相连的使能端6，当控制信号OEN为第一逻辑电平时，其使所述输入输出模块210的输入电路工作且输出电路不工作，其使能所述电平检测电路220工作；当控制信号OEN为第二逻辑电平时，其使所述输入输出模块210的输入电路不工作且输出电路工作，其使能所述电平检测电路220不工作。

请参考图3所示，其为图2中的电平检测电路在一个实施例中的电路示意图。

图3所示的电平检测电路包括反相器INV1、第一开关K1、第二开关K2、电容C1、模数转换器ADC、施密特触发器schmitt和上升沿脉冲产生器PulseGen。其中，第一开关K1和电容C1依次串联于管脚PAD和地节点GND之间；第二开关K2的两个连接端分别与所述管脚PAD和施密特触发器schmitt的输入端相连；反相器INV1的输入端与控制信号OEN相连，其输出端与第二开关K2的控制端相连；施密特触发器schmitt的输出端与上升沿脉冲产生器Pulse Gen的输入端相连，上升沿脉冲产生器Pulse Gen的输出端与第一开关K1的控制端相连；第一开关K1和电容C1之间的连接节点与模数转换器ADC的输入端相连，模数转换器的ADC输出端作为该电平检测电路的输出端；所述反相器INV1的输入端作为该电平检测电路的使能端，第一开关K1和第二开关K2之间的连接节点作为该电平检测电路的输入端。

在此设置施密特触发器schmitt的原因在于，所述另一芯片经管脚PAD输出的数据信号(该数据信号可以称为PAD信号，一般为数字信号)在传输中经常发生波形畸变，出现上升沿和下降沿不理想的情况，所述施密特触发器schmitt可以对其输入端接收到的信号进行整形，以输出较为理想的矩形脉冲信号Det，从而使所述电平检测电路从管脚PAD处检测到的PAD信号更为精确。需要说明的是，在其他实施例中，也可以省略所述施密特触发器schmitt，将所述第二开关K2的一端与上升沿脉冲产生器Pulse Gen相连。

所述上升沿脉冲产生器Pulse Gen基于所述施密特触发器schmitt输出的脉冲信号Det的上升沿产生并输出一个高电平持续时间固定的脉冲控制信号PS，该脉冲控制信号PS为高电平时控制第一开关K1导通，该脉冲控制信号PS为低电平时控制第一开关K1截止。

所述模数转换器ADC基于电容C1上的电压产生并输出对应的数字信号。

以下具体介绍图3中的电平检测电路的工作过程。

当控制信号OEN为第一逻辑电平(其使所述输入输出模块210的输出电路不工作)时，其使能图3所示的电平检测电路工作，此时，第二开关K2导通。当第二开关导通K2后，施密特触发器schmitt对其输入端接收到的PAD信号进行整形以输出较为理想的矩形脉冲信号Det，在PAD信号由低电平跳变为高电平时，施密特触发器schmitt输出的矩形脉冲信号Det将产生上升沿(即矩形脉冲信号Det由低电平跳变为高电平)；在PAD信号由高电平跳变为低电平时，施密特触发器schmitt输出的矩形脉冲信号Dett将产生下降沿(即矩形脉冲信号Det由高电平跳变为低电平)。所述上升沿脉冲产生器Pulse Gen基于所述矩形脉冲信号Det的上升沿产生高电平持续时间固定的脉冲控制信号PS。当脉冲控制信号PS为高电平时，第一开关K1导通，将所述管脚PAD上的PAD信号采样到电容C1上。所述模数转换器ADC基于电容C1上的电压产生并输出对应的数字信号，该数字信号表征PAD信号的高电平电压(PAD信号的高电平电压与所述另一芯片中的输入输出电路的电源电压相等)。

当控制信号OEN为第二逻辑电平(所述输入输出模块210的输出电路工作时)时，其使能图3所示的电平检测电路不工作，此时，第二开关K2截止，由于施密特触发器schmitt和上升沿脉冲产生器Pulse Gen无输入信号，因此，第一开关K1截止。由于此时电容C1上的电压还是等于电平检测电路在工作时采样到的PAD信号的高电平电压，因此，所述模数转换器ADC输出的数字信号保持不变(即所述模数转换器ADC存储表征PAD信号的高电平电压的数字信号)，从而在所述输入输出模块210的输出电路工作时，相连的两个输入输出电路的电源电压继续保持一致，以避免所述另一芯片中的输出电路漏电。

后续连接的可调电源电路230(如图2所示)基于所述模数转换器ADC输出的数字信号(其表征PAD信号的高电平电压)对其输出的电源电压进行调整，以产生与PAD信号的高电平电压一致的电源电压。也就是说，所述可调电源电路230基于所述电平检测电路220检测到的PAD信号的高电平电压对其输出的电源电压进行调整，以产生与该PAD信号的高电平电压一致的电源电压，从而使相连的两个输入输出电路的电源电压一致。这样，可以避免相连的两个输入输出电路由于电源电压不相等导致的漏电问题，保证输入输出电路正常工作。

需要特别说明的是，在图3所示的实施例中，所述控制信号OEN的第一逻辑电平为低电平，第二逻辑信号为高电平，第二开关K2在其控制端的信号为高电平时导通，低电平时截止；若第二开关K2在其控制端的信号为低电平时导通，高电平时截止，则可省略反相器INV1，使第二开关的控制端与控制信号OEN相连。所述电平检测电路220可以为其他结构的电平检测电路，只要其可以检测所述另一芯片输出给所述管脚PAD的PAD信号，并通过其输出端输出该PAD信号的高电平电压即可。图3所示的实施例中，所述模数转换器ADC输出的数字信号为3位数字信号(比如，D0、D1和D2)，在实际设计中，可以根据输出精度要求来增加或者减少数字信号位数。

再结合图1所示，输入电路310的电源电压为3.3V，输入电路310在检测到第一芯片100的输出电路110输出的数据信号的高电平电压为1.8V时，则通过其可调节电源电路产生1.8V的电源电压，并将其提供给输入电路310的电源端，这样使得两个芯片中的输入输出电路中的电源电压一致，避免了背景中提到的漏电问题。

综上所述，本发明中的自适应输入输出电路包括输入输出模块210、电平检测电路220和可调节电源电路230。该自适应输入输出电路通过PAD端连接至其它芯片的输入输出电路时，所述电平检测电路220用于检测该其他芯片输出给所述管脚PAD的PAD信号，并通过其输出端输出该PAD信号的高电平电压，可调节电源230基于所述电平检测电路220输出的PAD信号的高电平电压调整其输出的电源电压与该高电平电压一致，从而使相连的两个输入输出电路的电源电压一致，避免漏电问题，保证输入输出电路正常工作。

在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种自适应输入输出电路，其特征在于，其包括输入输出模块、电平检测电路和可调节电源电路，

所述输入输出模块包括电源端和第一连接端，所述第一连接端与一个管脚PAD相连，所述电源端与可调节电源电路的输出端相连；

所述电平检测电路的输入端与所述管脚PAD相连，其输出端与所述可调节电源电路的输入端相连，所述电平检测电路用于检测另一芯片输出给所述管脚PAD上的数据信号的高电平电压，并通过其输出端输出该管脚PAD的高电平电压；

所述可调电源电路基于所述电平检测电路输出的高电平电压对其输出的电源电压进行调整，以产生与该高电平电压一致的电源电压，并将该电源电压提供给所述输入输出模块的电源端。

2.根据权利要求1所述的自适应输入输出电路，其特征在于，所述输入输出模块还包括控制端、第二连接端、第三连接端、输入电路和输出电路，

所述控制端与控制信号OEN相连，所述输入输出模块基于该控制信号OEN使所述输入电路工作或使所述输出电路工作；

所述第一连接端作为所述输入电路的输入端或者所述输出电路的输出端；所述第二连接端作为所述输出电路的输入端，所述第三连接端作为所述输入电路的输出端。

3.根据权利要求2所述的自适应输入输出电路，其特征在于，其位于第一芯片中，所述管脚PAD为该第一芯片中的一个管脚，第一芯片的所述管脚PAD与第二芯片的输入输出电路的管脚相连，

第一芯片中的所述输入输出模块的输入电路用于经所述管脚PAD接收所述第二芯片的输入输出电路的输出电路输出的数据信号；第一芯片中的所述输入输出模块的输出电路用于经所述管脚PAD向所述第二芯片的输入输出电路的输入电路发送数据信号。

4.根据权利要求2所述的自适应输入输出电路，其特征在于，

所述输入电路包括PMOS晶体管MPB1和NMOS晶体管MNB1，PMOS晶体管MPB1的源级接所述输入输出模块的电源端，PMOS晶体管MPB1的漏极与NMOS晶体管MNB1的漏极相连，该连接节点作为所述输入电路的输出端，PMOS晶体管MPB1的栅极与NMOS晶体管MNB1的栅极相连，该连接节点作为所述输入电路的输入端，

所述输出电路PMOS晶体管MPA1、MPA2，以及NMOS晶体管MNA1、MNA2，PMOS晶体管MPA1的源级接输入输出模块的电源端，漏级与PMOS晶体管MPA2的源级相连，栅极与NMOS晶体管MNA1的栅极相连作为输出电路的输入端；PMOS晶体管MPA2的漏极与NMOS晶体管MNA2的漏极相连，并作为输出电路的输出端，栅极与控制信号OEN的反相信号相连；NMOS晶体管MNA2的栅极与控制信号OEN相连，源级与NMOS晶体管MNA1的漏级相连，NMOS晶体管MNA1的源级与接地端相连。

5.根据权利要求2所述的自适应输入输出电路，其特征在于，

所述电平检测电路还包括与控制信号OEN相连的使能端，当控制信号OEN为第一逻辑电平时，其使所述输入输出模块的输入电路工作且输出电路不工作，其使能所述电平检测电路工作；当控制信号OEN为第二逻辑电平时，其使所述输入输出模块的输入电路不工作且输出电路工作，其使能所述电平检测电路不工作。

6.根据权利要求5所述的自适应输入输出电路，其特征在于，

所述电平检测电路包括第一开关、第二开关、电容、模数转换器、施密特触发器和上升沿脉冲产生器，

其中，第一开关和电容依次串联于所述管脚PAD和地节点GND之间；第二开关的两个连接端分别与所述管脚PAD和施密特触发器的输入端相连，第二开关的控制端与控制信号OEN相连，当控制信号OEN为第一逻辑电平时，第二开关导通，当控制信号OEN为第二逻辑电平时，第二开关截止；施密特触发器的输出端与上升沿脉冲产生器的输入端相连，上升沿脉冲产生器的输出端与第一开关的控制端相连；第一开关和电容之间的连接节点与模数转换器的输入端相连，模数转换器的输出端作为该电平检测电路的输出端。

7.根据权利要求6所述的自适应输入输出电路，其特征在于，

所述施密特触发器用于对其输入端接收到的信号进行整形，以输出较为理想的矩形脉冲信号Det；

所述上升沿脉冲产生器基于所述施密特触发器输出的脉冲信号Det的上升沿产生并输出一个高电平持续时间固定的脉冲控制信号PS，该脉冲控制信号PS为高电平时控制第一开关导通，该脉冲控制信号PS为低电平时控制第一开关截止；

所述模数转换器基于电容上的电压产生并输出对应的数字信号。

8.根据权利要求7所述的自适应输入输出电路，其特征在于，

所述控制信号的第一逻辑电平为低电平，第二电平为高电平，

当施密特触发器接收到的信号由低电平跳变为电平，其输出的矩形脉冲信号Det将产生上升沿；当施密特触发器接收到的信号由高电平跳变为低电平时，其输出的矩形脉冲信号Det将产生下降沿。

9.根据权利要求6所述的自适应输入输出电路，其特征在于，

省略所述施密特触发器，所述上升沿脉冲产生器的输入端与所述管脚PAD相连。

10.一种芯片，其特征在于，其包括如权利要求1-9所述的自适应输入输出电路。