CN104282705A - 固态成像设备、其制造方法以及电子设备 - Google Patents

Abstract

一种固态成像设备、其制造方法以及电子设备。该固态成像设备包括其中形成有电荷转移部的半导体基板，该电荷转移部构造为转移光电转换部所产生的电荷。半导体基板包括在其中形成电荷转移部的区域中形成为凸形状的表面。

Description

固态成像设备、其制造方法以及电子设备

技术领域

本公开涉及固态成像设备、其制造方法以及电子设备，特别是，可提高电荷转移效率的固态成像设备、其制造方法以及电子设备。

背景技术

电荷耦合装置(CCD)固态成像设备包括垂直CCD和水平CCD作为转移沟道用来将由光电二极管收集的电荷转移至输出放大器。

由垂直CCD构成的垂直转移寄存器在时钟电压施加在其上部设置的栅极电极时，在垂直方向转移电荷。

关于形成垂直转移寄存器的方法，有表面沟道和掩埋沟道。表面沟道存在的问题是，因为表面有硅(Si)瑕疵，电子容易被捕获或者与信号无关的电子容易产生，这使得转移效率降低。因此，通常，CCD固态成像设备常采用掩埋沟道。采用掩埋沟道，沟道形成在表面下的稍深处以转移电子。

将简单描述形成掩埋沟道的方法。首先，仅将形成垂直转移寄存器的区域通过抗蚀剂掩模打开并且注入诸如As(砷)的N型离子，使得N型转移沟道形成。接着，在形成的N型转移沟道的部分区域上利用As或相似者进一步进行N型离子注入，从而形成其中电位设定为较深的电位阶梯。该电位阶梯具有帮助转移电荷的作用。

如上所述，电位阶梯通过用抗蚀剂掩模仅打开期望区域且进行离子注入而形成。因此，经受离子注入的区域和未经受离子注入的区域之间的边界上电位剧烈变化。因为电位如此剧烈的变化，担心在垂直方向上转移电荷时会有一些电荷残留。残留电荷直接导致成像器特性变坏，这是不利的。有鉴于此，为提高电荷转移效率提出了各种各样的技术(例如，参见日本专利申请特开No.2011-249690、日本专利申请特开No.HEI08-288492、日本专利申请特开No.HEI03-285335和日本专利申请特开No.HEI08-139304)。

发明内容

所希望的是进一步提高电荷转移效率。

本公开鉴于上述情形进行，通过本公开可提高电荷转移效率。

根据本公开的第一实施例，提供固态成像设备，其包括在其中形成电荷转移部的半导体基板，该电荷转移部构造为转移光电转换部中所产生的电荷，该半导体基板包括在形成有电荷转移部的区域中形成为凸形状的表面。

根据本公开的第二实施例，提供固态成像设备的制造方法，包括：通过LOCOS(硅的局部氧化)方法形成凸形状的半导体基板的表面；以及使抗蚀剂掩模经受图案化并且进行离子注入使得抗蚀剂掩模的边界与凸形状的顶部对应，因此在半导体基板中形成电荷转移部。

根据本公开的第三实施例，提供包括固态成像设备的电子设备，该固态成像设备包括在其中形成电荷转移部的半导体基板，该电荷转移部构造为转移光电转换部中所产生的电荷，半导体基板包括在形成有电荷转移部的区域中形成为凸形状的表面。

在本公开的第一至第三实施例中，电荷转移部构造为转移光电转换部中产生的电荷，该电荷转移部设置在半导体基板中并且半导体基板的表面在形成有电荷转移部的区域中形成为凸形状。

固态成像设备和电子设备可以是独立的设备或者可以是包含在其它设备中的模块。

根据本公开的第一至第三实施例，可提高电荷转移效率。

附图说明

如附图所示，借助下述关于其中最佳方式实施例的详细描述，本公开的的这些和其它目标、特征以及优势会变得更加明显。

图1是示出根据本公开第一实施例的CCD固态成像设备的示意性构造的视图；

图2是预定像素以及预定像素周围的组件的放大状态的顶视图；

图3A和3B是图2所示预定部分的截面图；

图4A至4H是说明在垂直方向上形成截面构造的方法的视图；

图5A至5H是说明在水平方向上形成截面构造的方法的视图；

图6A和6B是说明电位阶梯和读出部的电位Rp的视图；

图7是示出根据本公开的第二实施例的CMOS固态成像设备的示意性构造的视图；

图8是示出图7中像素的第一构造示例的视图；

图9A至9E是说明图8所示像素的操作的视图；

图10是示出电荷累积部电位的视图；

图11是示出根据本公开第二实施例的电荷累积部电位的视图；

图12A至12H是说明电荷累积部形成方法的视图；

图13是示出图7中像素的第二构造示例的视图；

图14是图13中像素的顶视图；

图15是说明图13中像素的电路操作的示意图；

图16A至16I是图13中像素的电位图；

图17是示出根据本公开第二实施例的电荷累积部的电位的视图；以及

图18是示出根据本公开第三实施例的作为电子设备的成像设备的构造示例的框图。

具体实施方式

下文中，将描述实施本公开的实施例(在下文中，称为实施例)。应注意，描述将以下述顺序进行。

1.第一实施例(CCD固态成像设备的构造示例)

2.第二实施例(CMOS固态成像设备的构造示例)

3.第三实施例(电子设备的应用示例)

<1.第一实施例>

<CCD固态成像设备的示意性构造>

图1是示出根据本公开第一实施例的CCD固态成像设备的示意性构造的视图。

图1中的CCD固态成像设备包括像素阵列区3，在该像素阵列区3中，多个像素2在半导体基板21上二维布置为矩阵形式，该半导体基板21例如用硅(Si)作为半导体。

二维布置的像素2的每一个包括光电二极管，该光电二极管作为光电转换元件，其执行光电转换且根据接收光量把入射光转换为信号电荷以及累积信号电荷。另外，像素2的每一个包括多个像素晶体管，用于读出光电二极管中累积的信号电荷。多个像素晶体管例如包括电荷读出晶体管、复位晶体管、放大晶体管和选择晶体管。

在像素阵列区3中，对于各个像素列，在列方向上布置的多个像素2的附近提供有垂直转移寄存器4。多个垂直转移寄存器4中的每一个用作在垂直方向转移从每行像素2读出的信号电荷，并且由垂直CCD构成。

水平转移寄存器5提供在垂直转移寄存器4的末端以在水平方向上延伸。水平转移寄存器5用于在水平方向转移由垂直转移寄存器4转移的信号电荷，并且由水平CCD构成。输出放大器6提供在水平转移寄存器5转移的信号电荷的终点。

输出放大器6把由水平转移寄存器5在水平方向转移的信号电荷转换为电压并且输出电压作为信号。从输出放大器6输出的信号输入至信号处理电路7中。信号处理电路7接收从输出放大器6输出的信号并且使该信号经受预置信号处理从而产生预定的图像信号。产生的图像信号输出至CCD固态成像设备1的外部设备。

驱动电路8产生转移脉冲，用于转移信号电荷。同时，驱动电路8控制垂直转移寄存器4和水平转移寄存器5以使其依照该转移脉冲而驱动。同时，驱动电路8提供具有垂直转移脉冲的垂直转移寄存器4且提供具有水平转移脉冲的水平转移寄存器5。

CCD固态成像设备1具有上述示意性构造。

<像素阵列区的顶视图>

图2示出了在放大状态的像素阵列区3的预定像素以及预定像素周围组件的顶视图。应注意，图2是从像素阵列区3的半导体基板(硅层)21的顶部看的顶视图。

光电二极管(PD)11形成在像素2中。光电二极管11通过例如使用N型半导体区域作为电荷累积部的PN结形成。形成部分垂直转移寄存器4的N型沟道12提供在像素2的附近以在垂直方向上延伸。电位阶梯13是其中电位Rp设为更深的区域，电位阶梯13按预定间隔形成在N型沟道12中的垂直方向上。此外，读出累积在光电二极管11中电荷的读出部14在光电二极管11和N型沟道12之间沿在垂直方向上的N型沟道12延伸以形成为N型半导体区域。

在具有上述构造的像素阵列区3中，由斜线示出的各个区域表示凸的区域，其中半导体基板(硅层)21的表面凸起。就是说，凸部分15形成在电位阶梯13的边界区域中，在作为电荷转移方向的垂直方向上有N型沟道12。此外，凸部分16也形成在读出部14的在作为电荷转移方向的水平方向上的边界区域中。

<截面图>

图3A示出了沿图2中的A-A线获取的截面图。

N型沟道12形成在半导体基板21中形成的P型(第一导电类型)半导体区域22中以在转移方向上延伸。N型沟道12的一些部分为电位阶梯13，其为高浓度的N型(第二导电类型)半导体区域。凸部分15形成在电位阶梯13的在半导体基板21上的转移方向上的边界部分。

转移栅极电极24通过栅极氧化膜23形成在半导体基板21的顶表面上。层间绝缘膜25和遮光膜26形成在转移栅极电极24之上。层间绝缘膜25还用作防反射膜并且可由例如氮化硅膜(SiN)形成。遮光膜26可以例如是如钨(W)的金属膜。

图3B示出了沿图2中的B-B线获取的截面图。

除了N型沟道12外，光电二极管11和读出部14在半导体基板21中形成的P型半导体区域22中形成为N型半导体区域。凸部分16形成在半导体基板21上部的、读出部14在水平方向上的边界部分。

转移栅极电极24通过栅极氧化物膜23形成在半导体基板21的顶表面上。层间绝缘膜25和遮光膜26形成在转移栅极电极24之上。

如上所述，在CCD固态成像设备1中，凸部分15形成在半导体基板21上部的、电位阶梯13在转移方向上的边界部分。凸部分16也形成在半导体基板21上部的、读出部14在水平方向上的边界部分。利用此结构，如后文中将叙述，可减少当电荷转移时的残留电荷并且提高电荷转移效率。

<制造方法(垂直方向)>

参考图4A至4H，将描述形成图3A所示的截面构造的方法。

首先，如图4A所示，在形成在半导体基板21中的P型半导体区域22内进行例如采用As(砷)或P(磷)的N型离子注入，使得N型沟道12形成在转移方向上。之后，氧化膜垫(SiO₂)31形成在半导体基板21的表面上。

接着，如图4B所示，用于LOCOS形成的硬掩模32形成在氧化膜垫31的顶表面上。硬掩模32可以例如由氮化硅膜(SiN)形成。

如图4C所示，通过图案化和干法刻蚀抗蚀剂掩模(未示出)，硬掩模32经受图案化处理使得仅保留其中形成凸部分15的区域。

如图4D所示，通过热氧化，形成LOCOS膜34并且凸部分15形成在硬掩模32下方。关于凸部分15的尺寸，例如，高度可以设置为250nm至300nm，横向宽度(转移方向上的宽度)可以设置为100至200nm。但是，可以根据电位阶梯13的区域来适当设置这些值。

之后，如图4E所示，移除硬掩模32和LOCOS膜34。通过利用热磷酸的湿法刻蚀可移除由SiN构成的硬掩模32。通过利用稀氢氟酸(DHF)的湿法刻蚀可移除LOCOS膜34。

接着，如图4F所示，将抗蚀剂掩模35图案化使得从形成的两个凸部分15的一个顶部到另一个顶部的区域打开。进行N型离子注入。以此，电位阶梯13形成在N型沟道12中的从一个凸部分15的顶部到另一个凸部分15的顶部的区域中。换句话说，在上述参考图4C的硬掩模32的图案化处理中，硬掩模32经受图案化处理使得凸部分15的顶部形成在转移方向上的电位阶梯13的两个边界部分。

移除抗蚀剂掩模35之后，栅极氧化物膜23和转移栅极电极24的形成为如图4G所示。之后，如图4H所示，形成层间绝缘膜25和遮光膜26。

如此，图3A所示的截面构造完成。

应注意，在图4F中，在进行用于形成电位阶梯13的离子注入以及移除抗蚀剂掩模35之后，凸部分15可以通过例如化学机械抛光(CMP)移除，使半导体基板21变平。

<制造方法(水平方向)>

接着，参考图5A至5H，将描述形成如图3B所示截面构造的方法。

首先，如图5A所示，例如用As或P的N型离子注入在形成在半导体基板21的P型半导体区域22内进行，使得N型沟道12形成。之后，氧化膜垫(SiO₂)形成在半导体基板21表面上。

接着，如图5B所示，用于LOCOS形成的硬掩模32形成在氧化膜垫31的顶表面上。硬掩模32可以例如由氮化硅膜(SiN)形成。

如图5C所示，通过图案化和干法刻蚀抗蚀剂掩模(未示出)，硬掩模32经受图案化处理使得仅保留其中形成凸部分16的区域。

如图5D所示，LOCOS膜34通过热氧化形成，凸部分16形成在硬掩模32下方。之后，如图5E所示，移除硬掩模32和LOCOS膜34。通过利用热磷酸的湿法刻蚀移除由SiN构成的硬掩模32。通过利用稀氢氟酸(DHF)的湿法刻蚀移除LOCOS膜34。

接着，如图5F所示，将抗蚀剂掩模36图案化使得从形成的两个凸部分16的一个顶部到另一个顶部的区域打开。进行N型离子注入。以此，读出部14在P型半导体区域22中形成以从凸部分16的一个顶部延伸至凸部分16的另一个顶部。换句话说，在上述参考图5C的硬掩模32的图案化处理中，硬掩模32经受图案化处理使得凸部分16的顶部形成在水平方向上的读出部14的两个边界部分。如图4A至4H的情况，凸部分16可以在读出部14形成后通过CMP变平。

光电二极管11也可以通过图案化对应于光电二极管11的区域的抗蚀剂掩模(未示出)并且进行N型离子注入形成。

如图5G所示，栅极氧化物膜23和转移栅极电极24形成。之后，如图5H所示，层间绝缘膜25和遮光膜26形成。

如此，图3B所示的截面构造完成。

分别参考图4A至4H和图5A至5H描述了从垂直方向看和从水平方向看的CCD固态成像设备1的像素阵列区3的制造方法。当然，相同处理同时进行。

<电位图>

参考图6A至6B，将描述电位阶梯13和读出部14的电位Rp。

图6A示出了在进行如图4F所示N型离子注入后，在转移方向上的半导体基板21的电位Rp。此外，在图6A中，用虚线示出的电位Rp’表示当在未形成凸部分15的情况下进行N型离子注入时的电位。

当在未形成凸部分15的情况下进行N型离子注入时，如虚线所示，电位Rp’在抗蚀剂掩模35边界部分处变化剧烈，并且因此一些电荷在电荷转移时残留。

相反，在CCD固态成像设备1中，凸部分15形成在抗蚀剂掩模35的边界部分并进行N型离子注入，因此电位Rp在抗蚀剂掩模35的边界部分缓慢变化，如图6A所示。以此方式，电位Rp有光滑的分布(profile)，并且因此可减少将电荷转移至水平转移寄存器5时的残留电荷。

图6B示出在如图5F所示的N型离子注入后，在水平方向上半导体基板21的电位Rp。在图6B中，用虚线显示的电位Rp’表示当在未形成凸部分16的情况下进行N型离子注入时的电位。

此外，当进行形成读出部14的N型离子注入时，凸部分16形成在抗蚀剂掩模36的边界部分，并且因此在抗蚀剂掩模36的边界部分，电位Rp缓慢变化。以此方式，电位Rp有光滑的分布，并且因此可减少在电荷从光电二极管11转移至垂直转移寄存器4时的残留电荷。

如上所述，利用CCD固态成像设备1，通过在垂直转移寄存器4和读出部14中的电荷转移方向上在边界部分形成半导体基板21的凸部分15和凸部分16作为电荷转移部，可给每个电位Rp提供光滑的分布。每个电位Rp具有光滑的分布，因此可减少当电荷转移时的残留电荷从而提高电荷转移效率。

<2.第二实施例>

<CMOS固态成像设备的示意性构造示例>

图7是示出根据本公开第二实施例的CMOS固态成像设备的示意性构造的视图。

图7的CMOS固态成像设备51包括例如用硅(Si)作为半导体的半导体基板72。图7的CMOS固态成像设备51包括在半导体基板72中的像素阵列区63和外围电路区，像素阵列区63具有二维布置为矩阵形式的像素62，外围电路区围绕像素阵列区63。外围电路区包括垂直驱动电路64、列信号处理电路65、水平驱动电路66、输出电路67和控制电路68等。

像素62的每一个包括作为光电转换元件的光电二极管以及多个像素晶体管。多个像素晶体管包括，例如，转移晶体管、选择晶体管、复位晶体管以及放大晶体管的四个MOS晶体管。

替代地，像素62可具有共享像素结构。共享像素结构包括多个光电二极管、多个转移晶体管、共享的单一浮置扩散部以及交替共享的不同像素晶体管。即，在共享像素中，构成多个单元像素的光电二极管和转移晶体管交替共享不同像素晶体管。

控制电路68接收输入时钟和用于指示操作模式等的数据，并且输出诸如CMOS固态成像设备51内部信息的数据。即，基于垂直同步信号、水平同步信号、以及主时钟，控制电路68产生时钟信号和控制信号，作为垂直驱动电路64、列信号处理电路65以及水平驱动电路66等的操作参考。控制电路68输出产生的时钟信号和控制信号至垂直驱动电路64、列信号处理电路65以及水平驱动电路66等。

垂直驱动电路64由例如移位寄存器构成。垂直驱动电路64选择像素驱动线70，为选择的像素驱动线70提供驱动像素62的脉冲，并且驱动每一行的像素62。即，垂直驱动电路64在垂直方向上顺序选择性地扫描像素阵列区63每一行的像素62，并且通过垂直信号线69基于根据每个像素62的光电转换部中光接收量所产生的信号电荷提供像素信号至列信号处理电路65。

将列信号处理电路65提供给像素62的每一列并且使从一行中的像素62输出的信号经受针对各像素列的诸如噪声消除的信号处理。例如，列信号处理电路65进行诸如相关双采样(CDS)和AD转换的信号处理使得像素特有的固定图案噪声消除。

水平驱动电路66例如由移位寄存器构成。水平驱动电路66按顺序输出水平扫描脉冲，从而按顺序选择列信号处理电路65，并且导致每个列信号处理电路65输出像素信号至水平信号线71。

输出电路67使由每个列信号处理电路65按顺序提供的通过水平信号线71的信号经受信号处理并输出信号。例如，输出电路67可以只进行缓冲或进行黑电平调整、列差异校正和各种数字信号处理等。输入/输出终端73传输信号至外部设备/从外部设备接收信号。

以上述方式构造的CMOS固态成像设备51是称为列AD系统的CMOS图像传感器，其中每个像素列提供有执行CDS处理和AD转换处理的列信号处理电路65。

<像素的第一构造示例>

图8示出了像素62A的电路构造示例作为像素62的第一构造示例。

图8中所示的像素62A包括例如PN结光电二极管(PD)91，其作为光电转换部接收光线，产生信号电荷，并且累积信号电荷。此外，像素62A包括第一转移栅极92、第二转移栅极93、电荷累积部(MEM)94、复位栅极95、放大晶体管96、选择晶体管97、电荷释放栅极98和浮置扩散部(FD)99。

第一转移栅极92连接在光电二极管91和电荷累积部94之间。转移信号TG施加在第一转移栅极92的栅极电极。第一转移栅极92的源极和漏极中的一个连接至光电二极管91。当转移信号TG激活时，第一转移栅极92响应于此变为导电状态，从而将累积在光电二极管91中的信号电荷转移至信号累积区94。

第二转移栅极93连接在电荷累积部94和FD99之间。转移信号FG施加在第二转移栅极93的栅极电极。第二转移栅极93的源极和漏极中的一个连接至FD99，该FD99连接放大晶体管96的栅极电极。当转移信号FG激活时，第二转移栅极93响应于此变为导电状态，从而将累积在电荷累积部94中的信号电荷转移至FD99。

复位栅极95的源极和漏极中的一个连接至电源电压Vdd。另一个连接至FD99。复位信号RST施加在复位栅极95的栅极电极。当复位信号RST激活时，复位栅极95响应于此变为导电状态，从而使FD99的电位复位至电源电压Vdd的水平。

电荷累积部94提供在第一转移栅极92和第二转移栅极93之间作为掩埋MOS电容器。控制信号SG施加在电荷累积部94的栅极电极。电荷累积部94暂时保留光电二极管91中产生的信号电荷直到读出时刻到来。

放大晶体管96的栅极电极连接至FD99并且其漏极连接至电源电压Vdd。放大晶体管96作为读出电路的输入，读出电路读出光电二极管91中通过光电转换获得的信号电荷，就是，所谓的源跟随电路。就是说，放大晶体管96构成为，当源极电极通过选择晶体管97连接至垂直信号线69时，源跟随电路以及恒电流源电路100的负载MOS一起连接至垂直信号线69的一端。

选择晶体管97连接在放大晶体管96的源极电极和垂直信号线69之间。选择信号SEL施加在选择晶体管97的栅极电极。当选择信号SEL激活时，选择晶体管97响应于此变为导电状态，从而使像素62A变为选择状态，并且输出从放大晶体管96输出的像素信号至垂直信号线96。

电荷释放栅极98连接在光电二极管91和电源电压Vdd之间作为电荷释放区。电荷释放控制信号PG施加在电荷释放栅极98的栅极电极。当电荷释放控制信号PG激活时，电荷释放栅极98响应于此变为导电状态并且选择性地从光电二极管91释放光电二极管91中累积的预定量的信号电荷或者全部信号电荷至电荷释放区。电荷释放栅极98在未进行信号电荷累积时的时期保持导电状态，并且因此可以避免以信号电荷将光电二极管91饱和以及超出饱和电荷量的信号电荷漏出至电荷累积部94或周围像素。

FD99将信号电荷转换为电信号(例如，电压信号)并且输出该电信号。

<曝光操作>

图9A至9E是说明从像素的曝光开始(累积的开始)至曝光结束(累积的结束)的操作的视图。

首先，如图9A所示，电荷释放控制信号PG激活，从而导通电荷释放栅极98并且光电二极管91的电荷释放。

当电荷释放栅极98再次截止时，曝光在所有像素中开始，以及如图9B所示，取决于入射光的信号电荷累积在光电二极管(PD)91中。

当曝光结束时，如图9C所示激活复位信号RST，从而复位栅极95导通并且FD99的电荷释放(复位操作)。

如图9D所示，转移信号TG和控制信号SG激活，从而信号电荷从光电二极管91向电荷累积部(MEM)94转移。

之后，当像素62A的读出时刻到来时，如图9E所示激活转移信号FG，从而第二转移栅极93导通并且信号电荷从电荷累积部94向FD99转移。信号电荷在FD99中转换为电压信号并且通过垂直信号线69输出。

如上所述，在包括图8的像素62A的CMOS固态成像设备51中，曝光操作在像素阵列区63内的所有像素中同时进行，并且在通过全局快门方法进行成像时读出电荷，在该全局快门方法中，电荷暂时保留在电荷累积部(MEM)94中。

这里，电荷累积部94中，为了减少在向FD99转移电荷时的转移失败，电位Rp2在FD99的方向(即图10中的转移方向)上设有阶梯状的坡。该阶梯状的电位坡可以通过在不同的区域设置离子注入区并进行多次离子注入而形成。更具体的，如图10所示，例如，阶梯状的电位坡可以通过设置层1区域、层2区域、层3区域以及层4区域并进行多次离子注入而形成。

同样的，在电荷累积部94的这种阶梯状的电位坡中，凸部分形成在半导体基板72的表面中，如图11所示，从而可向电位Rp3提供光滑的阶梯状台阶并且减少电荷转移时残留的电荷。

就是说，图10的电位Rp2示出在凸部分未形成的情况下的电位分布，并且图11的电位Rp3示出在凸部分形成的情况下电荷累积部94电位分布。

<制造方法>

参考图12A至12H，将描述形成具有图11所示电位分布的电荷累积部的方法。

首先，如图12A所示，例如采用As或P的N型离子注入在半导体基板72中形成的P型半导体区域121内进行，使得成为电荷累积部94的N型半导体区域122形成。之后垫氧化膜(SiO₂)123形成在半导体基板72的表面上。

接着，如图12B所示，用于LOCOS形成的硬掩模124形成在垫氧化膜123的顶表面上。硬掩模124可以由例如氮化硅膜(SiN)形成。

如图12C所示，通过图案化和干法刻蚀抗蚀剂掩模(未示出)，硬掩模124经受图案化处理使得仅保留形成有凸部分的区域。

如图12D所示，LOCOS膜125形成并且凸部分131通过热氧化在硬掩模124下形成。之后，如图12E所示，移除硬掩模124和LOCOS膜125。通过利用热磷酸的湿法刻蚀移除由SiN构成的硬掩模124。通过利用稀氢氟酸(DHF)的湿法刻蚀移除LOCOS膜125。

随后，如图12F所示，抗蚀剂掩模141图案化使得层1区域打开并且进行N型离子注入。

在针对层1移除抗蚀剂掩模141后，抗蚀剂掩模142图案化使得层2区域打开并且进行N型离子注入，如图12G所示。与阶梯状台阶的数目相应的同样离子注入在不同的区域进行。

当离子注入完成时，栅极氧化膜151和转移栅极电极152形成在半导体基板72的顶表面上，如图12H所示。

如上所述，当将成为半导体基板72的电荷累积部94的N型半导体区域122经受多次离子注入时，凸部分131通过LOCOS方法形成在作为区域边界的部分中，然后进行多次离子注入。

这样，，可提供如图11所示的具有光滑的阶梯状台阶的电位分布，从而可减少残留电荷并提高电荷转移效率。

<像素的第二构造示例>

图13是作为像素62第二构造示例的像素62B的电路构造示例。

图13中，与图8所示第一构造示例的像素62A对应的部分用相同的附图标记表示，并且适当地省略其描述。

图13的像素62B除了电荷累积部94之外还包括第二电荷累积部201。在第二电荷累积部201和电荷累积部94之间新增第三转移栅极202。

为了清楚地区别电荷累积部94和第二电荷累积部201，电荷累积部94在下文中将被称为第一电荷累积部94。

转移信号CG施加在第三转移栅极202的栅极电极。当转移信号CG激活时，第三转移栅极202响应而变为导电状态，从而控制电位在第一电荷累积部94和第二电荷累积部201之间的通道中变深。

通过利用第一累积量的出色的暗特性(dark characteristic)和第二累积量的优先区域效率，像素62B是保持暗特性并且具有大量饱和电荷的像素电路。第二电荷累积部201由具有比第一电荷累积部94更大的每单位区域电容值的电容器构成。

图14是像素62B的顶视图。

第一转移栅极92包括施加有转移信号TG的栅极电极，连接在光电二极管91和第一电荷累积部94之间。电荷释放栅极98包括施加有电荷释放控制信号PG的栅极电极，连接在光电二极管91和作为电荷释放部分的电源电压Vdd之间。

第一电荷累积部94包括施加有控制信号SG的栅极电极，并且在栅极电极下作为掩埋MOS电容器形成。

第二转移栅极93包括施加有转移信号FG的栅极电极，连接在第一电荷累积部94和FD99之间。第二转移栅极93的源极/漏极中的一个与第一电荷累积部94的N型半导体区域共享。源极/漏极中的另一个与FD99的N型半导体区域共享。

第三转移栅极202包括施加有转移信号CG的栅极电极。第三转移栅极202的源极/漏极中的一个与第一电荷累积部94的N型半导体区域共享。源极/漏极中的另一个连接至第二电荷累积部201。

<像素62B的电路操作>

参考图16A至16I以及图15，将描述像素62B的电路操作。图15示出了像素62B中的选择信号SEL、复位信号RST、转移信号TG、电荷释放控制信号PG、转移信号CG、控制信号SG以及转移信号FG的时间图。此外，图16A至16I示出了像素62B在预定操作状态的电位图。

图16A示出了恰在t₁₁时刻之前的电位初始状态。在t₁₁时刻，所有像素中的电荷释放控制信号PG同时未激活并且电荷释放栅极98变为不导电状态，然后曝光时期在像素阵列区63的所有像素中开始。在t₁₁时刻，转移信号CG同时激活，从而第三转移栅极202变为导电状态。

在曝光时期期间，利用高强度，信号电荷不仅在光电二极管91中累积，同时通过经由第一转移栅极92的溢出通道从光电二极管91中溢出而累积到第一电荷累积部(MEM1)94中。此外，如图16B所示，第三转移栅极202保持导电状态，从而向第一电荷累积部94流出的信号电荷通过第三转移栅极202累积在第二电荷累积部(MEM2)201中。另一方面，利用低强度，信号电荷的累积仅在光电二极管91中进行。

接着，在t₁₂时刻，通过在中间电位VM驱动转移信号TG，超出由中间电位VM决定的预定电荷量的信号电荷从光电二极管91经由第一转移栅极92累积在第一电荷累积部94和第二电荷累积部201两者中。

接着，在t₁₃时刻，转移信号CG未激活，因此，如图16C所示，第三转移栅极202变为不导电状态。

随后，在t₁₄时刻，所有像素中的转移信号TG和控制信号SG同时激活，从而第一转移栅极92和第一电荷累积部94的栅极电极变为导电状态。这样，如图16D所示，累积在光电二极管91中的信号电荷转移至第一电荷累积部94并累积。

接着，在t₁₄时刻，当所有像素中的转移信号TG同时不激活时，电荷释放控制信号PG同时激活。然后，第一转移栅极92变为不导电状态并且电荷释放栅极98变为导电状态。这样，所有像素共有的曝光时期结束。之后，控制信号SG也不激活。

图16E示出了曝光结束时的电位状态。此时，高强度的信号电荷累积在第一电荷累积部94和第二电荷累积部201两者中。另一方面，低强度的信号电荷仅累积在第一电荷累积部94中。

接着，在t₁₆时刻，第N行的选择信号SEL激活并且第N行的选择晶体管97变为导电状态，从而第N行的像素62B变为选择状态。同时，复位信号RST激活并且复位栅极95变为导电状态，从而FD99复位。在t₁₇时刻，复位信号RST未激活并且FD99此时的电位作为第一复位电平N1通过放大晶体管96和选择晶体管97输出至垂直信号线69。

接着，在t₁₈时刻，激活转移信号FG，从而第二转移栅极93变为导电状态。如图16F所示，累积在第一电荷累积部94的信号电荷转移至FD99。

在t₁₉时刻，如图16G所示，转移信号FG未激活，从而从第一电荷累积部94向FD99的电荷转移停止。在t₁₉时刻，当转移停止时，FD99的电位作为取决于第一电荷累积部94中累积电荷的量的第一信号电平S1，通过放大晶体管96和选择晶体管97输出至垂直信号线69。

接着，在t₂₀时刻，转移信号CG、控制信号SG和转移信号FG同时激活并且第三转移栅极202和第二转移栅极93都变为导电状态。这样，如图16H所示，第二电荷累积部201、第一电荷累积部94和FD99的电位结合，从而信号电荷累积在整个结合区域。信号电荷作为第二电荷电平S2通过放大晶体管96和选择晶体管97输出至垂直信号线69。

随后，在t₂₁时刻，复位信号RST激活并且电位结合的区域复位。

在t₂₂时刻，复位信号RST未激活，并且图16I所示的电位结合区域的电位作为第二复位电平N2通过放大晶体管96和选择晶体管97输出至垂直信号线69。

之后，在t₂₃时刻后，转移信号FG、控制信号SG和转移信号CG按规定顺序不激活并且第二转移栅极93和第三转移栅极202变为不导电状态。这样，再次获得图16A中所示的初始状态的电位。按规定顺序不激活转移信号FG、控制信号SG和转移信号CG是为了将沟道电荷累积在第二电荷累积部201中，当第一电荷累积部94的栅极电极处于导电状态时该沟道电荷累积在基板表面。不同于FD99，仅对第二电荷累积部201不进行复位，从而不用担心复位沟道电荷会引起像素信号的抵消(offset)。

通过上述一系列的电路操作，第一复位电平N1、第一信号电平S1、第二信号电平S2以及第二复位电平N2以上述顺序从像素62B输出至垂直信号线69。

第一复位电平N1和第一信号电平S1是具有出色的暗特性的低强度的像素信号并且第二信号电平S2和第二复位电平N2是具有高强度的大量饱和电荷量的像素信号。

所希望的是，在高增益的配置中读出低强度的像素信号使得减少噪声以及针对宽信号范围在低增益的配置中读出高强度的像素信号。因此，可以说根据第二构造示例的像素62B具有能够获得高增益的配置中的低强度的像素信号(S1-N1)以及低增益的配置中的高强度的像素信号(S2-N2)的电路构造。

还可在作为如上所述的像素62B的第一电荷累积部94的N型半导体区域中使用如上文参考12A至12H所述的制造方法，在该制造方法中，当进行多次离子注入时，凸部分部分形成为区域边界，然后进行多次离子注入。

这样，如图17所示，可为第一电荷累积部94提供具有光滑的阶梯状台阶的电位分布，以及因此可减少残留电荷并提高电荷转移效率。

<3.第三实施例>

<电子设备的应用示例>

上述CCD固态成像设备1和CMOS固态成像设备51可应用于不同电子设备，例如，诸如数字照相机和数字摄像机的成像设备、具有成像功能的便携式电话或者具有成像功能的音频播放器。

图18是示出根据本公开第三实施例的作为电子设备的成像设备的构造示例框图。

图18所示的成像设备300包括：包括透镜组及其相似物的光学单元301、采用CCD固态成像设备1或CMOS固态成像设备51的上述构造的固态成像设备(成像装置)302以及作为相机信号处理电路的数字信号处理器(DSP)电路303。成像设备300还包括帧存储器304、显示单元305、记录单元306、操作单元307和电源单元308。DSP电路303、帧存储器304、显示单元305、记录单元306、操作单元307和电源单元308通过总线309相互连接。

光学单元301接收来自物体的入射光(图像光线)并且在固态成像设备302的成像表面上形成图像。固态成像设备302将通过光学单元301形成在成像表面上的图像的入射光量转换为每个像素的电信号并且输出该电信号作为像素信号。上述CCD固态成像设备1或CMOS固态成像设备51，就是，提高了电荷转移效率的固态成像设备可用作固态成像设备302。

显示单元305包括例如液晶板和有机电发光(EL)板的平板型显示设备，并且显示由固态成像设备302采集的移动图像或静止图像。记录单元306将由固态成像设备302采集的移动图像或静止图像记录在记录媒介上，例如硬盘和半导体存储器，。

操作单元307发出根据用户所操作的关于成像设备300不同功能的操作指令。电源单元308适当地提供不同的电源DSP电路303、帧存储器304、显示单元305、记录单元306和操作单元307以成为这些供给的对象的操作电源。

如上所述，通过采用上述CCD固态成像设备1或CMOS固态成像设备51作为固态成像设备302，可以提高电荷转移效率。因此，在诸如摄像机、数字照相机以及如移动电话的移动设备中的相机模块的成像设备300中可达到高质量的采集图像。

本公开的实施例不限于如上所述的实施例，并且可在不脱离本公开的范围内进行各种变化。

上述的示例中，描述了固态成像设备设置第一导电类型为P型、第二导电类型为N型并且利用电子作为信号电荷。但是，本公开的技术也可应用于利用空穴作为信号电荷的固态成像设备。因此，第一导电类型可设置为N型并且第二导电类型可设置为P型，使得上述半导体区域可构造为相反的导电型的半导体区域。

此外，本公开的技术不限于应用在探测入射可见光量的分布并将其采集作为图像的固态成像设备。本公开的技术还可应用于可采集入射红外线、X线、粒子等的量的分布的固态成像设备，以及一般固态成像设备(物理量分布探测设备)，例如探测广义上包括压力、电容等的物理量分布的指纹识别传感器。

应注意，本实施例也可采用下述构造。

(1)一种固态成像设备，包括

半导体基板，在该半导体基板中形成有电荷转移部，该电荷转移部构造为转移光电转换部所产生的电荷，该半导体基板包括在形成有该电荷转移部的区域中形成为凸形状的表面。

(2)根据(1)的固态成像设备，其中，

该半导体基板的表面在电荷转移方向上在该电荷转移部的边界区域中形成为凸形状。

(3)根据(1)或(2)的固态成像设备，其中，

该电荷转移部是构造为在垂直方向转移电荷的垂直电荷耦合装置。

(4)根据(1)至(3)中任一项的固态成像设备，其中，

该电荷转移部为读出部，该读出部构造为读出该光电转换部的电荷。

(5)根据(1)或(2)的固态成像设备，其中，

该电荷转移部为电荷累积部，该电荷累积部构造为暂时保留该光电转换部中产生的电荷直到该电荷被读出。

(6)一种固态成像设备的制造方法，包括：

通过LCOS(硅的局部氧化)方法形成半导体基板的凸形状的表面；以及

使抗蚀剂掩模经受图案化并进行离子注入，使得该抗蚀剂掩模的边界对应凸形状的顶部，从而在该半导体基板中形成电荷转移部。

(7)根据(6)的固态成像设备的制造方法，还包括：

在该电荷转移部形成之后，使该半导体基板的该凸形状变平。

(8)一种电子设备，包括：

固态成像设备，包括：

半导体基板，在该半导体基板中形成有电荷转移部，该电荷转移部构造为转移光电转换部所产生的电荷，该半导体基板包括在形成有该电荷转移部的区域中形成为凸形状的表面。

本领域的技术人员应理解，在所附权利要求或其等同物的范围内，根据设计需要和其它因素，可进行各种修改、结合、部分结合和替换。

本申请要求2013年7月10日提交的日本优先权专利申请JP2013-144503的权益，其全部内容通过引用结合于此。

Claims (8)

1.一种固态成像设备，包括：

半导体基板，在该半导体基板中形成有构造为转移光电转换部所产生的电荷的电荷转移部，该半导体基板包括在形成有该电荷转移部的区域中形成为凸形状的表面。

2.根据权利要求1所述的固态成像设备，其中，

该半导体基板的表面在电荷转移方向上在该电荷转移部的边界区域中形成为凸形状。

3.根据权利要求1所述的固态成像设备，其中，

该电荷转移部是构造为在垂直方向转移电荷的垂直电荷耦合装置。

4.根据权利要求1所述的固态成像设备，其中，

该电荷转移部为读出部，该读出部构造为读出该光电转换部的电荷。

5.根据权利要求1所述的固态成像设备，其中，

该电荷转移部为电荷累积部，该电荷累积部构造为暂时保留该光电转换部中产生的电荷直到该电荷被读出。

6.一种固态成像设备的制造方法，包括：

通过硅的局部氧化方法将半导体基板的表面形成为凸形状；以及

对抗蚀剂掩模进行图案化并进行离子注入，使得该抗蚀剂掩模的边界对应凸形状的顶部，从而在该半导体基板中形成电荷转移部。

7.根据权利要求6所述的固态成像设备的制造方法，还包括：

在该电荷转移部形成之后，使该半导体基板的该凸形状变平。

8.一种电子设备，包括：

固态成像设备，包括：

半导体基板，在该半导体基板中形成有构造为转移光电转换部所产生的电荷的电荷转移部，该半导体基板包括在形成有该电荷转移部的区域中形成为凸形状的表面。