CN104282622B - 集成电路的接触孔制造方法 - Google Patents

集成电路的接触孔制造方法 Download PDF

Info

Publication number
CN104282622B
CN104282622B CN201310294302.XA CN201310294302A CN104282622B CN 104282622 B CN104282622 B CN 104282622B CN 201310294302 A CN201310294302 A CN 201310294302A CN 104282622 B CN104282622 B CN 104282622B
Authority
CN
China
Prior art keywords
heavily doped
doped region
contact hole
type heavily
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310294302.XA
Other languages
English (en)
Other versions
CN104282622A (zh
Inventor
潘光燃
石金成
文燕
高振杰
王焜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201310294302.XA priority Critical patent/CN104282622B/zh
Publication of CN104282622A publication Critical patent/CN104282622A/zh
Application granted granted Critical
Publication of CN104282622B publication Critical patent/CN104282622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种集成电路的接触孔制造方法，包括：在集成电路的衬底上形成N型重掺杂区和P型重掺杂区；在所述集成电路上淀积介质层，并利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔；对所述N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子；在所述N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层，并通过第一快速热退火工艺在所述接触孔中生成金属硅化物。本发明提供的技术方案能够降低接触孔的制造成本。

Description

集成电路的接触孔制造方法
技术领域
本发明涉及集成电路制造技术，尤其涉及一种集成电路的接触孔制造方法，属于半导体技术领域。
背景技术
集成电路的加工精度遵循摩尔定律而发展，从微米级、亚微米、深亚微米发展到纳米级。接触孔是集成电路结构中必不可少的一部分，即采用金属引线把集成电路中各器件的电特性通过接触孔引出，理论上，接触孔的电阻越小越好。随着集成电路加工精度的发展，其接触孔的尺寸也由微米级、亚微米、深亚微米发展到纳米级。
当前，尺寸在0.35～0.8微米之间的亚微米接触孔在亚微米级的功率半导体器件、功率集成电路和消费类芯片等集成电路工艺中广泛使用，其中半导体器件包括双扩散金属氧化物晶体管（DMOS）、绝缘栅双极型晶体管（IGBT）等，消费类芯片包括电源芯片、汽车电子芯片等。
具体的，在集成电路的掺杂工艺中，通过向本征硅（没有掺杂的硅）中掺入五族元素离子，形成可导电的N型硅；向本征硅中掺入三族元素离子，形成可导电的P型硅。掺入的离子需要高温退火才能激活，被激活的同一族（五族或三族）的离子越多，硅的电阻率越小。在同一区域，如果既掺有三族元素离子、又掺有五族元素离子，两种离子所体现出的电特性会发生中和，即当三族元素离子的浓度大于五族元素离子，体现为P型硅，当五族元素离子的浓度大于三族元素离子，体现为N型硅。
亚微米集成电路中，接触孔制作在N型重掺杂区和P型重掺杂区表面，通常在接触孔表面形成电阻率较低的金属硅化物（硅化钛）以降低接触孔电阻，金属硅化物由掺杂的N型硅（或P型硅）与金属（钛）发应生成，当N型硅（或P型硅）的接触孔表面掺杂浓度越大，形成的金属硅化物的电阻率也就越小。在亚微米集成电路中，N型重掺杂区的五族元素离子浓度通常都大于P型重掺杂区的三族元素离子浓度，前者一般为后者的1.2～5倍，比如N型重掺杂区的离子浓度为5E15原子/平方厘米，P型重掺杂区的离子浓度为3.5E15原子/平方厘米；对应的，N型重掺杂区的接触孔电阻小于P型重掺杂区的接触孔电阻。
现有技术中，为降低亚微米接触孔电阻，传统工艺通常包括如下步骤：
首先，如图1所示，在集成电路衬底11上完成N型重掺杂和P型重掺杂之后，采用炉管高温退火，以激活N型重掺杂离子和P型重掺杂离子；之后再在N型重掺杂区12、P型重掺杂区13，以及上述二者之外的场氧化层14上淀积介质层15，并通过光刻、蚀刻工艺分别在N型重掺杂区12和P型重掺杂区13上形成接触孔16，并在上述N型重掺杂区12和P型重掺杂区13的接触孔16表面垂直注入五族元素离子17；
再次，通过光刻工艺，如图2所示，在N型重掺杂区12的区域上保留光刻胶18，然后对P型重掺杂区13的接触孔16表面垂直注入三族元素离子19，此次注入的三族元素离子浓度高于之前注入的五族元素离子浓度；
最后，去除光刻胶18，并在上述N型重掺杂区12和P型重掺杂区13的接触孔16中形成钛金属层，进行快速热退火使得钛金属与硅反应生成金属硅化物。
上述现有技术，为了增大N型重掺杂区12和P型重掺杂区13的接触孔16表面的掺杂浓度，在接触孔16中注入五族元素离子17后，通过光刻工艺遮蔽住N型重掺杂区12的接触孔16，再在P型重掺杂区13的接触孔16中注入三族元素离子19，上述光刻工艺会导致成本增高。
发明内容
本发明提供一种集成电路的接触孔制造方法，用于降低接触孔的制造成本。
本发明提供一种集成电路的接触孔制造方法，包括：
在集成电路的衬底上形成N型重掺杂区和P型重掺杂区；
在所述集成电路上淀积介质层，并利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔；
对所述N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子；
在所述N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层，并通过第一快速热退火工艺在所述接触孔中生成金属硅化物。
其中，上述的第一快速热退火工艺的温度范围为600～850摄氏度，持续时间20～100秒钟。
另外，上述在集成电路的衬底上形成N型重掺杂区和P型重掺杂区包括：
在集成电路上完成N型重掺杂和P型重掺杂，采用第二快速热退火工艺激活N型重掺杂离子和P型重掺杂离子，以形成N型重掺杂区和P型重掺杂区。
可选的，该第二快速热退火工艺的温度范围为960～1150摄氏度，持续时间30～180秒钟。
并且，上述在所述集成电路上淀积介质层之后，利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔之前还包括：
采用高温回流工艺再次激活N型重掺杂离子和P型重掺杂离子。
该高温回流工艺的温度范围为800～950摄氏度，持续时间30～90分钟。
进一步的，上述在N型重掺杂区和P型重掺杂区上分别形成接触孔之后，对所述接触孔表面注入三族元素离子之前还包括：
对所述接触孔表面进行软刻蚀处理。
或者是，上述对N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子之后，所述在N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层之前还包括：
对所述接触孔表面进行第三快速热退火工艺处理。
其中，第三快速热退火工艺的温度范围为750～1150摄氏度，持续时间20～180秒钟。
本发明提供的集成电路的接触孔制造方法，较现有技术能够减少一次光刻工艺，能够有效降低接触孔的制造成本。多次快速热退火工艺并结合介质层的高温回流工艺，使得N型重掺杂离子和P型重掺杂离子被充分激活并扩散到指定深度，被激活的离子越多，接触孔电阻越小。另外，在接触孔中形成钛金属层之前，进行快速热退火处理，可以修复接触孔刻蚀对硅表面的损伤，同时激活接触孔表面掺杂，以减小接触孔电阻。本发明提供的技术方案，在减小接触孔电阻的同时减少了一次光刻工艺，实现了降低工艺成本和保证器件性能的双赢。
附图说明
图1为现有技术中集成电路的结构示意图一；
图2为现有技术中集成电路的结构示意图二；
图3为本发明实施例中集成电路的接触孔制造方法的流程示意图；
图4为本发明集成电路的接触孔制造方法具体实施例的流程示意图；
图5为本发明实施例中集成电路的结构示意图一；
图6为本发明实施例中集成电路的结构示意图二；
图7为本发明实施例中集成电路的结构示意图三；
图8为本发明实施例中集成电路的结构示意图四；
图9为本发明实施例中集成电路的结构示意图五；
图10为本发明实施例中集成电路的结构示意图六；
图11为本发明实施例中集成电路的结构示意图七。
具体实施方式
针对现有的集成电路的接触孔制造方法中，多次进行光刻工艺增加成本的问题，本发明实施例提供一种集成电路的接触孔制造方法，图3为本发明实施例中集成电路的接触孔制造方法的流程示意图，如图3所示，包括如下的步骤：
步骤101、在集成电路的衬底上形成N型重掺杂区和P型重掺杂区；
步骤102、在所述集成电路上淀积介质层，并利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔；
步骤103、对所述N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子，具体的，该步骤中注入的三族元素离子的浓度可以为1E14～1E15原子/平方厘米，由于通常N型重掺杂区的五族元素离子的浓度都较高，该步骤中注入的三族元素离子浓度比N型重掺杂区域的五族元素离子浓度小的多，因此，N型重掺杂区上形成的接触孔表面注入的三族元素离子被中和，且影响较小，接触孔表面仍为N型，而P型重掺杂区上形成的接触孔表面三族元素离子浓度增大；
步骤104、在所述N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层，并通过第一快速热退火工艺在所述接触孔中生成金属硅化物。
本发明上述实施例中提供的集成电路的接触孔制造方法，较现有技术能够减少一次光刻工艺，能够有效降低接触孔的制造成本。
图4为本发明集成电路的接触孔制造方法具体实施例的流程示意图，如图4所示，包括如下的步骤：
步骤201、在集成电路的衬底上进行N型重掺杂和P型重掺杂，并在完成上述重掺杂后，采用快速热退火，以激活N型重掺杂离子和P型重掺杂离子，由于是采用快速热退火工艺激活离子，工艺时间很短，离子扩散深度很小，该步骤中的快速热退火的温度范围为960～1150摄氏度，持续时间30～180秒钟。
完成N型重掺杂和P型重掺杂之后的结构如图5所示，在集成电路的衬底21上形成有N型重掺杂区22、P型重掺杂区23和场氧化层24。快速热退火之后的结构仍如如图5所示，其中N型重掺杂区22和P型重掺杂区23的扩散深度很小。
步骤202、参见图6所示，本步骤中淀积介质层25，并采用高温回流工艺再次激活N型重掺杂离子和P型重掺杂离子，步骤201中没有被完全激活的离子在高温回流工艺中被充分激活，离子在被激活的同时受高温影响扩散到指定深度。同时该高温回流工艺是亚微米集成电路中常见的工艺步骤，能够使得介质层表面更平滑，回流工艺的温度一般不大于步骤201中快速热退火工艺的温度，高温回流工艺一般限定温度范围为800～950摄氏度，持续时间30～90分钟。
步骤203、利用光刻工艺和蚀刻工艺在所述N型重掺杂区22和P型重掺杂区23上分别形成接触孔26。其具体可以是首先在介质层上涂覆光刻胶，并去除N型重掺杂区22和P型重掺杂区23上部一定区域的光刻胶，露出介质层，该区域的面积和最终形成的接触孔表面的面积基本相同，对裸露出的介质层进行蚀刻至N型重掺杂区22和P型重掺杂区23，从而形成接触孔，具体可以参见图7所示；
步骤204、去除介质层上的光刻胶，在上述接触孔的表面垂直注入三族元素离子27，浓度为1E14～1E15原子/平方厘米，具体可以参见图8所示。
步骤205、采用快速热退火工艺对接触孔的表面进行处理,温度范围设置为750～1150摄氏度，持续时间20～180秒钟。在步骤203中产生的刻蚀损伤可以经快速热退火而被修复，同时步骤204注入至接触孔表面的三族元素离子被激活，由于步骤204注入的三族元素离子浓度比N型重掺杂区的五族元素离子浓度小很多，所以，在N型重掺杂区的接触孔表面的三族元素离子被中和，接触孔表面仍然为N型。快速热退火处理后的结构图可以参见图9所示。
步骤206、在上述接触孔中形成钛金属层28，钛金属层28的厚度为150～800埃，具体结构图可以参见图10所示。
步骤207、进行快速热退火工艺，使得钛金属与硅反应生成金属硅化物--硅化钛29，该工艺过程可以设置温度范围为600～850摄氏度，持续时间为20～100秒钟，具体结构图可以参见图11所示。
本发明上述实施例中，在步骤203中生成接触孔后，可以进一步的采用软刻蚀工艺，对所述接触孔表面进行软刻蚀处理，以减少刻蚀对硅的损伤和增大接触孔的表面积，达到进一步减小接触孔电阻之目的。
本发明提供的技术方案，采用多次快速热退火工艺并结合介质层的高温回流工艺，使得N型重掺杂离子和P型重掺杂离子被充分激活并扩散到指定深度，被激活的离子越多，接触孔电阻越小。
另外，本发明的技术方案，在注入三族元素离子过程中不需要光刻工艺，在接触孔表面垂直注入一定剂量的三族元素离子，由于亚微米集成电路中N型重掺杂区的五族元素离子浓度大于P型重掺杂区的三族元素离子浓度，而且步骤204注入的三族元素离子浓度比N型重掺杂区的五族元素离子浓度小很多，所以注入的三族元素离子可以增大P型重掺杂区接触孔表面的离子浓度，同时对N型重掺杂区接触孔表面的离子浓度的影响很小。
并且，本发明提供的技术方案，在接触孔中形成钛金属层之前，进行快速热退火处理，可以修复接触孔刻蚀对硅表面的损伤，同时激活接触孔表面掺杂，以减小接触孔电阻。
本发明提供的技术方案，相对于现有技术，在减小接触孔电阻的同时减少了一次光刻工艺，实现了降低工艺成本和保证器件性能的双赢。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种集成电路的接触孔制造方法，其特征在于，包括：
在集成电路的衬底上形成N型重掺杂区和P型重掺杂区；
在集成电路上淀积介质层，并利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔；
对所述N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子；其中，注入的所述三族元素离子浓度为1E14～1E15原子/平方厘米；
在所述N型重掺杂区和P型重掺杂区上形成的接触孔中形成钛金属层，并通过第一快速热退火工艺在所述接触孔中生成金属硅化物；
所述在集成电路的底衬上形成N型重掺杂区和P型重掺杂区包括：
在集成电路上完成N型重掺杂和P型重掺杂，采用第二快速热退火工艺激活N型重掺杂离子和P型重掺杂离子，以形成N型重掺杂区和P型重掺杂区；
在所述集成电路上淀积介质层之后，利用光刻工艺和蚀刻工艺在所述N型重掺杂区和P型重掺杂区上分别形成接触孔之前还包括：
采用高温回流工艺再次激活N型重掺杂离子和P型重掺杂离子；
对所述N型重掺杂区和P型重掺杂区上形成的接触孔表面注入三族元素离子之后，在所述N型重掺杂区和P型重掺杂区形成的接触孔中形成钛金属层之前还包括：
对所述接触孔表面进行第三快速热退火工艺处理。
2.根据权利要求1所述的集成电路的接触孔制造方法，其特征在于，所述第一快速热退火工艺的温度范围为600～850摄氏度，持续时间20～100秒钟。
3.根据权利要求1所述的集成电路的接触孔制造方法，其特征在于，所述第二快速热退火工艺的温度范围为960～1150摄氏度，持续时间30～180秒钟。
4.根据权利要求1所述的集成电路的接触孔制造方法，其特征在于，所述高温回流工艺的温度范围为800～950摄氏度，持续时间30～90分钟。
5.根据权利要求1或2任一所述的集成电路的接触孔制造方法，其特征在于，在所述N型重掺杂区和P型重掺杂区上分别形成接触孔之后，对所述接触孔表面注入三族元素离子之前还包括：
对所述接触孔表面进行软刻蚀处理。
6.根据权利要求1所述的集成电路的接触孔制造方法，其特征在于，所述第三快速热退火工艺的温度范围为750～1150摄氏度，持续时间20～180秒钟。
CN201310294302.XA 2013-07-12 2013-07-12 集成电路的接触孔制造方法 Active CN104282622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310294302.XA CN104282622B (zh) 2013-07-12 2013-07-12 集成电路的接触孔制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310294302.XA CN104282622B (zh) 2013-07-12 2013-07-12 集成电路的接触孔制造方法

Publications (2)

Publication Number Publication Date
CN104282622A CN104282622A (zh) 2015-01-14
CN104282622B true CN104282622B (zh) 2017-07-28

Family

ID=52257389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310294302.XA Active CN104282622B (zh) 2013-07-12 2013-07-12 集成电路的接触孔制造方法

Country Status (1)

Country Link
CN (1) CN104282622B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899301A (zh) * 2018-06-20 2018-11-27 矽力杰半导体技术(杭州)有限公司 形成导电插塞的方法
CN111916496B (zh) * 2020-06-18 2022-02-11 南瑞联研半导体有限责任公司 一种igbt栅极总线结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383287A (zh) * 2008-09-27 2009-03-11 电子科技大学 一种垂直双扩散金属氧化物半导体器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01112752A (ja) * 1987-10-27 1989-05-01 Seiko Epson Corp 半導体装置の製造方法
JP2009010110A (ja) * 2007-06-27 2009-01-15 Nec Electronics Corp 不揮発性メモリ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383287A (zh) * 2008-09-27 2009-03-11 电子科技大学 一种垂直双扩散金属氧化物半导体器件的制造方法

Also Published As

Publication number Publication date
CN104282622A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
CN106601826B (zh) 一种快恢复二极管及其制作方法
JP2021185625A (ja) トレンチのないエミッタ領域を有する太陽電池
CN108493108B (zh) 一种高压快速软恢复二极管的制造方法
CN104465791B (zh) 一种快恢复二极管的结构和背面的制备方法
CN101552465A (zh) 瞬变电压抑制器和方法
EP2637210A1 (en) Power semiconductor device and method for manufacturing thereof
CN104425259B (zh) 反向导通绝缘栅双极型晶体管制造方法
CN104282622B (zh) 集成电路的接触孔制造方法
CN103367398B (zh) 终端保护环及其制造方法
CN109065641A (zh) 使用自对准注入和封盖制造太阳能电池发射极区
Baik et al. Conformal and ultra shallow junction formation achieved using a pulsed-laser annealing process integrated with a modified plasma assisted doping method
CN103632964A (zh) 一种制备沟槽半导体功率器件的方法
JPS59501433A (ja) 集積回路のコンタクト製造方法
CN103811336B (zh) 低功率应用的igbt功率器件及其制造方法
US10084036B2 (en) Insulated gate bipolar transistor and manufacturing method therefor
CN102983177B (zh) 肖特基二极管及其制作方法
CN108831953B (zh) 太阳能电池的制作方法
CN105762077B (zh) 绝缘栅双极晶体管的制造方法
CN103531616A (zh) 一种沟槽型快恢复二极管及其制造方法
CN104992966B (zh) 一种热预算低的双极高频功率晶体管芯片的制作方法
CN105225957B (zh) 沟槽型功率器件制作方法和沟槽型功率器件
TW200418128A (en) High density trench power MOSFET structure and method thereof
TWI240317B (en) Method of inhibiting degradation of gate oxide film
CN111129110A (zh) 一种功率芯片终端结构、功率芯片终端结构的制作方法和装置
CN102110603B (zh) 一种pn结嵌入玻璃钝化半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220726

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100000 9th floor, fangzheng building, Zhongguancun, No. 298 Chengfu Road, Haidian District, Beijing

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right