CN104272389A - 用于低功率多电平经编码信号的方法及设备 - Google Patents

用于低功率多电平经编码信号的方法及设备 Download PDF

Info

Publication number
CN104272389A
CN104272389A CN201380023844.1A CN201380023844A CN104272389A CN 104272389 A CN104272389 A CN 104272389A CN 201380023844 A CN201380023844 A CN 201380023844A CN 104272389 A CN104272389 A CN 104272389A
Authority
CN
China
Prior art keywords
data
group
encoded
level
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380023844.1A
Other languages
English (en)
Other versions
CN104272389B (zh
Inventor
蒂莫西·M·霍利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104272389A publication Critical patent/CN104272389A/zh
Application granted granted Critical
Publication of CN104272389B publication Critical patent/CN104272389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/20—Conversion to or from representation by pulses the pulses having more than three levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

本发明揭示用于提供多电平编码信号的方法及设备。设备可包含编码电路及多电平编码器。所述编码电路可经配置以接收数据且至少部分地基于所述数据而提供经编码数据。所述多电平编码器可耦合到所述编码电路且经配置以接收所述经编码数据。所述多电平编码器可进一步经配置以至少部分地响应于接收到所述经编码数据而将所述经编码数据提供到总线作为多电平信号。

Description

用于低功率多电平经编码信号的方法及设备
技术领域
本发明的实施例大体上涉及存储器，更特定来说，在所说明实施例中的一或多者中涉及(例如)在存储器系统中的经编码多电平信号。
背景技术
在典型集成系统(例如，存储器系统)中，数据基于提供到集成系统(例如，施加到集成系统及/或通过集成系统产生)的一或多个时钟信号而在装置之间传送。特定来说，数据必须在相对于时钟信号的上升及/或下降沿的适当时间处被提供到装置以确保装置正确地俘获数据。在更加现代的系统中，时钟速度已持续增加。因此，放置于总线上的数据可被认为有效的持续时间已减少。此外，归因于存储器与逻辑晶体管之间的性能中的差异，将芯片之间的带宽按比例调整到所要水平已成为越来越困难的任务。
一种用于解决增加的时钟速度的方法是使用多电平信令。在多电平信令中，单个信号可用于表示多个数据位，且因此，在特定总线上的时钟速度可在未降低带宽的情况下降低，或替代地，带宽可在未增加时钟速度的情况下增加。即，在利用多电平信令的系统中，多电平驱动器在总线上提供具有对应于在时钟信号的上升及/或下降沿处的2X(X＞1)个特定电平中的一者的电压的多电平信号，其中电平中的每一者表示多个数据位。因此，针对给定频率的数据吞吐量可增加X倍或可使用较低频率而保持带宽。
然而，在存储器系统中利用多电平信令并非没有其缺点，因为与不使用多电平信号的系统相比，使用多电平信号可消耗更多功率。此外，因为在多电平信令中消耗的功率取决于通过多电平驱动器提供的数据模式，所以一些数据模式可导致高于其它数据模式的功率消耗。
发明内容
本文中描述实例设备。一种实例设备可包含：编码电路，其经配置以接收数据且至少部分地基于所述数据而提供经编码数据；及多电平编码器，其耦合到所述编码电路且经配置以接收所述经编码数据，所述多电平编码器进一步经配置以至少部分地响应于所述经编码数据的接收而将所述经编码数据提供到总线作为多电平信号。
在一些实例中，所述编码电路经配置以使用数据总线反转编码而编码所述数据。
在一些实例中，所述编码电路可包括：第一编码器，其经配置以接收第一组所述数据且提供第一组所述经编码数据；及第二编码器，其经配置以接收第二组所述数据且提供第二组所述经编码数据。所述第一组及所述第二组所述经编码数据可至少部分地基于所述第一组及所述第二组所述数据。
实例设备可进一步包含：多电平解码器，其耦合到所述总线且经配置以接收所述多电平信号，所述多电平解码器进一步经配置以至少部分地响应于所述多电平信号的接收而提供所述经编码数据；及解码电路，其耦合到所述多电平解码器且经配置以从所述多电平解码器接收所述经编码数据，所述解码电路进一步经配置以至少部分地响应于来自所述多电平解码器的所述经编码数据的接收而提供经解码数据。
在一些实例中，所述编码电路可进一步经配置以提供数据总线反转控制信号，所述解码电路进一步经配置以至少部分地基于所述数据总线反转控制信号而解码所述经编码数据。
在一些实例中，所述编码电路可进一步经配置以将所述数据总线反转控制信号提供到所述多电平编码器。
在一些实例中，所述多电平信号可具有量值，所述量值至少部分地基于通过所述多电平编码器驱动的电流。
在一些实例中，所述多电平编码器可经配置以提供四个特定电压量值中的一者处的所述多电平信号。
在一些实例中，所述设备可包含于存储器中。
在一些实例中，所述多电平编码器经配置以提供所述经编码数据作为多电平信号可包括所述多电平编码器经配置以提供所述经编码数据作为多个多电平信号。
实例设备可包含编码电路，所述编码电路包括：第一编码器，其经配置以接收第一组数据且编码所述第一组以提供第一经编码组；及第二编码器，其经配置以接收第二组所述数据且编码所述第二组以提供第二经编码组。实例设备还可包含多电平编码器，其包括：第一多电平驱动器，其经配置以接收所述第一经编码组且至少部分地基于所述第一经编码组而提供第一多电平信号；及第二多电平驱动器，其经配置以接收所述第二经编码组且至少部分地基于所述第二经编码组而提供第二多电平信号。
在一些实例中，所述第一编码器或所述第二编码器中的至少一者可经配置以使用数据总线反转编码进行编码。
在一些实例中，所述第一编码器可进一步经配置以提供第一数据总线反转控制信号且所述第二编码器可进一步经配置以提供第二数据总线反转控制信号。所述多电平编码器可进一步包括：第三多电平驱动器，其经配置以接收所述第一数据总线反转控制信号及所述第二数据总线反转控制信号且至少部分地基于所述第一数据总线反转控制信号及所述第二数据总线反转控制信号而提供多电平数据总线反转控制信号。
实例设备可进一步包含：多电平解码器，其耦合到所述多电平编码器且经配置以接收所述第一多电平信号及所述第二多电平信号以及所述多电平数据总线反转控制信号；且至少部分地响应于所述第一多电平信号及所述第二多电平信号以及所述多电平数据总线反转控制信号的接收而提供所述第一经编码组及所述第二经编码组数据以及所述第一数据总线反转控制信号及所述第二数据总线反转控制信号。
实例设备可进一步包含解码电路，其耦合到所述多电平解码器且经配置以接收所述第一经编码组及所述第二经编码组数据以及所述第一数据总线反转控制信号及所述第二数据总线反转控制信号，且至少部分地基于所述第一经编码组及所述第二经编码组数据以及所述第一数据总线反转控制信号及所述第二数据总线反转控制信号而提供经解码数据。
实例设备可包含：多电平解码器，其经配置以接收多电平信号且至少部分地基于所述多电平信号而提供经编码数据；及解码器，其耦合到所述多电平解码器且经配置以接收所述经编码数据，所述解码器进一步经配置以至少部分地基于所述经编码数据而将经解码数据提供到总线。
在一些实例中，所述多电平解码器可进一步经配置以至少部分地基于所述多电平信号而提供数据总线反转控制信号，其中所述解码器进一步经配置以接收所述数据总线反转控制信号且至少部分地基于所述数据总线反转控制信号而提供所述经解码数据。
本文中描述实例方法。一种实例方法可包含：从总线接收多电平信号；至少部分地响应于所述多电平信号的接收而提供经编码数据；及解码所述经编码数据以提供经解码数据。
实例方法可包含使用数据总线反转编码对数据进行编码以提供经编码数据及将所述经编码数据提供到总线作为多电平信号。
实例方法可进一步包含解码所述经编码数据以提供经解码数据，其中所述数据与所述经解码数据实质上相同。
在一些实例中，将所述经编码数据提供到总线作为多电平信号可包括：将电流源耦合到节点。
在一些实例中，编码数据可包括：对所述数据的最高有效位进行编码。
在一些实例中，通过编码电路编码所述数据，其中所述编码电路包括多个编码器，所述多个编码器中的个别者经配置以对相应组所述数据进行编码且提供相应经编码组的所述经编码数据。
实例方法可进一步包含提供指示所述编码的数据总线反转控制信号，且其中所述经编码数据与所述数据总线反转控制信号两者均被提供到所述总线作为多电平信号。
实例方法可包含：编码一组数据以提供经编码组；将所述经编码组提供到多电平编码器；及至少部分地基于所述经编码组而提供多电平信号。
在一些实例中，所述组数据可包括第一组且所述经编码组可包括第一经编码组，且方法可进一步包含：对第二组所述数据进行编码以提供第二经编码组；及将所述第二经编码组提供到所述多电平编码器，其中所述多电平信号至少部分地基于所述第二经编码组。
实例方法可进一步包含：将数据总线反转控制信号提供到所述多电平编码器。
在一些实例中，可将所述数据总线反转控制信号提供到所述多电平编码器的多电平驱动器。
在一些实例中，所述多电平信号可至少部分地基于通过所述多电平编码器驱动的电流。
附图说明
图1为根据本发明的实施例的设备的框图。
图2为根据本发明的实施例的设备的框图。
图3为根据本发明的实施例的设备的框图。
图4为根据本发明的实施例可在图1的设备中使用的驱动器的示意图。
图5为根据本发明的实施例可包含图1的设备的存储器的框图。
具体实施方式
本发明揭示用于提供多电平经编码信号的方法及设备。在下文中阐述特定细节以提供对本发明的实施例的足够了解。然而，所属领域的技术人员将清楚，本发明的实施例可在没有这些特定细节的情况下加以实践。此外，在本文中描述的本发明的特定实施例是以实例方式提供且不应被用于将本发明的范围限于这些特定实施例。在其它情况中，众所周知的电路、控制信号、时序协议及软件操作未经详细展示以免不必要地混淆本发明。
图1说明根据本发明的实施例的设备100。设备100可包含编码电路110、多电平编码器120、多电平解码器130及解码电路140。多电平编码器120可耦合到编码电路110且可进一步通过总线150耦合到多电平解码器130。多电平解码器130可进一步耦合到解码电路140。编码电路110及解码电路140可分别耦合到总线160及170。在一些实施例中，解码电路140可包含在不同于编码电路110的装置中。在此类实施例中，可使用总线150在不同装置之间传送数据。在其它实施例中，解码电路140及编码电路110包含于相同装置中。总线150、160、170可包括任何宽度且可包括相同宽度或不同宽度。
编码电路110可包括一或多个编码器(未展示)，且可经配置以至少部分地响应于接收到来自总线160的数据及/或一或多个控制信号(未展示)而编码数据。编码电路110可经配置以根据一或多种编码算法(此类算法采用数据总线反转(DBI))对一或多组数据进行编码。通过DBI，待传输的数据的状态可在传输之前按照编码算法经反转或可不经反转。编码算法的实例包含有限权重及总线反转编码(分别为DBI-DC及DBI-AC)。在DBI-DC编码的情况下，考虑待传输的数据的电流状态且对数据进行反转或不进行反转以便最小化同时传输的“一”或“零”的数目。在DBI-AC编码的情况下，并行数据的电流状态与紧接在前的数据的状态进行比较且对数据进行反转或不进行反转以便最小化数据的同时转变信号的数目。还可使用DBI-DC及DBI-AC的任何组合或子组合。
采用编码算法(例如，DBI)可在设备100的操作期间减少功率消耗。即，编码可用于减少在数据信号中从一个数据到下一数据的转变期间消耗的电流，且因此减少总功率消耗。
多电平编码器120可包括一或多个驱动器(未在图1中展示)及/或多电平驱动器(未在图1中展示)且可经配置以将数据提供(例如，驱动)到总线，例如总线150。驱动器可为如此项技术中众所周知的常规驱动器且为简洁起见将不再进一步描述。多电平驱动器可包括所属领域的技术人员当前已知或将来知晓的多电平驱动器，且可各自经配置以将多电平信号提供到总线上。
多电平信号可为具有任何数目个特定电平中的一者的信号，每一电平对应于信号的电压且表示多个数据位。在四电平信令方案中，例如，多电平信号可包括4个特定电平中的一者，其中4个电平中的每一者表示两个数据位，例如“00”、“01”、“10”或“11”的二进制值。多电平信号的电平可至少部分地基于信号的电压。作为实例，对应于最高特定电压的第一电平可表示“11”数据，对应于第二最高特定电压的第二电平可表示“10”数据，对应于第三最高特定电压的第三电平可表示“01”数据，且对应于最低特定电压的第四电平可表示“00”数据。在其它实施例中，在不脱离本发明的范围及精神的情况下可使用多个数据位到特定电压的其它转译。
多电平解码器130可经配置以接收来自总线150的多电平信号且将数据提供到解码电路140。解码电路140可经配置以至少部分地基于从多电平解码器130接收的数据将经解码数据提供到总线，例如总线170。在至少一个实施例中，经解码数据可实质上与提供到编码电路110的数据相同。
在设备100的实例操作中，数据可被提供到总线160且被编码电路110接收。编码电路110可通过采用一或多种编码方法(例如，一或多种DBI编码算法)编码数据，且经编码数据可被提供到多电平编码器120。多电平编码器120可通过总线150将经编码数据提供到多电平解码器130作为一或多个多电平信号。至少部分地响应于多电平信号的接收，多电平解码器130可解码多电平数据以将经编码数据提供到解码电路140，其可继而解码经编码数据以将经解码数据提供到总线170。如描述，经解码数据可实质上与提供到总线160的数据相同，且在至少一个实施例中，解码电路140可经配置以至少部分地基于一或多个控制信号解码数据。
也就是说，除提供经编码数据之外，例如，在使用DBI的情况下，编码电路110可提供一或多个DBI控制信号。如已知，DBI控制信号可指示对数据进行编码的方式。例如，DBI控制信号可指示数据位中的一或多者是否已经反转或未经反转。如在下文将更加详细地解释，数据可被提供到编码电路110，且编码电路110可将经编码数据及一或多个DBI控制信号两者提供到多电平编码器120。如上描述，多电平编码器120可提供经编码数据作为一或多个多电平信号，且可进一步提供一或多个DBI控制信号作为一控制信号及/或一多电平信号。多电平解码器130可接收信号且提供经编码数据及一或多个DBI控制信号。解码电路140可至少部分地基于一或多个DBI控制信号解码所述经编码数据以提供经解码数据。
图2说明根据本发明的实施例的设备200。设备200包含先前已参考图1的设备100所描述的元件。已使用在图1中使用的相同参考数字在图2中识别那些元件且共同元件的操作如先前描述。因此，为简洁起见，将不再重复这些元件的操作的详细描述。
设备200可包含可分别类似于图1的编码电路110及多电平编码器120的编码电路210及多电平编码器220。编码电路210可耦合到总线160且可包括可各自经配置以接收相应组数据的编码器212、214。多电平编码器220可耦合到编码电路210且可包括多电平驱动器222、224及226。特定来说，多电平驱动器222可耦合到编码器212、214中的每一者，且多电平驱动器224、226可分别耦合到编码器212、214。多电平驱动器222、224、226中的每一者可进一步耦合到总线150。多电平解码器230可包含于设备200中且可类似于图1的多电平解码器130。多电平解码器230可耦合到总线150且经配置以通过总线150从多电平编码器220接收多电平信号。解码电路240还可耦合到多电平编码器230且可进一步耦合到总线170。解码电路240可类似于图1的解码电路140。
在设备200的实例操作中，数据可被提供到总线160且被编码电路210接收。如先前描述，编码电路210可使用一或多种编码算法编码数据且将经编码数据及/或DBI控制信号提供到多电平编码器220。在至少一个实施例中，相应组数据(例如第一组及第二组)可分别通过编码器212、214进行编码。第一组数据(例如)可包括提供到总线160的数据的任何数目个最高有效位且第二组数据可包括提供到总线160的数据的任何数目个最低有效位。编码器212可将第一经编码组数据提供到多电平驱动器224且编码器214可将第二经编码组数据提供到多电平驱动器226。编码器212、214还可将相应DBI控制信号提供到多电平驱动器222，且每一DBI控制信号可至少部分地基于第一组数据及第二组数据的编码。
多电平驱动器222可至少部分地基于DBI控制信号而将一或多个多电平信号提供到总线150，且多电平驱动器224、226可至少部分地基于经编码组数据而将相应多电平信号提供到总线150。因此，经编码数据及DBI控制信号两者可经提供作为多电平信号。多电平解码器230可接收多电平信号且作为响应而将经编码数据及DBI控制信号提供到解码电路240。继而，如先前描述，解码电路240可至少部分地基于DBI控制信号而对经编码数据进行解码且将经解码数据提供到总线170。
虽然如在图2中所说明，编码电路210包括编码器212、214，但在其它实施例中，编码电路210可包括可各自经配置以编码从总线160接收的相应组数据的任何数目个编码器(未展示)。此外，这些编码器中的每一者可耦合到一或多个相应多电平驱动器(未展示)，使得可通过总线150提供每个相应组经编码数据作为一或多个多电平信号。在一些实施例中，每一编码器可对应于多个多电平驱动器，从而允许提供经编码组数据作为多个多电平信号。作为实例，编码电路210可包括三个编码器，其中每一者经配置以编码提供到总线160的三个相应组数据中的一者且将经编码组数据提供到多电平编码器220中的对应多电平驱动器。每一编码器(例如，编码器212)可(例如)对应于两个多电平驱动器，使得提供编码每一组经经编码数据作为两个多电平信号。在又另一实施例中，多电平驱动器可经配置以通过多个通道提供信号。因此，可(例如)通过单个多电平驱动器提供经编码组数据作为两个或两个以上多电平信号。
在某些情况下，仅编码提供到总线160的数据的一部分可为合意的。图3说明根据本发明的一或多个实施例的设备300。设备300包含先前已参考图1的设备100描述的元件。已使用在图1中使用的相同参考数字在图3中识别所述元件且共同元件的操作如先前描述。因此，为简洁起见，将不再重复这些元件的操作的详细描述。
设备300可包含编码电路310、多电平编码器320、多电平解码器330及解码电路340。编码电路310可耦合到总线160且可经配置以接收提供到总线160的第一组数据。多电平编码器320可包括驱动器322及多电平驱动器324、326。驱动器322及多电平驱动器324可耦合到编码电路310且可进一步通过总线150耦合到多电平解码器330。多电平驱动器326可耦合到总线160且经配置以接收第二组数据且还可耦合到多电平解码器330。多电平解码器330可经配置以至少部分地基于接收到来自总线150的多电平信号而提供第一组及第二组经编码数据。解码电路340可耦合到总线170且可至少部分地基于第一组及第二组经编码数据及/或一或多个DBI控制信号而提供经解码数据。
在设备300的实例操作中，数据可被提供到总线160。编码电路310可接收第一组数据，且可至少部分地基于第一组数据的接收而使用一或多种编码算法编码第一组数据。如先前描述，编码电路310还可将例如DBI控制信号提供到多电平编码器320的驱动器322。多电平驱动器324可从编码电路110接收经编码第一组数据且多电平驱动器326可接收第二组数据。在一个实施例中，例如，第一组数据可包括提供到总线160的数据的任何数目个最高有效位且第二组数据可包括提供到总线160的数据的任何数目个最低有效位。多电平驱动器324、326可分别至少部分地基于经编码第一组数据及第二组数据而各自提供一多电平信号。另外，驱动器322可通过总线150将DBI控制信号提供到多电平解码器330。多电平解码器330可接收多电平信号及DBI控制信号且将经编码第一组数据、第二组数据及DBI控制信号提供到解码电路340。在另一实施例中，驱动器322可将DBI控制信号提供到解码电路340。至少部分地基于DBI控制信号，解码电路340可解码所述经编码数据且将经解码数据及/或第二组数据提供到总线170。
在常规多电平信令方案中，例如4电平信令方案中，电平中的每一者对应于若干特定电压的相应者且可各自表示相异二进制值。例如，如上描述，第一电平可对应于最高电压且表示二进制值“11”，第二电平可对应于第二最高电压且表示“10”数据，第三电平可对应于第三最高电压且可表示“01”数据，且第四电平可对应于最低电压且可表示“00”数据。在多电平信令方案中提供各种电压的一种方法可为使用多电平驱动器从总线吸收特定电流量。例如，在采用二进制值与电流之间的逆关系的实例中，多电平驱动器可通过不吸收电流而通过总线传输“11”数据，可通过吸收第一电流量而通过总线传输“10”数据，可通过吸收第二电流量而传输“01”数据，且可通过吸收第三电流量而传输“00”数据。
根据本发明的实施例，图4说明可用于图1的多电平编码器120中的多电平驱动器400。多电平驱动器400可包含可耦合于供应电压(例如，VCC)与节点430之间的电阻420，且可进一步包含耦合于节点430与相应电流源450、452之间的开关440及442。开关440、442可包括晶体管(例如，场效应晶体管或双极结晶体管)，例如p沟道场效应晶体管(pFET)，或其可为此项技术中众所周知的任何其它类型的开关。电流源450、452可耦合到参考电压(例如，VSS)，且可经配置以吸收相应电流量。电流源450、452可包括无源电流源(例如串联耦合电阻及电压源)及/或有源电流源(例如齐纳二极管电流源)。所属领域的技术人员将了解，在不脱离本发明的范围的情况下还可使用各种实施方案，例如运算放大器电流源或电压调节器电流源。
电流源450、452可经配置以使得其经二进制加权且可通过相应开关440、452选择性地耦合到节点430。这可允许多电平驱动器400线性增加多电平驱动器400吸收的电流量。例如，在一个实施例中，电流源450可经配置以吸收具有量值X的电流且电流源452可经配置以吸收具有量值2X的电流。因此，通过选择性地控制开关440、442，多电平驱动器400可吸收具有量值0X、1X、2X或3X的电流。开关440、442可经配置以响应于相应控制信号(未在图4中展示)的接收而将相应电流源450、452耦合到节点430。信号可为(例如)提供到多电平驱动器400的相应数据位。
作为实例，参考图1与图4，数据可由编码电路110接收且如上描述般进行编码。经编码数据可经提供到可包括图4的多电平驱动器400的多电平编码器120的多电平驱动器。至少部分地基于经编码数据，多电平驱动器400可吸收特定电流量以将具有对应于表示所接收经编码数据的电平的电压的多电平信号驱动到总线150上。例如，如果经编码数据包括“10”数据，那么多电平驱动器400可将电流源450耦合到节点430且吸收具有量值X的电流，借此根据先前描述的四电平信令方案而提供(例如，产生)具有第二最高电压的多电平信号。
在一些实施例中，多电平驱动器400可包括可耦合于节点430与相应电流源之间的任何数目个额外开关。作为实例，多电平驱动器400可进一步包括耦合于节点430与经配置以吸收具有量值4X的电流的电流源(未展示)之间的开关(未展示)。因此，多电平驱动器400可选择性地将电流源耦合到节点430以在0X-7X的范围内线性调整电流，借此允许多电平信号具有8个特定电压中的任何一者且表示3位数据。所属领域的技术人员将了解，额外的开关及电流源可用于增加多电平信号的电平可对应的特定电压的数目。
此外，在一些实施例中，多电平驱动器400可经配置以在一范围内非线性地调整电流。例如，电流源450可经配置以吸收具有量值X的电流且电流源452可经配置以吸收具有量值1.5X的电流，从而允许多电平驱动器400吸收具有量值0X、1X、1.5X或2.5X的电流。这可允许多电平编码器(例如图1的多电平编码器120)提供可(例如)更好地匹配多电平解码器的特性的若干特定电压电平中的任一者的电压电平。
图5说明根据本发明的实施例可包含设备(例如设备100、200及300)的存储器500的框图。存储器500包含存储器单元的阵列502，所述存储器单元可为(例如DRAM存储器单元、SRAM存储器单元、快闪存储器单元或一些其它类型存储器单元。存储器500包含通过ADDR/CMD总线接收存储器命令的地址/命令解码器506。地址/命令解码器506基于通过ADDR/CMD总线接收的命令而提供控制信号。地址/命令解码器506还通过地址总线及地址锁存器510将行地址及列地址提供到存储器500。地址锁存器接着输出单独的列地址及单独的行地址。
通过地址锁存器510将行地址及列地址分别提供到行地址解码器522及列地址解码器528。列地址解码器528选择延伸穿过阵列502的对应于相应列地址的线。行地址解码器522连接到激活阵列502中对应于所接收行地址的存储器单元的相应行的字线驱动器524。对应于所接收列地址的所选择线(例如，一位线或若干位线)耦合到读取/写入电路530以经由输入-输出数据总线540将读取数据提供到数据输出电路534。写入数据可通过数据输入电路544及存储器阵列读取/写入电路530而被提供到存储器阵列502。
根据本发明的实施例，数据输出电路534的至少一部分可包含含有编码电路及多电平编码器的设备550，例如先前参考设备100、200及300描述的设备。除数据输出电路534的设备550之外或代替数据输出电路534的设备550，设备550还可包含于输入-输出数据总线540上、在存储器阵列502与读取/写入电路530之间或在存储器500中的任何其它位置中。
从前述内容将了解，尽管已在本文中出于说明的目的而描述本发明的具体实施例，但在不偏离本发明的精神及范围的情况下可进行各种修改。因此，本发明仅受所附权利要求书限制。

Claims (29)

1.一种设备，其包括：
编码电路，其经配置以接收数据且至少部分地基于所述数据而提供经编码数据；及
多电平编码器，其耦合到所述编码电路且经配置以接收所述经编码数据，所述多电平编码器进一步经配置以至少部分地响应于接收到所述经编码数据而将所述经编码数据作为多电平信号提供到总线。
2.根据权利要求1所述的设备，其中所述编码电路经配置以使用数据总线反转编码来编码所述数据。
3.根据权利要求1所述的设备，其中所述编码电路包括：
第一编码器，其经配置以接收第一组所述数据且提供第一组所述经编码数据；及
第二编码器，其经配置以接收第二组所述数据且提供第二组所述经编码数据，
其中所述第一组及第二组所述经编码数据至少部分地基于所述第一组及第二组所述数据。
4.根据权利要求1所述的设备，其进一步包括：
多电平解码器，其耦合到所述总线且经配置以接收所述多电平信号，所述多电平解码器进一步经配置以至少部分地响应于接收到所述多电平信号而提供所述经编码数据；及
解码电路，其耦合到所述多电平解码器且经配置以从所述多电平解码器接收所述经编码数据，所述解码电路进一步经配置以至少部分地响应于接收到来自所述多电平解码器的所述经编码数据而提供经解码数据。
5.根据权利要求4所述的设备，其中所述编码电路进一步经配置以提供数据总线反转控制信号，所述解码电路进一步经配置以至少部分地基于所述数据总线反转控制信号而解码所述经编码数据。
6.根据权利要求5所述的设备，其中所述编码电路进一步经配置以将所述数据总线反转控制信号提供到所述多电平编码器。
7.根据权利要求1所述的设备，其中所述多电平信号具有量值，所述量值至少部分地基于由所述多电平编码器驱动的电流。
8.根据权利要求1所述的设备，其中所述多电平编码器经配置以提供四个特定电压量值中的一者处的所述多电平信号。
9.根据权利要求1所述的设备，其中所述设备包含于存储器中。
10.根据权利要求1所述的设备，其中所述多电平编码器经配置以提供所述经编码数据作为多电平信号包括所述多电平编码器经配置以提供所述经编码数据作为多个多电平信号。
11.一种设备，其包括：
编码电路，其包括：
第一编码器，其经配置以接收第一组数据且编码所述第一组以提供第一经编码组；及
第二编码器，其经配置以接收第二组所述数据且编码所述第二组以提供第二经编码组；及
多电平编码器，其包括：
第一多电平驱动器，其经配置以接收所述第一经编码组且至少部分地基于所述第一经编码组而提供第一多电平信号；及
第二多电平驱动器，其经配置以接收所述第二经编码组且至少部分地基于所述第二经编码组而提供第二多电平信号。
12.根据权利要求11所述的设备，其中所述第一编码器或所述第二编码器中的至少一者经配置以使用数据总线反转编码进行编码。
13.根据权利要求11所述的设备，其中所述第一编码器进一步经配置以提供第一数据总线反转控制信号且所述第二编码器进一步经配置以提供第二数据总线反转控制信号，其中所述多电平编码器进一步包括：
第三多电平驱动器，其经配置以接收所述第一及第二数据总线反转控制信号且至少部分地基于所述第一及第二数据总线反转控制信号而提供多电平数据总线反转控制信号。
14.根据权利要求13所述的设备，其进一步包括：
多电平解码器，其耦合到所述多电平编码器且经配置以接收所述第一及第二多电平信号以及所述多电平数据总线反转控制信号，且至少部分地响应于接收到所述第一及第二多电平信号以及所述多电平数据总线反转控制信号而提供所述第一及第二经编码组数据以及所述第一及第二数据总线反转控制信号。
15.根据权利要求14所述的设备，其进一步包括：
解码电路，其耦合到所述多电平解码器且经配置以接收所述第一及第二经编码组数据以及所述第一及第二数据总线反转控制信号，且至少部分地基于所述第一及第二组数据以及所述第一及第二数据总线反转控制信号而提供经解码数据。
16.一种设备，其包括：
多电平解码器，其经配置以接收多电平信号且至少部分地基于所述多电平信号而提供经编码数据；及
解码器，其耦合到所述多电平解码器且经配置以接收所述经编码数据，所述解码器进一步经配置以至少部分地基于所述经编码数据而将经解码数据提供到总线。
17.根据权利要求16所述的设备，其中所述多电平解码器进一步经配置以至少部分地基于所述多电平信号而提供数据总线反转控制信号，其中所述解码器进一步经配置以接收所述数据总线反转控制信号且至少部分地基于所述数据总线反转控制信号而提供所述经解码数据。
18.一种方法，其包括：
从总线接收多电平信号；
至少部分地响应于接收到所述多电平信号而提供经编码数据；及
解码所述经编码数据以提供经解码数据。
19.一种方法，其包括：
使用数据总线反转编码对数据进行编码以提供经编码数据；及
将所述经编码数据提供到总线作为多电平信号。
20.根据权利要求19所述的方法，其进一步包括：
解码所述经编码数据以提供经解码数据，其中所述数据与所述经解码数据实质上相同。
21.根据权利要求19所述的方法，其中所述将所述经编码数据提供到总线作为多电平信号包括：
将电流源耦合到节点。
22.根据权利要求19所述的方法，其中所述经编码数据包括：
对所述数据的最高有效位进行编码。
23.根据权利要求19所述的方法，其中通过编码电路编码所述数据，其中所述编码电路包括多个编码器，所述多个编码器中的个别者经配置以对相应组所述数据进行编码且提供相应经编码组的所述经编码数据。
24.根据权利要求19所述的方法，其进一步包括提供指示所述编码的数据总线反转控制信号，且其中所述经编码数据与所述数据总线反转控制信号两者均被提供到所述总线作为多电平信号。
25.一种方法，其包括：
编码一组数据以提供经编码组；
将所述经编码组提供到多电平编码器；及
至少部分地基于所述经编码组而提供多电平信号。
26.根据权利要求25所述的方法，其中所述组数据为第一组且所述经编码组为第一经编码组，所述方法进一步包括：
对第二组所述数据进行编码以提供第二经编码组；及
将所述第二经编码组提供到所述多电平编码器；
其中所述多电平信号至少部分地基于所述第二经编码组。
27.根据权利要求25所述的方法，其进一步包括：
将数据总线反转控制信号提供到所述多电平编码器。
28.根据权利要求27所述的方法，其中将所述数据总线反转控制信号提供到所述多电平编码器的多电平驱动器。
29.根据权利要求25所述的方法，其中所述多电平信号至少部分地基于由所述多电平编码器驱动的电流。
CN201380023844.1A 2012-05-18 2013-05-17 用于低功率多电平经编码信号的方法及设备 Active CN104272389B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/475,728 2012-05-18
US13/475,728 US8854236B2 (en) 2012-05-18 2012-05-18 Methods and apparatuses for low-power multi-level encoded signals
PCT/US2013/041575 WO2013173708A1 (en) 2012-05-18 2013-05-17 Methods and apparatuses for low-power multi-level encoded signals

Publications (2)

Publication Number Publication Date
CN104272389A true CN104272389A (zh) 2015-01-07
CN104272389B CN104272389B (zh) 2018-03-06

Family

ID=49580874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380023844.1A Active CN104272389B (zh) 2012-05-18 2013-05-17 用于低功率多电平经编码信号的方法及设备

Country Status (6)

Country Link
US (2) US8854236B2 (zh)
EP (1) EP2850616B1 (zh)
KR (1) KR101696990B1 (zh)
CN (1) CN104272389B (zh)
TW (1) TWI528376B (zh)
WO (1) WO2013173708A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915311A (zh) * 2015-02-09 2016-08-31 罗伯特·博世有限公司 总线系统的用户站和总线系统中时间优化传输数据的方法
CN108475520A (zh) * 2016-01-22 2018-08-31 美光科技公司 编码及解码多层级通信架构的信号线的设备及方法
CN109923611A (zh) * 2016-11-10 2019-06-21 美光科技公司 用于功率高效驱动电路的设备及方法
WO2021077774A1 (zh) * 2019-10-25 2021-04-29 长鑫存储技术有限公司 写操作电路、半导体存储器和写操作方法
WO2021077779A1 (zh) * 2019-10-25 2021-04-29 长鑫存储技术有限公司 写操作电路、半导体存储器和写操作方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026740B2 (en) * 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US8854236B2 (en) 2012-05-18 2014-10-07 Micron Technology, Inc. Methods and apparatuses for low-power multi-level encoded signals
WO2014113727A1 (en) * 2013-01-17 2014-07-24 Kandou Labs, S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
CN105122758B (zh) 2013-02-11 2018-07-10 康杜实验室公司 高带宽芯片间通信接口方法和系统
WO2014173262A1 (en) * 2013-04-22 2014-10-30 Mediatek Inc. Method for communicating electronic apparatus with adaptor via specific communication interface to adjust operation behavior of adaptor, electronic apparatus, and corresponding adaptor
US9172567B2 (en) 2013-11-25 2015-10-27 Qualcomm Incorporated Methods and apparatus to reduce signaling power
US9464918B2 (en) * 2014-05-30 2016-10-11 Goodrich Corporation Sensor wire count reduction system
US9922686B2 (en) 2016-05-19 2018-03-20 Micron Technology, Inc. Apparatuses and methods for performing intra-module databus inversion operations
US10146719B2 (en) 2017-03-24 2018-12-04 Micron Technology, Inc. Semiconductor layered device with data bus
US10283187B2 (en) 2017-07-19 2019-05-07 Micron Technology, Inc. Apparatuses and methods for providing additional drive to multilevel signals representing data
US10530617B2 (en) 2017-08-07 2020-01-07 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
US10425260B2 (en) 2017-08-07 2019-09-24 Micron Technology, Inc. Multi-level signaling in memory with wide system interface
US10403337B2 (en) 2017-08-07 2019-09-03 Micron Technology, Inc. Output driver for multi-level signaling
US10447512B2 (en) 2017-08-07 2019-10-15 Micron Technology, Inc. Channel equalization for multi-level signaling
US10277435B2 (en) 2017-08-07 2019-04-30 Micron Technology, Inc. Method to vertically align multi-level cells
US10128842B1 (en) 2018-03-23 2018-11-13 Micron Technology, Inc. Output impedance calibration for signaling
US10664432B2 (en) 2018-05-23 2020-05-26 Micron Technology, Inc. Semiconductor layered device with data bus inversion
KR102203390B1 (ko) * 2019-02-14 2021-01-18 고려대학교 산학협력단 싱글 엔디드 3-레벨 펄스 진폭 변조 시그널링을 위한 장치 및 방법
US10964702B2 (en) 2018-10-17 2021-03-30 Micron Technology, Inc. Semiconductor device with first-in-first-out circuit
KR20210149543A (ko) * 2020-06-02 2021-12-09 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20220086904A (ko) 2020-12-17 2022-06-24 삼성전자주식회사 데이터 전송 방법 및 데이터 전송 장치
KR20220140234A (ko) * 2021-04-09 2022-10-18 삼성전자주식회사 멀티 레벨 신호 시스템에서 최적 전이 코드를 생성하기 위한 신호 처리 방법 및 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713626A (zh) * 2004-06-24 2005-12-28 三星电子株式会社 电压电平编码系统和方法
US20090313521A1 (en) * 2008-06-11 2009-12-17 Micron Technology, Inc. Data bus inversion usable in a memory system
US20110252171A1 (en) * 2010-04-12 2011-10-13 Dearth Glenn A Reducing simultaneous switching outputs using data bus inversion signaling
US20110316726A1 (en) * 2008-03-21 2011-12-29 Micron Technology, Inc. Low power multi-level signaling

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0543070A1 (en) * 1991-11-21 1993-05-26 International Business Machines Corporation Coding system and method using quaternary codes
JPH11283396A (ja) 1998-03-27 1999-10-15 Sony Corp メモリ装置
US6032248A (en) 1998-04-29 2000-02-29 Atmel Corporation Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors
US6661355B2 (en) * 2000-12-27 2003-12-09 Apple Computer, Inc. Methods and apparatus for constant-weight encoding & decoding
US6583735B2 (en) * 2001-02-01 2003-06-24 Nec Corporation Method and apparatus for adaptive bus coding for low power deep sub-micron designs
US6518893B1 (en) 2001-08-24 2003-02-11 Xilinx, Inc. Method and apparatus for multilevel signal operation
US7113550B2 (en) * 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US7205912B1 (en) 2005-10-31 2007-04-17 Seagate Technology Llc Structured set partitioning and multilevel coding for partial response channels
US7616133B2 (en) * 2008-01-16 2009-11-10 Micron Technology, Inc. Data bus inversion apparatus, systems, and methods
JP5125550B2 (ja) 2008-01-30 2013-01-23 富士通株式会社 通信システム
US7795915B2 (en) 2008-08-04 2010-09-14 Chil Semiconductor Corporation Multi-level signaling
US8014196B2 (en) 2008-08-28 2011-09-06 Agere Systems Inc. Reduced-power programming of multi-level cell (MLC) memory
US8762813B2 (en) 2010-05-17 2014-06-24 Skymedi Corporation Configurable coding system and method of multiple ECCS
US8854236B2 (en) 2012-05-18 2014-10-07 Micron Technology, Inc. Methods and apparatuses for low-power multi-level encoded signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713626A (zh) * 2004-06-24 2005-12-28 三星电子株式会社 电压电平编码系统和方法
US20110316726A1 (en) * 2008-03-21 2011-12-29 Micron Technology, Inc. Low power multi-level signaling
US20090313521A1 (en) * 2008-06-11 2009-12-17 Micron Technology, Inc. Data bus inversion usable in a memory system
US20110252171A1 (en) * 2010-04-12 2011-10-13 Dearth Glenn A Reducing simultaneous switching outputs using data bus inversion signaling

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915311A (zh) * 2015-02-09 2016-08-31 罗伯特·博世有限公司 总线系统的用户站和总线系统中时间优化传输数据的方法
CN105915311B (zh) * 2015-02-09 2021-08-10 罗伯特·博世有限公司 总线系统的用户站和总线系统中时间优化传输数据的方法
CN108475520A (zh) * 2016-01-22 2018-08-31 美光科技公司 编码及解码多层级通信架构的信号线的设备及方法
US11809715B2 (en) 2016-01-22 2023-11-07 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
CN109923611A (zh) * 2016-11-10 2019-06-21 美光科技公司 用于功率高效驱动电路的设备及方法
CN109923611B (zh) * 2016-11-10 2023-08-08 美光科技公司 用于功率高效驱动电路的设备及方法
WO2021077774A1 (zh) * 2019-10-25 2021-04-29 长鑫存储技术有限公司 写操作电路、半导体存储器和写操作方法
WO2021077779A1 (zh) * 2019-10-25 2021-04-29 长鑫存储技术有限公司 写操作电路、半导体存储器和写操作方法
US11803319B2 (en) 2019-10-25 2023-10-31 Changxin Memory Technologies, Inc. Write operation circuit, semiconductor memory and write operation method

Also Published As

Publication number Publication date
EP2850616B1 (en) 2022-12-07
US20150022383A1 (en) 2015-01-22
KR101696990B1 (ko) 2017-01-16
TWI528376B (zh) 2016-04-01
US20130307708A1 (en) 2013-11-21
KR20150002864A (ko) 2015-01-07
US8854236B2 (en) 2014-10-07
TW201411636A (zh) 2014-03-16
US9148170B2 (en) 2015-09-29
CN104272389B (zh) 2018-03-06
EP2850616A4 (en) 2016-04-06
WO2013173708A1 (en) 2013-11-21
EP2850616A1 (en) 2015-03-25

Similar Documents

Publication Publication Date Title
CN104272389A (zh) 用于低功率多电平经编码信号的方法及设备
ES2777777T3 (es) Codificación de datos mediante la combinación de máscara de datos y la inversión del bus de datos
KR102364761B1 (ko) 멀티-레벨 통신 아키텍처를 위한 신호 라인의 인코딩 및 디코딩 장치 및 방법
US8223042B2 (en) Encoding data with minimum hamming weight variation
US9048855B2 (en) Method and apparatus for parallel data interfacing using combined coding and recording medium therefor
CN1242475C (zh) 电平移动器
US8964879B2 (en) Crosstalk reduction coding schemes
CN110321314B (zh) 用于降低pam-4数据总线上的耦合噪声和功率噪声的放宽的433编码
KR20110101012A (ko) 컴바인드 코딩을 이용한 병렬데이터 인터페이스 방법, 기록매체 및 그 장치
US10122553B2 (en) Transmitting device for high speed communication, interface circuit and system including the same
US7206876B2 (en) Input/output interface of an integrated circuit device
TW550592B (en) Method and device for data transfer
KR102111069B1 (ko) 데이터 리드 개시 결정 장치 및 그 방법
US20170052923A1 (en) Apparatuses and methods for balanced transmittal of data
US9864540B2 (en) Interface circuit for communication, and system including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant