CN104269187A

CN104269187A - 可以查空的双单元结构的otp或mtp存储模块

Info

Publication number: CN104269187A
Application number: CN201410482179.9A
Authority: CN
Inventors: 方钢锋
Original assignee: Su Zhoufeng Microtronics Of Speeding AS
Current assignee: Su Zhoufeng Microtronics Of Speeding AS
Priority date: 2014-09-19
Filing date: 2014-09-19
Publication date: 2015-01-07
Also published as: WO2016041406A2; WO2016041406A3

Abstract

本发明提供了一种可以查空的双单元结构的OTP或MTP存储模块，包括存储器阵列、读出放大器和控制器，还包括查空用数据选择器；所述存储器阵列中，相邻两个存储单元为一组，构成差动的双单元结构，双单元结构经读出放大器的最终输出为一个比特；查空用数据选择器根据接收的查空信号和单元选择信号，选择一个单元的信号进入读出放大器，与参比信号进行比较，大于参比信号即为“1”，小于参比信号即为“0”，如此分别完成两个单元的查空；不查空时，双单元的信号都进入读出放大器，相互对比分出“1”和“0”。本发明的优点是：在差动的双单元方式下工作，提高了OTP或MTP存储模块的可靠性。同时利用查空，不会发生写入前对于芯片初始状态是未知的。

Description

可以查空的双单元结构的OTP或MTP存储模块

技术领域

本发明涉及一种OTP（一次可编程）或MTP（多次可编程）存储模块，尤其是一种可以查空的双单元结构的OTP或MTP存储模块。

背景技术

与CMOS逻辑工艺兼容的非挥发性记忆体由于其采用的工艺非传统的专用非挥发性记忆体工艺，对于数据保持或可靠性的要求通常不一定能够满足，需要一些方法来弥补。采用双单元方式工作的OTP/MTP的可靠性会高很多，但在某些情况下，读出放大器比较出来的结果会出现乱码。如OTP或MTP存储单元在UV射线擦除后，则无法判定是否擦除干净。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种可以查空的双单元结构的OTP或MTP存储模块，更好的保证数据的可靠性。

按照本发明提供的技术方案，所述的可以查空的双单元结构的OTP或MTP存储模块，包括存储器阵列、读出放大器和控制器，还包括查空用数据选择器，存储器阵列的输出依次连接所述查空用数据选择器和读出放大器，控制器分别与存储器阵列、查空用数据选择器、读出放大器相连；所述存储器阵列中，相邻两个存储单元为一组，构成差动的双单元结构，双单元结构经读出放大器的最终输出为一个比特；查空用数据选择器根据接收的查空信号和单元选择信号，选择一个单元的信号进入读出放大器，与参比信号进行比较，大于参比信号即为“1”，小于参比信号即为“0”，如此分别完成两个单元的查空；不查空时，双单元的信号都进入读出放大器，相互对比分出“1”和“0”。

所述差动的双单元结构包括第一单元和第二单元，当第一单元为“1”，第二单元为“0”时，经过读出放大器的输出为“1”，当第一单元为“0”，第二单元为“1”时，经过读出放大器的输出为“0”。

在存储器阵列和查空用数据选择器之间还具有位线数据选择器，亦与所述控制器相连，用于选择不同位线上的单元信号进入读出放大器。

本发明的优点是：在差动的双单元方式下工作，提高了OTP或MTP存储模块的可靠性。查空对于OTP或MTP芯片的应用方便很多，不需要记好OTP或MTP单元是不是空的，芯片就能够以高可靠性的性能来实现，不会发生写入前对于芯片初始状态是未知的。

附图说明

图1是单单元工作方式的信号边界（signal margin）。

图2是差动双单元工作方式的信号边界。

图3是差动双单元结构的两个bit，每个bit包含两个单元。

图4是差动双单元结构的两个bit的输出。

图5是当双单元都被擦除的时候出现乱码。

图6是加入了查空的双单元结构的OTP或MTP存储模块。

图7是一个OTP存储单元结构示意。

图8是两个OTP存储单元组合成双单元。

图9是图8所示双单元组成的2×2阵列。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

如图3所示，是本发明存储器阵列中的两个比特（bit<1:0>)，每个比特包含两个OTP/MTP存储单元（cell）。cell3和cell2为一组，cell1和cell0为一组。

如图4，cell3和cell2构成差动的（differential）双单元结构，当cell3为“1”，cell2为“0”时，经过SA（sense amplifier，读出放大器）的输出bit<1>为“1”。cell1和cell0构成差动的双单元结构，当cell1为“0”，cell0为“1”时，经过SA的输出bit<0>为“0”，即每个双单元结构最终输出为一个比特。

如图1所示为单单元工作方式的信号边界，Program signal是编程信号，Erase signal是擦除信号，reference是参比信号。若一个OTP 或MTP 存储单元是program的单元（“1”），另一个OTP 或MTP存储单元是erase的单元（“0”）。这样就把信号放大了一倍，如图2所示。还有把参比（reference）信号的不确定部分也消除了。由于是两个存储单元之间比较，只要program的单元和erase的单元有一点点的不同，SA就可以区分出是“1”或“0”，是容易比较出来的。但当在一个bit中的两个单元都是program或erase时，比较出来的结果就是乱码，如图5所示。如OTP或MTP 存储单元在UV射线擦除后，就不能判定是不是擦除干净了。为了测试的成本考虑，要做查空。检验出每个单元的状态是program cell 或erase cell。

为了能查空，在SA和存储器阵列之间加了一个查空用的MUX（数据选择器），如图6，当需要查空时，给出查空的信号，还有单元选择信号（查左边还是右边的单元），如是查左边单元，左边单元的电流就会被选上，打开，进入SA跟参比（reference）电流相比较。大于参比电流的就是program，不然就是erase，这样就可以比较出左边单元的状态了。如需要查右边单元的状态，就选上右边单元的电流。让右边单元的电流进入SA，同参比电流去比较。当不查状态时，就让左和右单元的电流都进入SA，让它们自己对比，就可以分出是“１”或“０”了。

以下以一种简单的OTP存储单元为例来讲解本发明所述的差动的双单元结构。

本发明的OTP或MTP存储模块，作为一个存储芯片的核心部分，包括：存储器阵列、查空用数据选择器、读出放大器和控制器，存储器阵列的输出依次连接所述查空用数据选择器和读出放大器，控制器分别与存储器阵列、查空用数据选择器、读出放大器相连。查空用数据选择器可以同时充当存储模块中原有的位线数据选择器（BL MUX）的功能，也可以另外加设，存储器阵列经过BL MUX和查空用MUX再连接到SA。BL MUX用于选择不同位线上的单元信号进入读出放大器。

如图7为一个OTP存储单元，包括两个PMOS管，图中PL为Program line（编程线），WL为Word line（字线），BL为Bit line（位线），两个PMOS管的衬底通过NWell（N阱）连接在一起。该单元结构只是一个示意，本发明适用于各种不同物理结构的存储单元构成的存储器。

图8中，两个OTP存储单元组成differential的结构，一个是Program，一个是Erase。

2×2个图8的结构构成图9，经过WL(1)的选择，左上的BL(1)和BLb(1)经SA比较输出一位数据，右上BL(0)和BLb(0) 经SA比较输出一位数据；再经过WL(0)选择，左下的BL(1)和BLb(1)经SA比较输出一位数据，右上BL(0)和BLb(0) 经SA比较输出一位数据。共计4位数据。

Claims

1.可以查空的双单元结构的OTP或MTP存储模块，包括存储器阵列、读出放大器和控制器，其特征是：还包括查空用数据选择器，存储器阵列的输出依次连接所述查空用数据选择器和读出放大器，控制器分别与存储器阵列、查空用数据选择器、读出放大器相连；所述存储器阵列中，相邻两个存储单元为一组，构成差动的双单元结构，双单元结构经读出放大器的最终输出为一个比特；查空用数据选择器根据接收的查空信号和单元选择信号，选择一个单元的信号进入读出放大器，与参比信号进行比较，大于参比信号即为“1”，小于参比信号即为“0”，如此分别完成两个单元的查空；不查空时，双单元的信号都进入读出放大器，相互对比分出“1”和“0”。

2.如权利要求1所述可以查空的双单元结构的OTP或MTP存储模块，其特征是，所述差动的双单元结构包括第一单元和第二单元，当第一单元为“1”，第二单元为“0”时，经过读出放大器的输出为“1”，当第一单元为“0”，第二单元为“1”时，经过读出放大器的输出为“0”。

3.如权利要求1所述可以查空的双单元结构的OTP或MTP存储模块，其特征是，在存储器阵列和查空用数据选择器之间具有位线数据选择器，亦与所述控制器相连，用于选择不同位线上的单元信号进入读出放大器。