CN104254203A - 电路布置以及用于制造所述电路布置的方法 - Google Patents

电路布置以及用于制造所述电路布置的方法 Download PDF

Info

Publication number
CN104254203A
CN104254203A CN201410288548.0A CN201410288548A CN104254203A CN 104254203 A CN104254203 A CN 104254203A CN 201410288548 A CN201410288548 A CN 201410288548A CN 104254203 A CN104254203 A CN 104254203A
Authority
CN
China
Prior art keywords
integrated circuit
circuit
terminal
carrier
current path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410288548.0A
Other languages
English (en)
Other versions
CN104254203B (zh
Inventor
A.毛德
R.奥特伦巴
K.席斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104254203A publication Critical patent/CN104254203A/zh
Application granted granted Critical
Publication of CN104254203B publication Critical patent/CN104254203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

公开了电路布置以及用于制造所述电路布置的方法。各个实施例可以提供一种电路布置。所述电路布置可以包括：载体，具有至少一个导电线路；多个分立式包封集成电路，布置在所述载体上；其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对所述载体进行旁路的第一电流路径；以及其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。

Description

电路布置以及用于制造所述电路布置的方法
技术领域
各个实施例一般涉及电路布置以及用于制造电路布置的方法。
背景技术
集成电路芯片（诸如功率半导体芯片）可以集成到电子封装（例如过孔封装（THP）或表面安装器件（SMD））中。分立式过孔封装（诸如TO（晶体管外形）封装，例如TO218、TO220、TO247、TO251）可以用于分立式集成电路芯片。
各种分立式集成电路芯片可以用于形成各种电路（诸如共源共栅电路或半桥电路）。可以布置多个集成电路芯片以形成类似共源共栅的电路布置。通常通过在相应应用（例如AC/DC转换器和/或DC/DC转换器）中的分立式芯片安装和/或多芯片安装来实现类似共源共栅的电路布置。为此目的，可能考虑大量设计，然而，这关于成本性能对于模块化设计和短功率路径的任务可能不是最佳的。
发明内容
各个实施例可以提供一种电路布置。所述电路布置可以包括：载体，具有至少一个导电线路；多个分立式包封集成电路，布置在所述载体上；其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对所述载体进行旁路的第一电流路径；其中，所述多个集成电路中的所述第一集成电路与所述多个集成电路中的所述第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。
附图说明
在附图中，相同的附图标记贯穿不同的视图一般提及相同部分。附图并不一定按比例，相反重点一般被放在图解本发明的原理上。在下面的描述中，参照下面的附图描述本发明各个实施例，其中：
图1A示出根据各个实施例的电路布置的底视图；
图1B示出根据各个实施例的电路布置的侧视图；
图2A示出根据各个实施例的电路布置的底视图；
图2B示出根据各个实施例的电路布置的侧视图；
图3A示出根据各个实施例的电路布置的底视图；
图3B示出根据各个实施例的电路布置的侧视图；
图4示出与图3A的电路布置对应的电路图。　
图5示出图解用于制造根据各个实施例的电路布置的方法的流程图；
图6示出图解用于制造根据各个实施例的电路布置的方法的流程图；
图7A示出根据各个实施例的电路布置的底视图；
图7B示出根据各个实施例的电路布置的侧视图。
具体实施方式
下面的详细描述提及随附的附图，附图以图解的方式示出其中可以实践本发明的具体细节和实施例。
词语‌“示例性‌”在此用于意味着‌“充当示例、实例或图解”。在此描述为‌“示例性‌”的实施例或设计不一定理解为优选于或更利于其它实施例或设计。
关于在一侧或表面‌“之上‌”所形成的沉积材料所使用的词语‌“之上‌”在此可以用于意味着沉积的材料可以‌“直接形成在隐含侧或表面上‌”（例如与之直接接触）。关于在一侧或表面‌“之上‌”所形成沉积材料所使用的词语‌“之上‌”在此可以用于意味着可以在一个或更多个附加层被布置在隐含侧或表面与沉积材料之间的情况下在隐含侧或表面‌上“间接地‌”形成沉积材料。
图1A示出根据各个实施例的电路布置100的底视图，并且图1B示出根据各个实施例的电路布置100的侧视图。
电路布置100可以包括：载体102，具有至少一个导电线路104；以及多个分立式包封集成电路110、120，布置在载体102上。虽然图1A示出两个分立式包封集成电路110、120，但根据各个实施例的电路布置100中可以包括多于两个的分立式包封集成电路。
所述多个集成电路中的第一集成电路110可以与所述多个集成电路中的第二集成电路120电接触，以形成对所述载体102进行旁路的第一电流路径。在作为通过载体102从底部看的视图的图1A中，箭头106指示其间的第一电流路径的存在性，但可能不表示实际电流路径。在各个实施例中，可以通过在载体102外部的重分布层（未示出）连同从重分布层到相应集成电路110、120的相应互连部一起实现第一集成电路110与第二集成电路120之间的电接触。如图1B所示，106所表明的第一电流路径对载体102进行旁路。
所述多个集成电路中的第一集成电路110也可以与所述多个集成电路中的第二集成电路120电接触，以形成经由载体102的至少一个导电线路104的第二电流路径。
在各个实施例中，载体102可以是印制电路板。在各个实施例中，载体102可以包括有机衬底，例如，包括层压材料或环氧树脂。在各个实施例中，载体102可以包括无机衬底，例如，包括陶瓷材料。
分立式包封集成电路110、120可以被配置为TO（晶体管外形）集成电路，或可以被配置为SMD（表面安装器件）集成电路。
在各个实施例中，多个集成电路110、120可以包括一个或更多个功率集成电路。所述一个或更多个功率集成电路可以包括选自包括或构成自下述项的组的功率集成电路中的至少一个：功率FET（场效应晶体管，诸如功率MOSFET（金属氧化物半导体场效应晶体管）或JFET（结型栅场效应晶体管））；功率双极晶体管；IGBT（绝缘栅双极晶体管）；和晶闸管。所述一个或更多个功率集成电路可以包括使用BCD（双极—CMOS—DMOS）技术或CD（CMOS—DMOS）技术与附加逻辑和/或传感器部件集成的功率FET。
在各个实施例中，分立式包封集成电路110、120可以在内部具有平坦结构芯片，其中，电流可以与芯片的主表面平行而水平地流动。在各个实施例中，分立式包封集成电路110、120可以在内部具有垂直结构芯片，其中，电流可以从芯片的一个主表面到相对的另一主表面通过芯片垂直地流动。换句话说，电流可以在与芯片的主表面垂直的方向上流动。具有垂直结构的芯片可以具有在其前侧或后侧上的触点。通过示例的方式，功率MOSFET芯片的漏极触点可以被布置在芯片的第一侧上，而功率MOSFET芯片的栅极触点和源极触点可以被布置在芯片的第二侧上，从而支持垂直电流在第一芯片侧上的漏极区域与第二芯片侧上的源极区域之间流过芯片。可以通过包封材料（诸如模制材料（例如按压模制材料）和层压材料（例如具有玻璃纤维的聚合物材料））来包封芯片，以形成相应的分立式包封集成电路。
在各个实施例中，分立式包封集成电路110、120可以例如在被布置在载体102上之前单独地被测试，从而达到更高的产量。
根据各个实施例，第一电流路径可以与第二电流路径电绝缘。通过示例的方式，重分布层（通过该重分布层形成第一电流路径）可以与载体102的导电线路104（通过导电线路104形成第二电流路径）电绝缘。
根据各个实施例，多个集成电路110、120可以被配置为：提供能够承载第一电流的第一电流路径，所述第一电流比流过第二电流路径的第二电流更高。所述多个集成电路可以被配置为：提供能够承载（例如高于10A，例如在从大约10A到大约1000A的范围中的）负载电流的第一电流路径，并且提供能够承载（例如低于1A，例如在从大约5mA到大约5A的范围中的）控制电流的第二电流路径。
根据各个实施例，多个集成电路110、120可以包括至少一个常开器件（例如耗尽型MOS晶体管）。在各个实施例中，多个集成电路110、120可以包括至少一个常闭器件（例如增强型MOS晶体管）。常闭器件可以是分立式包封器件。
根据各个实施例，电路布置100可以还包括冷却结构108，其热耦接到集成电路110、120中的至少一个。例如，冷却结构108可以是热沉。在各个实施例中，冷却结构108可以机械耦接到多个集成电路。在各个实施例中，冷却结构108可以通过下述之一机械耦接到所述多个集成电路：钳位结构；螺钉；焊接；粘接；熔接。
图2A示出根据各个实施例的电路布置200的底视图，并且图2B示出根据各个实施例的电路布置200的侧视图。
与上面描述的电路布置100相似，电路布置200可以包括：载体202，具有至少一个导电线路204；以及多个分立式包封集成电路210、220，被布置在载体202上。上面关于电路布置100所描述的各个实施例对于电路布置200是类似地有效的，反之亦然。
在图2A和图2B的各个实施例中，每个集成电路210、220可以包括第一受控端子212、第二受控端子214和控制端子216。所述多个集成电路中的第一集成电路210的第一受控端子212可以与所述多个集成电路中的第二集成电路220的至少一个端子电接触，以形成对载体进行旁路的电流路径。在作为通过载体202从底部看的视图的图2A中，箭头206指示第一集成电路210与第二集成电路220之间的电流路径的存在性，但可能不表示实际电流路径。在各个实施例中，可以连同从重分布层到相应集成电路210、220的相应互连部一起通过在载体202外部的重分布层（未示出）来达到第一集成电路210的第一受控端子212与第二集成电路220的至少一个端子之间的电接触。如图2B所示，206所表明的电流路径对载体202进行旁路。
第二集成电路220的控制端子216可以经由至少一个导电线路204电耦接到第一集成电路210的端子。
每个集成电路210、220的第一受控端子212可以被布置在集成电路的第一侧上，每个集成电路的第二受控端子214可以被布置在集成电路的第二侧上，其中，第二侧与第一侧相对。
在图2B中，示出第一分立式包封集成电路210的前视图，其包括第一受控端子212、第二受控端子214以及控制端子216，被布置为从包封主体延伸的多个管脚。第一分立式包封集成电路210可以还包括第一受控端子212和/或第二受控端子214作为在包封主体的一侧露出的夹片。在实施例中，其中，提供第二受控端子214作为在包封主体的一侧处露出的夹片，在通过图2A中的载体202的底视图中，第一受控端子212和第二受控端子夹片214可以至少部分地彼此一致。第一分立式包封集成电路210可以被配置为TO（晶体管外形）封装（例如TO220—3或TO247—3封装）。
在各个实施例中，与第一集成电路210的第一受控端子212电接触的第二集成电路220的至少一个端子可以是第二集成电路220的第一受控端子212或第二受控端子214。
在各个实施例中，第一集成电路210的第一受控端子212可以与和第一集成电路210的第一受控端子212电接触的第二集成电路220的至少一个端子是相同的端子类型。第一集成电路210的第一受控端子212和第二集成电路220的至少一个端子214可以是场效应晶体管的漏极端子，例如，以形成用于在两个方向上进行阻断的双向开关。
第一集成电路210的第一受控端子212可以与第二集成电路220的至少一个端子是不同的端子类型。第一集成电路的第一受控端子212可以是场效应晶体管的漏极端子，并且第二集成电路的至少一个端子214可以是场效应晶体管的源极端子，例如，以形成级联电路或半桥电路。
以下将参照图3A和图3B更详细地描述集成电路210、220之间的电流路径。
如图2B所示，电路布置200可以还包括冷却结构208，其热耦接到集成电路210、220中的至少一个。冷却结构208可以例如通过钳位结构、螺钉、焊接、粘接和熔接之一而机械耦接到多个集成电路210、220。
图3A示出根据各个实施例的电路布置300的底视图，并且图3B示出根据各个实施例的电路布置300的侧视图。
与上面描述的电路布置100、200相似，电路布置300可以包括：载体302，具有至少一个导电线路304；以及多个分立式包封集成电路310、320、330、340、350，被布置在载体302上。在图3A和图3B所示的实施例中，示出多于两个的集成电路。上面关于电路布置100、200所描述的各个实施例对于电路布置300是类似地有效的，反之亦然。
在图3A和图3B的各个实施例中，每个集成电路310—350可以包括第一受控端子312、第二受控端子314和控制端子316。为了例示的目的，多个集成电路310—350示出为功率FET（例如功率MOSFET），其中，第一受控端子312可以是漏极端子（D），第二受控端子314可以是源极端子（S），控制端子316可以是栅极端子（G）。应理解，多个集成电路310—350可以是其它类型的功率集成电路，并且可以相应地适配以下描述的集成电路的相应端子以及其间的电接触/耦接。
在各个实施例中，所述多个集成电路中的第一集成电路310的第一受控端子312（例如漏极端子）可以与所述多个集成电路中的第二集成电路320的至少一个端子（例如源极端子314）电接触，以形成对载体302进行旁路的第一电流路径。在作为通过载体302从底部看的视图的图3A中，箭头306指示第一集成电路310与第二集成电路320之间的第一电流路径的存在性，这可以连同从重分布层到第一集成电路310的漏极端子312和第二集成电路320的源极端子314的相应互连部一起通过在载体302外部的重分布层（未示出）来达到。因此，第一集成电路310的第一受控端子312可以与第二集成电路320的至少一个端子314是不同的端子类型，例如，以形成级联电路或半桥电路。
在图3A未示出的各个实施例中，第一集成电路310的第一受控端子312可以与和第一集成电路310的第一受控端子312电接触的第二集成电路320的至少一个端子是相同的端子类型。通过示例的方式，第一集成电路310的第一受控端子312和第二集成电路320的至少一个端子314可以是场效应晶体管的漏极端子，例如，以形成用于在两个方向上进行阻断的双向开关。
第二集成电路320的控制端子316（例如栅极端子）可以经由至少一个导电线路304电耦接到第一集成电路310的端子（例如源极端子314），从而形成第二电流路径。
在图3A中，示出第一分立式包封集成电路310和第二分立式包封集成电路320的前视图，其中的每一个包括第一受控端子（D）312、第二受控端子（S）314和控制端子（G）316，被布置为从包封封装主体（例如TO封装，例如TO220—3或TO247—3封装）延伸的多个管脚。在各个实施例中，第一分立式包封集成电路310和第二分立式包封集成电路320可以还包括第一受控端子312和/或第二受控端子314作为在包封主体的一侧处露出的夹片。在图3A的实施例中，在包封主体的一侧处露出的夹片示出为第一分立式包封集成电路310和/或第二分立式包封集成电路320的源极端子314。在图3A未示出的各个实施例中，在包封主体的一侧处露出的夹片也可以是第一分立式包封集成电路310和/或第二分立式包封集成电路320的漏极端子312。分立式包封集成电路330、340、350可以具有与第一分立式包封集成电路310和第二分立式包封集成电路320相似的结构。
在各个实施例中，每个分立式包封集成电路可以在内部具有其被布置在集成电路的第一侧上的第一受控端子312以及其被布置在集成电路的第二侧上的第二受控端子314，其中，第二侧与第一侧相对。
集成电路330、340、350可以相似地在它们自身当中连接，并且以与第一集成电路310与第二集成电路320之间的电连接相似的方式连接到第二集成电路320，以使得在每一对电连接的集成电路之间，形成对载体302进行旁路的第一电流路径，并且形成经由载体302的第二电流路径。
在各个实施例中，电路布置300可以还包括至少一个另外的分立式包封集成电路360，其被布置在距多个集成电路310—350一定距离处，并且经由载体302电耦接到多个集成电路310—350。所述至少一个另外的分立式包封集成电路360可以包括逻辑电路、传感器电路或功率晶体管或与集成电路310—350相同的集成电路。
在各个实施例中，所述另外的分立式包封集成电路360可以通过与第一集成电路310与第二集成电路320之间的电连接相似的方式电耦接到集成电路350，以使得形成对载体302进行旁路的第一电流路径，并且形成经由载体302的第二电流路径。
在集成电路310—360当中所提供的第一电流路径可以能够承载第一电流，所述第一电流高于流过第二电流路径的第二电流。在各个实施例中，集成电路310—360当中的第一电流路径可以能够承载负载电流（例如高于10A），例如第一集成电路的漏极端子与第二集成电路的源极端子之间的负载电流。在各个实施例中，集成电路310—360当中的第二电流路径可以能够承载控制电流（例如低于1A），例如第一集成电路的源极端子与第二集成电路的栅极端子之间的控制电流。
在各个实施例中，多个集成电路310—360可以被配置为：提供能够承载第一电流的第一电流路径，所述第一电流在从大约10A到大约1000A的范围中，例如在从大约20A到大约900A的范围中，例如在从大约50A到大约800A的范围中，例如在从大约80A到大约600A的范围中，例如在从大约100A到400A的范围中，例如在从大约200A到300A的范围中。
在各个实施例中，多个集成电路310—360可以被配置为：提供能够承载第二电流的第二电流路径，所述第二电流在从大约5mA到大约5A的范围中，例如在从大约10mA到大约4A的范围中，例如在从大约50mA到大约3A的范围，例如在从大约100mA到大约2A的范围中，例如在从大约500mA到大约1A的范围中。
图3A的电路布置300可以因此形成如图4所示的电路400。
在各个实施例中，电路400可以是由电路布置300的多个集成电路310—350以及另外的集成电路360所形成的类似级联的电路。在各个实施例中，第一集成电路310可以是常闭器件（诸如增强型MOS部件），并且集成电路320—360可以是常开器件（诸如耗尽型MOS部件）。取决于关于电强度的要求，电路布置300中可以包括任意数量（例如5至10个）耗尽型MOS部件，其中，总电强度得自于单独电强度之和。
在各个实施例中，图4的整个电路400并非必须被包括在电路布置300中。例如，电路布置300中可以仅包括图4的一部分电路400。
在图3B所示的各个实施例中，第一集成电路310（例如常闭晶体管）可以是分立式器件。集成电路320—350可以进一步集成在单个器件/模块370中。集成电路320—350中的每一个可以具有与图3A所示的集成电路310、320相似的结构，具有在包封主体的底部处的多个管脚以及在包封主体的一侧处露出的夹片。在各个实施例中，集成电路320—350中的每一个可以具有在包封主体的一侧表面处的源极端子夹片和在相对一侧表面处的漏极端子夹片，以使得前一集成电路的漏极端子夹片面对并且接触于后一集成电路的源极端子夹片，以在其间形成第一电流路径。
在各个实施例中，集成电路320—350也可以是分立式器件，如图3A所示。集成电路320—350中的每一个可以具有在包封主体的底部处的多个管脚以及在包封主体的一侧处的一个或更多个夹片。在各个实施例中，集成电路320—350中的每一个可以具有在包封主体的一侧表面处的源极端子夹片和在相对的一侧表面处的漏极端子夹片，以使得前一集成电路的漏极端子夹片面对后一集成电路的源极端子夹片，并且可以通过其间的互连部来形成第一电流路径。
如图3B所示，与电路布置100、200相似，电路布置300可以还包括冷却结构308，其热耦接到集成电路310—360中的至少一个。
上面各个实施例提供一种封装板模块，其中，可以经由在板（例如载体）外部的附加重分布层级来提供源极与漏极之间的想要的功率路径。用于每个子模块（例如用于相应的分立式包封集成电路的TO220—3或TO247—3）的两个功率电极（源极和漏极）也可以耦接到载体，以便形成如图4所示的想要的类似级联的耦接。
上面的实施例示出电路布置，以形成级联电路。应理解，可以不同地布置相应的分立式包封集成电路的各端子之间的电耦接，以便形成其它类型的电路（诸如半桥电路或双向开关）。
图5示出图解用于制造根据各个实施例的电路布置的方法的流程图。
在502，可以提供具有至少一个导电线路的载体。
在504，可以在载体上布置多个分立式包封集成电路；其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对载体进行旁路的第一电流路径；并且其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。
在各个实施例中，载体可以是印制电路板。在各个实施例中，载体可以包括有机衬底，例如，包括层压材料或环氧树脂。在各个实施例中，载体可以包括无机衬底，例如，包括陶瓷材料。
在各个实施例中，分立式包封集成电路可以被配置为TO（晶体管外形）集成电路。在各个实施例中，分立式包封集成电路可以被配置为SMD（表面安装器件）集成电路。
在各个实施例中，多个集成电路可以包括一个或更多个功率集成电路。在各个实施例中，一个或更多个功率集成电路可以包括选自构成自下述项的组的功率集成电路中的至少一个：功率FET（场效应晶体管，诸如功率MOSFET（金属氧化物半导体场效应晶体管）或JFET（结型栅场效应晶体管））；功率双极晶体管；IGBT（绝缘栅双极晶体管）；以及晶闸管。在各个实施例中，一个或更多个功率集成电路可以包括使用BCD（双极—CMOS—DMOS）技术或CD（CMOS—DMOS）技术与附加的逻辑和/或传感器部件集成的功率FET。
根据各个实施例，第一电流路径可以与第二电流路径电绝缘。
根据各个实施例，所述多个集成电路可以被配置为：提供能够承载第一电流的第一电流路径，所述第一电流高于流过所述第二电流路径的第二电流。在各个实施例中，多个集成电路可以被配置为：提供能够承载负载电流（例如高于10A）的第一电流路径以及能够承载控制电流（例如低于1A）的第二电流路径。
在各个实施例中，所述多个集成电路可以被配置为：提供能够承载第一电流的第一电流路径，所述第一电流在从大约10A到大约1000A的范围中，例如在从大约20A到大约900A的范围中，例如在从大约50A到大约800A的范围中，例如在从大约80A到大约600A的范围中，例如在从大约100A到400A的范围中，例如在从大约200A到300A的范围中。所述多个集成电路可以被配置为：提供能够承载第二电流的第二电流路径，所述第二电流在从大约5mA到大约5A的范围中，例如在从大约10mA到大约4A的范围中，例如在从大约50mA到大约3A的范围，例如在从大约100mA到大约2A的范围中，例如在从大约500mA到大约1A的范围中。
根据各个实施例，所述多个集成电路可以包括至少一个常开器件（例如耗尽型MOS晶体管）。所述多个集成电路可以包括至少一个常闭器件（例如增强型MOS晶体管）。所述常闭器件可以是分立式包封器件。
根据各个实施例，所述方法可以还包括：将冷却结构热耦接到所述集成电路中的至少一个。在各个实施例中，所述方法可以包括：将冷却结构机械耦接到所述多个集成电路。所述冷却结构可以通过下面之一机械耦接到所述多个集成电路：钳位结构；螺钉；焊接；粘接；熔接。
在各个实施例中，所述方法可以还包括：将至少一个另外的分立式包封集成电路布置在距所述多个集成电路一定距离处，并且经由载体将所述至少一个另外的分立式包封集成电路电耦接到所述多个集成电路。所述至少一个另外的分立式包封集成电路可以包括逻辑电路、传感器电路或功率晶体管。
图6示出图解用于制造根据各个实施例的电路布置的方法的流程图。
在602，可以提供具有至少一个导电线路的载体。
在604，可以在载体上布置多个分立式包封集成电路。每个集成电路可以包括第一受控端子、第二受控端子和控制端子。所述多个集成电路中的第一集成电路的第一受控端子可以与所述多个集成电路中的第二集成电路的至少一个端子电接触，以形成对载体进行旁路的电流路径。所述第二集成电路的控制端子可以经由所述至少一个导电线路电耦接到所述第一集成电路的端子。
在各个实施例中，每个集成电路的第一受控端子可以被布置在所述集成电路的第一侧上，并且每个集成电路的第二受控端子可以被布置在所述集成电路的第二侧上，其中，所述第二侧与所述第一侧相对。
在各个实施例中，所述第一集成电路的第一受控端子可以与所述第二集成电路的至少一个端子是相同的端子类型。在各个实施例中，所述第一集成电路的第一受控端子和所述第二集成电路的至少一个端子可以是场效应晶体管的漏极端子，例如，以形成用于在两个方向上进行阻断的双向开关。
在各个实施例中，所述第一集成电路的第一受控端子可以与所述第二集成电路的至少一个端子是不同的端子类型。在各个实施例中，所述第一集成电路的第一受控端子可以是场效应晶体管的漏极端子，并且所述第二集成电路的至少一个端子可以是场效应晶体管的源极端子，例如，以形成级联电路或半桥电路。
上面关于电路布置100、200、300所描述的各个实施例对于制造图5和图6的电路布置的方法而言类似地有效。
图7A示出根据各个实施例的电路布置700的底视图，并且图7B示出根据各个实施例的电路布置700的侧视图。
与上面描述的电路布置300相似，电路布置700可以包括：载体702，具有至少一个导电线路704；以及多个分立式包封集成电路710、720、730、740、750、760，被布置在载体702上。
在图7A和图7B的各个实施例中，每个集成电路710—760可以包括第一受控端子712、第二受控端子714和控制端子716。为了图解的目的，多个集成电路710—760示出为功率FET（例如功率MOSFET），其中，第一受控端子712可以是漏极端子（D），第二受控端子714可以是源极端子（S），控制端子716可以是栅极端子（G）。应理解，多个集成电路710—760可以是其它类型的功率集成电路，并且可以相应地适配以下描述的集成电路的相应端子以及其间的电接触/耦接。
在各个实施例中，第一集成电路710的漏极端子712可以经由载体702的至少一个导电线路704与第二集成电路720的源极端子714电接触。
第二集成电路720的栅极端子716可以经由载体702的至少一个导电线路704电耦接到第一集成电路710的源极端子714。
在图7A中，示出分立式包封集成电路710—760的底视图，分立式包封集成电路710—760中的每一个包括第一受控端子（D）712、第二受控端子（S）714和控制端子（G）716。在图7B中，示出分立式包封集成电路710—760的前视图，其中的每一个包括漏极端子712、源极端子714和栅极端子716，被布置为从包封封装主体（例如TO封装，例如TO220—3或TO247—3封装）延伸的多个管脚。集成电路710—760可以具有不带有如图3A的集成电路310、320中那样在包封主体的一侧处露出的夹片的结构。相应地，可以通过载体702的导电线路704来实现集成电路710—760的相应端子之间的电耦接。
集成电路730、740、750、760可以相似地在它们自身当中连接，并且以与第一集成电路710与第二集成电路720之间的电连接相似的方式连接到第二集成电路720。这样的电路布置700形成图4的电路400。
如图7B所示，邻近集成电路可以彼此间隔开，或可以被布置为彼此相接，具有每个集成电路的与冷却结构708接触的一侧。
根据图7A和图7B的实施例，可以在一个层级处（即在载体702处）提供子模块（即相应的集成电路）的整个重分布。以此方式，电路400的S—D（源极—漏极）功率路径可能必须被引导通过相应管脚若干次，这可能关联于对应电损耗和干扰。另一方面，由于可以使用标准封装，因此如图7A和图7B所示的线路中可以简化用于电路布置700的封装技术。此外，可以省略负载端子通过封装的顶侧的通过接触（through—contacting）。
图7A和图7B的“载体（例如PCB）上的堆叠”布置可以用作用于改进的单独开关的冷却的基础。单独封装可以带来（如所示的）一侧上的芯片与（象征性绘制的）冷却结构良好地热接触，其中，芯片可以与冷却结构电隔离。这可以例如，在封装被按压到冷却结构（例如导热翅片）之前，通过在每个封装上放置隔离帽或通过将封装设计为具有其中所包封的热沉的完全包（fullpack）来做到。导热翅片可以包括良好导热但电隔离的材料。若是在单个封装中转换很少的功率损耗，则可以省略冷却结构，并且可以使用空气流。
各个实施例针对一种电路布置。所述电路布置可以包括：载体，具有至少一个导电线路；多个分立式包封集成电路，布置在所述载体上；其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对所述载体进行旁路的第一电流路径；并且其中，所述多个集成电路中的所述第一集成电路与所述多个集成电路中的所述第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。
在各个实施例中，所述载体可以是印制电路板。在各个实施例中，所述载体可以包括有机衬底，例如，包括层压材料或环氧树脂。在各个实施例中，所述载体可以包括无机衬底，例如，包括陶瓷材料。
在各个实施例中，分立式包封集成电路可以被配置为TO（晶体管外形）集成电路。在各个实施例中，分立式包封集成电路可以被配置为SMD（表面安装器件）集成电路。
在各个实施例中，所述多个集成电路可以包括一个或更多个功率集成电路。在各个实施例中，一个或更多个功率集成电路可以包括选自构成自下述项的组的功率集成电路中的至少一个：功率FET（场效应晶体管，诸如功率MOSFET（金属氧化物半导体场效应晶体管）或JFET（结型栅场效应晶体管））；功率双极晶体管；IGBT（绝缘栅双极晶体管）；和晶闸管。在各个实施例中，所述一个或更多个功率集成电路可以包括使用BCD（双极—CMOS—DMOS）技术或CD（CMOS—DMOS）技术与附加的逻辑和/或传感器部件集成的功率FET。
在各个实施例中，所述分立式包封集成电路可以在内部具有平坦结构芯片，其中，电流可以与所述芯片的主表面平行而水平地流动。在各个实施例中，所述分立式包封集成电路可以在内部具有垂直结构芯片，其中，电流可以从所述芯片的一个主表面到相对的另一主表面通过所述芯片垂直地流动。换句话说，电流可以在与芯片的主表面垂直的方向上流动。具有垂直结构的芯片可以具有在其前侧或后侧上的触点。通过示例的方式，功率MOSFET芯片的漏极触点可以被布置在芯片的第一侧上，而功率MOSFET芯片的栅极触点和源极触点可以被布置在芯片的第二侧上，从而支持垂直电流在第一芯片侧上的漏极区域与第二芯片侧上的源极区域之间流过芯片。可以通过包封材料（诸如模制材料（例如按压模制材料）和层压材料（例如具有玻璃纤维的聚合物材料））来包封芯片，以形成相应的分立式包封集成电路。
在各个实施例中，分立式包封集成电路可以例如在被布置在载体上之前单独地被测试，从而达到更高的产量。
根据各个实施例，所述第一电流路径可以与所述第二电流路径电绝缘。
根据各个实施例，所述多个集成电路可以被配置为：提供能够承载第一电流的第一电流路径，所述第一电流高于流过所述第二电流路径的第二电流。在各个实施例中，所述多个集成电路可以被配置为：提供能够承载负载电流（例如高于10A）的第一电流路径以及能够承载控制电流（例如低于1A）的第二电流路径。
在各个实施例中，所述多个集成电路可以被配置为：提供能够承载第一电流的第一电流路径，所述第一电流在从大约10A到大约1000A的范围中，例如在从大约20A到大约900A的范围中，例如在从大约50A到大约800A的范围中，例如在从大约80A到大约600A的范围中，例如在从大约100A到400A的范围中，例如在从大约200A到大约300A的范围中。在各个实施例中，所述多个集成电路可以被配置为：提供能够承载第二电流的第二电流路径，所述第二电流在从大约5mA到大约5A的范围中，例如在从大约10mA到大约4A的范围中，例如在从大约50mA到大约3A的范围，例如在从大约100mA到大约2A的范围中，例如在从大约500mA到大约1A的范围中。
根据各个实施例，所述多个集成电路可以包括至少一个常开器件（例如耗尽型MOS晶体管）。在各个实施例中，所述多个集成电路可以包括至少一个常闭器件（例如增强型MOS晶体管）。所述常闭器件可以是分立式包封器件。
根据各个实施例，所述电路布置可以还包括冷却结构，其热耦接到所述集成电路中的至少一个。在各个实施例中，所述冷却结构可以机械耦接到所述多个集成电路。在各个实施例中，所述冷却结构可以通过下述之一机械耦接到所述多个集成电路：钳位结构；螺钉；焊接；粘接；熔接。
在各个实施例中，所述电路布置可以还包括至少一个另外的分立式包封集成电路，其被布置在距所述多个集成电路一定距离处，并且经由所述载体电耦接到所述多个集成电路。所述至少一个另外的分立式包封集成电路可以包括逻辑电路、传感器电路或功率晶体管。
各个实施例还针对一种电路布置。所述电路布置可以包括：载体，具有至少一个导电线路；多个分立式包封集成电路，布置在所述载体上，其中，每个集成电路包括第一受控端子、第二受控端子和控制端子。所述多个集成电路中的第一集成电路的第一受控端子可以与所述多个集成电路中的第二集成电路的至少一个端子电接触，以形成对载体进行旁路的电流路径。所述第二集成电路的控制端子可以经由至少一个导电线路电耦接到所述第一集成电路的端子。
在各个实施例中，每个集成电路的第一受控端子可以被布置在所述集成电路的第一侧上，并且每个集成电路的第二受控端子可以被布置在所述集成电路的第二侧上，其中，所述第二侧与所述第一侧相对。
在各个实施例中，所述第一集成电路的第一受控端子可以与所述第二集成电路的至少一个端子是相同的端子类型。在各个实施例中，所述第一集成电路的第一受控端子和所述第二集成电路的至少一个端子可以是场效应晶体管的漏极端子，例如，以形成用于在两个方向上进行阻断的双向开关。
在各个实施例中，所述第一集成电路的第一受控端子可以与所述第二集成电路的至少一个端子是不同的端子类型。在各个实施例中，所述第一集成电路的第一受控端子可以是场效应晶体管的漏极端子，并且所述第二集成电路的至少一个端子可以是场效应晶体管的源极端子，例如，以形成级联电路或半桥电路。
各个实施例还针对一种用于制造电路布置的方法。所述方法可以还包括：提供具有至少一个导电线路的载体；将多个分立式包封集成电路布置在所述载体上；其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对所述载体进行旁路的第一电流路径；以及其中，所述多个集成电路中的所述第一集成电路与所述多个集成电路中的所述第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。
在各个实施例中，分立式包封集成电路可以例如在被布置在载体上之前单独地被测试，从而达到更高的产量。
根据各个实施例，所述方法可以还包括：将冷却结构热耦接到所述集成电路中的至少一个。在各个实施例中，所述方法可以包括：将冷却结构机械耦接到所述多个集成电路。在各个实施例中，所述冷却结构可以通过下述之一机械耦接到所述多个集成电路：钳位结构；螺钉；焊接；粘接；熔接。
在各个实施例中，所述方法可以还包括：将所述至少一个另外的分立式包封集成电路布置在距所述多个集成电路一定距离处，并且经由所述载体将所述至少一个另外的分立式包封集成电路电耦接到所述多个集成电路。所述至少一个另外的分立式包封集成电路可以包括逻辑电路、传感器电路或功率晶体管。
各个实施例还针对一种用于制造电路布置的方法。所述方法可以还包括：提供具有至少一个导电线路的载体；将多个分立式包封集成电路布置在所述载体上，其中，每个集成电路包括第一受控端子、第二受控端子和控制端子。所述多个集成电路中的第一集成电路的第一受控端子可以与所述多个集成电路中的第二集成电路的至少一个端子电接触，以形成对载体进行旁路的电流路径。所述第二集成电路的控制端子可以经由至少一个导电线路电耦接到所述第一集成电路的端子。
上面关于电路布置所描述的各个实施例对于制造所述电路布置的方法是类似地有效的，反之亦然。
虽然已经参照特定实施例特定地示出并且描述了本发明，但本领域技术人员应理解，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以作出形式和细节方面的各种改变。本发明的范围因此由所附权利要求指示，并且因此期望囊括落入到权利要求的等同物的意义和范围内的所有改变。

Claims (22)

1.一种电路布置，包括：
载体，包括至少一个导电线路；
多个分立式包封集成电路，被布置在所述载体上；
其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对所述载体进行旁路的第一电流路径；以及
其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。
2.如权利要求1所述的电路布置，
其中，所述载体是印制电路板。
3.如权利要求1所述的电路布置，
其中，所述载体包括有机衬底和无机衬底之一。
4.如权利要求1所述的电路布置，
其中，分立式包封集成电路被配置为TO集成电路和SMD集成电路之一。
5.如权利要求1所述的电路布置，
其中，所述第一电流路径与所述第二电流路径电绝缘。
6.如权利要求1所述的电路布置，
其中，所述多个集成电路包括一个或更多个功率集成电路。
7.如权利要求1所述的电路布置，
其中，所述多个集成电路被配置为：提供能够承载第一电流的所述第一电流路径，所述第一电流高于流过所述第二电流路径的第二电流。
8.如权利要求7所述的电路布置，
其中，所述多个集成电路被配置为：提供能够承载负载电流的所述第一电流路径以及能够承载控制电流的所述第二电流路径。
9.如权利要求7所述的电路布置，
其中，所述多个集成电路被配置为：提供能够承载在从大约10A到大约1000A的范围中的第一电流的所述第一电流路径。
10. 如权利要求7所述的电路布置，
其中，所述多个集成电路被配置为：提供能够承载在从大约5mA到大约5A的范围中的第二电流的所述第二电流路径。
11. 如权利要求1所述的电路布置，还包括：
冷却结构，热耦接到集成电路中的至少一个。
12.如权利要求11所述的电路布置，
其中，所述冷却结构被机械耦接到所述多个集成电路。
13.如权利要求1所述的电路布置，
其中，所述多个集成电路包括至少一个常开器件和至少一个常闭器件中的至少一个。
14.如权利要求1所述的电路布置，还包括：
至少一个另外的分立式包封集成电路，被布置在距所述多个集成电路的一定距离处，并且经由所述载体电耦接到所述多个集成电路。
15.一种电路布置，包括：
载体，包括至少一个导电线路；
多个分立式包封集成电路，被布置在所述载体上，其中，每个集成电路包括：
　　第一受控端子；
　　第二受控端子；以及
　　控制端子；
其中，所述多个集成电路中的第一集成电路的第一受控端子与所述多个集成电路中的第二集成电路的至少一个端子电接触，以形成对所述载体进行旁路的电流路径，
其中，所述第二集成电路的控制端子经由所述至少一个导电线路电耦接到所述第一集成电路的端子。
16.如权利要求15所述的电路布置，
其中，每个集成电路的第一受控端子被布置在集成电路的第一侧上；
其中，每个集成电路的第二受控端子被布置在集成电路的第二侧上，其中，所述第二侧与所述第一侧相对。
17.如权利要求16所述的电路布置，
其中，所述第一集成电路的所述第一受控端子与所述第二集成电路的至少一个端子是相同的端子类型。
18.如权利要求17所述的电路布置，
其中，所述第一集成电路的所述第一受控端子和所述第二集成电路的至少一个端子是漏极端子。
19.如权利要求16所述的电路布置，
其中，所述第一集成电路的所述第一受控端子与所述第二集成电路的至少一个端子是不同的端子类型。
20.一种用于制造电路布置的方法，所述方法包括：
提供包括至少一个导电线路的载体；
将多个分立式包封集成电路布置在所述载体上；
其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成对所述载体进行旁路的第一电流路径；以及
其中，所述多个集成电路中的第一集成电路与所述多个集成电路中的第二集成电路电接触，以形成经由所述至少一个导电线路的第二电流路径。
21.如权利要求20所述的方法，
其中，所述多个集成电路包括一个或更多个功率集成电路。
22.如权利要求20所述的方法，
其中，所述多个集成电路被配置为：提供能够承载第一电流的所述第一电流路径，所述第一电流高于流过所述第二电流路径的第二电流。
CN201410288548.0A 2013-06-25 2014-06-25 电路布置以及用于制造所述电路布置的方法 Active CN104254203B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/925,900 US9595487B2 (en) 2013-06-25 2013-06-25 Circuit arrangement and method for manufacturing the same
US13/925900 2013-06-25

Publications (2)

Publication Number Publication Date
CN104254203A true CN104254203A (zh) 2014-12-31
CN104254203B CN104254203B (zh) 2018-02-23

Family

ID=52106412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410288548.0A Active CN104254203B (zh) 2013-06-25 2014-06-25 电路布置以及用于制造所述电路布置的方法

Country Status (3)

Country Link
US (1) US9595487B2 (zh)
CN (1) CN104254203B (zh)
DE (1) DE102014108641B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830786B2 (en) * 2020-12-28 2023-11-28 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor package and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226819A1 (en) * 2005-03-31 2006-10-12 Ming Xu Self-driven scheme for synchronous rectifier
US20070278669A1 (en) * 2006-05-31 2007-12-06 Infineon Technologies Ag Semiconductor circuit arrangement
US20080197463A1 (en) * 2007-02-16 2008-08-21 Ralf Otremba Electronic Component And Method For Manufacturing An Electronic Component
US20100001291A1 (en) * 2008-07-07 2010-01-07 Infineon Technologies Ag Electronic device and manufacturing thereof
CN102054830A (zh) * 2009-09-30 2011-05-11 英飞凌科技股份有限公司 功率半导体模块和驱动功率半导体模块的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513666A (ja) * 1991-06-29 1993-01-22 Sony Corp 複合半導体装置
US5754405A (en) * 1995-11-20 1998-05-19 Mitsubishi Semiconductor America, Inc. Stacked dual in-line package assembly
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
DE102005001151B4 (de) 2005-01-10 2012-04-19 Infineon Technologies Ag Bauelementanordnung zur Serienschaltung bei Hochspannungsanwendungen
JP5700927B2 (ja) * 2008-11-28 2015-04-15 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US9793889B2 (en) * 2011-03-15 2017-10-17 Infineon Technologies Ag Semiconductor device including a circuit to compensate for parasitic inductance
US8648643B2 (en) * 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
TWI493680B (zh) * 2012-05-23 2015-07-21 尼克森微電子股份有限公司 功率半導體封裝體及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226819A1 (en) * 2005-03-31 2006-10-12 Ming Xu Self-driven scheme for synchronous rectifier
US20070278669A1 (en) * 2006-05-31 2007-12-06 Infineon Technologies Ag Semiconductor circuit arrangement
US20080197463A1 (en) * 2007-02-16 2008-08-21 Ralf Otremba Electronic Component And Method For Manufacturing An Electronic Component
US20100001291A1 (en) * 2008-07-07 2010-01-07 Infineon Technologies Ag Electronic device and manufacturing thereof
CN102054830A (zh) * 2009-09-30 2011-05-11 英飞凌科技股份有限公司 功率半导体模块和驱动功率半导体模块的方法

Also Published As

Publication number Publication date
CN104254203B (zh) 2018-02-23
US9595487B2 (en) 2017-03-14
US20140374913A1 (en) 2014-12-25
DE102014108641B4 (de) 2020-03-26
DE102014108641A1 (de) 2015-01-08

Similar Documents

Publication Publication Date Title
CN107170718B (zh) 半导体模块
CN103426873B (zh) 多芯片封装及其制造方法
US9842797B2 (en) Stacked die power converter
CN104637931B (zh) 包括晶体管芯片模块和驱动器芯片模块的半导体封装以及其制造方法
US10763246B2 (en) Device including a semiconductor chip monolithically integrated with a driver circuit in a semiconductor material
US20120228696A1 (en) Stacked die power converter
US10698021B2 (en) Device including a compound semiconductor chip
US9263563B2 (en) Semiconductor device package
US9748166B2 (en) Semiconductor devices including control and load leads of opposite directions
CN109473410B (zh) 具有顶侧冷却部的smd封装
CN210516706U (zh) 一种新型功率器件的封装结构
CN109473415A (zh) 具有顶侧冷却部的smd封装
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
US11217511B2 (en) Quad package with conductive clips connected to terminals at upper surface of semiconductor die
US8963303B2 (en) Power electronic device
CN110364499B (zh) 多封装顶侧冷却
US10699987B2 (en) SMD package with flat contacts to prevent bottleneck
CN110473860A (zh) 具有集成分流电阻器的半导体器件及其制造方法
US9655265B2 (en) Electronic module
TW201511215A (zh) 電壓調節器的疊層封裝方法及相應的疊層封裝裝置
CN104254203A (zh) 电路布置以及用于制造所述电路布置的方法
CN104022107A (zh) 电子器件
US20130285197A1 (en) Semiconductor Devices and Methods of Manufacturing and Using Thereof
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
CN207052594U (zh) 封装组合结构件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant