DE102005001151B4 - Bauelementanordnung zur Serienschaltung bei Hochspannungsanwendungen - Google Patents

Bauelementanordnung zur Serienschaltung bei Hochspannungsanwendungen Download PDF

Info

Publication number
DE102005001151B4
DE102005001151B4 DE102005001151A DE102005001151A DE102005001151B4 DE 102005001151 B4 DE102005001151 B4 DE 102005001151B4 DE 102005001151 A DE102005001151 A DE 102005001151A DE 102005001151 A DE102005001151 A DE 102005001151A DE 102005001151 B4 DE102005001151 B4 DE 102005001151B4
Authority
DE
Germany
Prior art keywords
contact piece
component arrangement
housing
semiconductor chip
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005001151A
Other languages
English (en)
Other versions
DE102005001151A1 (de
Inventor
Ralf Otremba
Dr. Hosseini Khalil
Dr. Strack Helmut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005001151A priority Critical patent/DE102005001151B4/de
Priority to US11/328,595 priority patent/US20060180932A1/en
Publication of DE102005001151A1 publication Critical patent/DE102005001151A1/de
Application granted granted Critical
Publication of DE102005001151B4 publication Critical patent/DE102005001151B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Bauelementanordnung, die folgende Merkmale aufweist:
– einen Halbleiterchip (10), der einen auf einer ersten Seite (31) des Halbleiterchips (10) angeordneten ersten Lastanschluss (11), einen auf einer der ersten Seite (31) gegenüberliegenden zweiten Seite (32) angeordneten zweiten Lastanschluss (12) und einen Steueranschluss (13) aufweist,
– einen Chipträger (21), auf dem der Halbleiterchip (10) angeordnet ist und der elektrisch und thermisch leitend mit dem ersten Lastanschluss (11) des Halbleiterkörpers (10) verbunden ist,
– ein Kontaktstück (22), das auf dem zweiten Lastanschluss (12) angeordnet und elektrisch und thermisch leitend mit diesem verbunden ist und auf seiner dem Halbleiterchip (10) abgewandten Seite eine Frontfläche (221) aufweist,
– eine dielektrische Masse, mit der der Halbleiterchip (10), der Chipträger (21) und das Kontaktstück (22) umspritzt oder vergossen sind und die ein Gehäuse (30) bildet, wobei der Chipträger (21) an einer ersten Seite (31) des Gehäuses (30) freiliegt, das Kontaktstück (22) an einer...

Description

  • Die Erfindung betrifft eine Bauelementanordnung zur Serienschaltung in Hochspannungsanwendungen. Um hohe Spannungen von bis zu einigen 100 kV zu schalten, werden üblicherweise Bauelementanordnungen in Serienschaltung hintereinander geschaltet, so dass die von einer einzelnen Bauelementanordnung zu schaltende Spannung gegenüber der zu schaltenden Gesamtspannung reduziert ist.
  • Zur Realisierung einer solchen Serienschaltung ist es erforderlich, die einzelnen Halbleiterbauelemente elektrisch leitend miteinander zu verbinden. Die dazu verwendeten Leitungen erhöhen jedoch zum Einen den elektrischen Widerstand der Schaltung und erschweren zum Anderen die Ableitung der in den Halbleiterbauelementen anfallenden Verlustwärme. Darüber hinaus ist die Herstellung solcher Leitungen sehr aufwändig.
  • Die EP 1 411 551 A1 beschreibt eine kaskadierte Bauelementanordnung, bei der mehrere Halbleiterchips übereinander gestapelt sind, um einzelne in den Chips integrierte Bauelemente in Reihe zu schalten. Zur Realisierung dieser Anordnung werden die einzelnen Chips und elektrische leitende Verbindungsplättchen in der gewünschten Konfiguration zunächst übereinander gestapelt, und die dadurch entstehende Stapelkonfiguration wird anschließend in ein Gehäuse eingebettet. Für jede unterschiedliche Anzahl zu kaskadierender Halbleiterchips ist hierbei eine separate Spritzgussform für die Herstellung des Gehäuses erforderlich.
  • Aus der US 6 693 350 B2 und der US 6 798 062 B2 sind Anordnungen mit einem IGBT und einer Freilaufdiode bekannt, die nebeneinander zwischen zwei Wärmeableitplatten angeordnet sind. Zwischen einer der Wärmeableitplatten und dem IGBT bzw. der Freilaufdiode befindet sich jeweils ein Koppler aus Kupfer. Außerdem ist ein Steueranschluss vorgesehen, der mittels eines Bonddrahtes an dem IGBT angeschlossen ist. Beide Wärme ableitplatten ragen über ein Harzgehäuse hinaus.
  • In der EP 1 148 547 A2 ist eine Anordnung mit einem IGBT und einer Freilaufdiode beschrieben, die zwischen zwei Wärmeübertragungsplatten angeordnet sind und elektrisch von diesen kontaktiert werden. Die Wärmeübertragungsplatten weisen je einen Außenanschluss auf, die parallel zueinander verlaufen und die seitlich aus einem Harzgehäuse herausgeführt sind. Außerdem ist ein Steueranschluss vorgesehen, der mittels eines Bonddrahtes an den IGBT angeschlossen ist.
  • Die US 2004/020 70 70 A1 beschreibt eine Anordnung mit mehreren Chips, die nebeneinander auf einer Grundplatte angeordnet sind. Auf ihren der Grundplatte abgewandten Seiten werden die Chips durch flexible Kontaktelemente kontaktiert.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Bauelementanordnung, die zur Serienschaltung mit identischen Bauelementanordnungen geeignet ist, bei der die anfallende Verlustwärme gut abgeleitet wird und die wirtschaftlich zu fertigen ist und eine Serienschaltung solcher Bauelementanordnungen bereitzustellen.
  • Diese Aufgaben werden durch eine Bauelementanordnung gemäß Anspruch 1 und eine Bauelementkaskade gemäß Patentanspruch 11 gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen sind Gegenstand von Unteransprüchen.
  • Eine erfindungsgemäße Bauelementanordnung umfasst einen Halbleiterchip, der einen ersten Lastanschluss, einen zweiten Lastanschluss und einen Steueranschluss aufweist. Dabei sind der erste Lastanschluss und der zweite Lastanschluss auf eineinander gegenüberliegenden Seiten des Halbleiterchips angeordnet.
  • Der Halbleiterchip ist auf einem Chipträger angeordnet und elektrisch und thermisch leitend mit dem ersten Lastanschluss des Halbleiterkörpers verbunden. Auf dem zweiten Lastanschluss ist ein Kontaktstück angeordnet und elektrisch und thermisch leitend mit diesem verbunden.
  • Der Halbleiterchip, der Chipträger und das Kontaktstück sind von einer dielektrischen Masse umgeben, die ein Gehäuse bildet. Der Chipträger liegt an einer ersten Seite des Gehäuses frei, das Kontaktstück liegt an einer der ersten Seite gegenüberliegenden zweiten Seite des Gehäuses frei. Dabei ist entweder der Chipträger auf der ersten Seite gegenüber dem Gehäuse abgesenkt, während das Kontaktstück auf der zweiten Seite über das Gehäuse hinausragt, oder der Chipträger ragt auf der ersten Seite über das Gehäuse hinaus, während das Kontaktstück auf der zweiten Seite gegenüber dem Gehäuse abgesenkt ist. Ein Anschlussbein, das aus dem Gehäuse herausgeführt ist, ist elektrisch leitend mit dem Steueranschluss verbunden.
  • Da sich das Kontaktstück von dem Halbleiterchip bis zu der dem Chipträger gegenüberliegenden Seite erstreckt, weist die Bauelementanordnung zwei auf einander gegenüberliegenden Seiten angeordnete Lastanschlussflächen auf, von denen einer durch den Chipträger und der andere durch das Kontaktstück gebildet ist.
  • Dadurch ist es möglich, zwei oder mehr derartiger Bauelementanordnungen stapelartig aneinander zusetzen und elektrisch in Reihe zu schalten, indem die passenden Lastanschlussflächen benachbarter Bauelementanordnungen einander zugewandt positioniert und elektrisch miteinander verbunden werden. Hierfür eignet sich insbesondere eine Druckkontaktierung.
  • Ebenso können hierfür jedoch auch Lötverbindungen oder Klebeverbindungen eingesetzt werden.
  • Darüber hinaus können außerdem elektrisch leitende Zwischenstücke zwischen den Lastanschlussflächen angeordnet werden.
  • Die erfindungsgemäße Bauelementanordnung wird nachfolgend anhand einer Ausführungsform unter Bezugnahme auf die beigefügte 6 näher erläutert. Dabei dienen die 1 bis 5 und 8 bis 11 dazu, einzelne Aspekte der Erfindung zu erläutern; die 7 ist nicht Gegenstand der Erfindung. In den Figuren zeigen:
  • 1 einen Querschnitt durch eine Bauelementanordnung,
  • 2 eine perspektivische Ansicht einer Bauelementanordnung mit entferntem Gehäuse,
  • 3 einen Querschnitt durch die Bauelementanordnung gemäß 2, jedoch mit dargestelltem Gehäuse,
  • 4 die Bauelementanordnung gemäß 3, bei dem das Kontaktstück zwei Abschnitte umfasst,
  • 5 eine Bauelementkaskade mit mehreren stapelartig aufeinander angeordneten und in Reihe geschalteten Halbleiterbauelementen gemäß 4,
  • 6 einen Querschnitt durch zwei identische, kaskadierbare Bauelementanordnungen, bei denen jeweils der erste Anschlusskontakt über die erste Seite des Gehäuses hinausragt und bei denen der zweite Anschlusskontakt gegenüber der Oberfläche des Gehäuses abgesenkt ist,
  • 7 einen Querschnitt durch eine Bauelementanordnung, bei der der erste Anschlusskontakt und der zweite Anschlusskontakt über das Gehäuse hinaus ragen,
  • 8 eine Bauelementanordnung entsprechend den 2 und 3, die basierend auf einem Standardtransistorgehäuse hergestellt ist,
  • 9 eine Bauelementanordnung, bei der das Kontaktstück auf seiner dem Halbleiterchip abgewandten Seite Vertiefungen aufweist, in die eine das Gehäuse bildende Pressmasse eingreift, um die Festigkeit der Verbindung zwischen dem Kontaktstück und dem Gehäuse zu erhöhen,
  • 10 eine Bauelementanordnung, bei der das Kontaktstück Fortsätze aufweist, die in die das Gehäuse bildende Pressmasse eingreifen, um die Festigkeit der Verbindung zwischen dem Kontaktstück und dem Gehäuse zu erhöhen,
  • 11 eine Bauelementanordnung in perspektivischer Ansicht, bei der das Kontaktstück und der Chipträger über die Oberfläche des Gehäuses hervorragen, und
  • 12 eine Bauelementanordnung, bei der das Kontaktstück ein Federelement aufweist.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
  • 1 zeigt einen Querschnitt durch eine Bauelementanordnung. Diese umfasst einen Halbleiterchip 10, der vorzugsweise als vertikales Halbleiterbauelement ausgebildet ist und der einen ersten Lastanschluss 11, einen zweiten Lastanschluss 12 und einen Steueranschluss 13 aufweist.
  • Der erste Lastanschluss 11 ist auf der dem zweiten Lastanschluss 12 gegenüberliegenden Seite des Halbleiterchips 10 angeordnet. Der erste Lastanschluss 11 kann beispielsweise der Drain-Anschluss und der zweite Lastanschluss 12 der Source-Anschluss eines MOSFETs sein.
  • Der Halbleiterchip 10 ist auf einem Chipträger 21 angeordnet und mit seinem ersten Lastanschluss 11 mechanisch und elektrisch leitend mit dem Chipträger 21 verbunden. Auf dem zweiten Lastanschluss 12 ist ein vorzugsweise metallisches Kontaktstück 22 angeordnet und elektrisch mit diesem verbunden. Die Verbindung zwischen dem ersten Lastanschluss 11 und dem Chipträger 21 und/oder zwischen dem zweiten Lastanschluss 12 und dem Kontaktstück 22 ist vorzugsweise als Lotverbindung mittels eines Lotes oder als Klebeverbindung mittels eines leitfähigen Klebers ausgebildet. Das Kontaktstück ist bevorzugt quaderförmig oder zylindrisch, vorzugsweise mit abgerundeten Ecken und/oder Kanten ausgebildet.
  • Eine dem Halbleiterchip 10 abgewandte Rückfläche 211 des Chipträgers und eine dem Halbleiterchip 10 abgewandte Frontfläche 221 des Kontaktstückes 22 sind nicht von dem Gehäuse 30 umschlossen und stellen die Außenkontakte der Laststrecke der Bauelementanordnung dar. Die Rückfläche 211 ist an einer ersten Seite 31, die Frontfläche 221 an einer der ersten Seite 31 gegenüberliegenden zweiten Seite 32 des Gehäuses 30 angeordnet.
  • Die im Halbleiterchip 10 anfallende Verlustwärme kann sowohl über den Chipträger 21 und die Rückfläche 211 als auch über das Kontaktstück 22 und die Frontfläche 221 abgeführt werden. Um einen guten elektrischen Kontakt sowie einen möglichst guten Wärmeübergang zu gewährleisten, sind die Rückfläche 211 und die Frontfläche 221 vorzugsweise großflächig ausgebildet.
  • Die Bauelementanordnung weist des Weiteren ein Anschlussbein 23 auf, das aus dem Gehäuse 30 heraus ragt und das mittels eines Bonddrahtes 25 elektrisch leitend mit dem Steueranschluss 13 verbunden ist. Das Anschlussbein 23 ist vorzugsweise in einer lateralen Richtung an einer Stirnseite 33 des Gehäuses 30 herausgeführt.
  • Eine perspektivische Ansicht einer Bauelementanordnung, bei der das Gehäuse entfernt ist, ist in 2 dargestellt. Auf der dem Kontaktstück 22 zugewandten Seite des Halbleiterchips 10 sind ein zweiter Lastanschluss 12 sowie ein Steueranschluss 13 angeordnet. Der erste Lastanschluss 11 befindet sich auf der dem zweiten Lastanschluss 12 gegenüberliegenden Seite des Halbleiterchips 10 und ist in dieser Ansicht nicht erkennbar.
  • Abweichend zu dem in 1 dargestellten Kontaktstück 22 ist das Kontaktstück 22 gemäß 2 stufig ausgebildet und weist einen ersten Abschnitt 22a auf, sowie einen zweiten Abschnitt 22b, der zwischen dem ersten Abschnitt 22a und dem Halbleiterchip 10 angeordnet ist.
  • Die seitlichen Abmessungen des dem Halbleiterchip 10 nächstliegenden Abschnitts 22b des Kontaktstücks 22 sind insbesondere durch die Geometrie des zweiten Anschlusskontaktes 12 gegeben. Um dennoch eine möglichst große Frontfläche 221 zu erhalten, ist es vorteilhaft, wenn die dem Halbleiterchip 10 abgewandte Seite des Kontaktstückes 22 bzw. des ersten Abschnitts 22a des Kontaktstückes eine Fläche aufweist, die größer ist als die Kontaktfläche zwischen dem zweiten Lastanschluss 12 und dem Kontaktstück 22. Besonders bevorzugt sind der erste und der zweite Abschnitt 22a, 22b des Kontaktstücks 22 stufig aufeinanderfolgend angeordnet.
  • Anstelle von zwei Abschnitten 22a, 22b kann ein Kontaktstück 22 auch mehrere solcher Abschnitte aufweisen, die vorzugsweise stufig aufeinanderfolgend angeordnet sind.
  • 3 zeigt einen Querschnitt durch die Bauelementanordnung gemäß 2, wobei hier auch das Gehäuse 30 dargestellt ist.
  • Die Bauelementanordnung weist ein dielektrisches Gehäuse 30 auf, das vorzugsweise aus einer Press- oder Vergussmasse z. B. aus Kunststoff, Keramik, Glas, einer Mischung dieser Stoffe gebildet ist. Die Rückfläche 211 des Chipträgers 21 ist an der ersten Seite 31 des Gehäuses 30 angeordnet und liegt dort frei, um eine äußere Kontaktierung des Chipträgers 21 zu ermöglichen. Das Kontaktstück 22 erstreckt sich vom Halbleiterchip 10 bis zur zweiten Oberfläche 32 des Gehäuses 30 und liegt dort frei, um eine externe Kontaktierung der Bauelementanordnung zu ermöglichen.
  • Das Kontaktstück 22 ist vorzugsweise stufig mit einer oder mehreren Stufen ausgebildet, wobei vorzugsweise die dem Halbleiterchip 10 abgewandte Seite 221 des Kontaktstücks 22 eine größere Fläche aufweist als die dem Halbleiterchip 10 zugewandte Seite des Kontaktstücks 22.
  • Durch den stufigen Aufbau des Kontaktstückes 22 kann der Steueranschluss 13 unterhalb des ersten Abschnitts 22a des Kontaktstückes 22 angeordnet sein.
  • Der erste Abschnitt 22a und der zweite Abschnitt 22b können sowohl einstückig, oder – wie in 4 gezeigt ist mehrstückig ausgebildet sein. Der zweite Abschnitt 22b ist bevorzugt als Metallisierung, beispielsweise aus Kupfer oder einer Kupferlegierung, des zweiten Lastanschlusses 12 ausgebildet. Der erste Abschnitt 22a und der zweite Abschnitt 22b des Kontaktstücks 22 sind vorzugsweise mittels eines Lotes oder mittels eines elektrisch leitenden Klebers verbunden.
  • Da sich die mit den Lastanschlüssen 11, 12 verbundenen Außenkontakte 211, 221 der Bauelementanordnung an einander gegenüberliegenden Seiten 31, 32 der Bauelementanordnung befinden, können mehrere derartiger Bauelementanordnungen stapelartig aufeinandergesetzt werden, so dass ein Chipträger 21 einer ersten Bauelementanordnung I ein Kontaktstück 22 einer benachbarten zweiten Bauelementanordnung II thermisch und elektrisch leitend kontaktiert.
  • Optional ist es auch möglich, dass die beiden Chipträger 21 oder die beiden Kontaktstücke 22 zweier benachbarter Bauelementanordnungen I, II einander thermisch und elektrisch leitend kontaktieren.
  • Die Kontaktierung zwischen zwei benachbarten Bauelementanordnungen I, II ist vorzugsweise eine Druckkontaktierung, allerdings ist es ebenso möglich, benachbarte Bauelementanordnungen I, II mittels eines Lotes oder eines leitfähigen Klebers miteinander zu verbinden.
  • Durch eine derart kaskadierte Anordnung zweier oder mehrerer Bauelementanordnungen I, II, III und IV entsteht eine Reihenschaltung, wodurch sich die Differenz zwischen einem an das Kontaktstück 22 der obersten Bauelementanordnung I angelegten ersten Versorgungspotential und einem an den Chipträger 21 der untersten Bauelementanordnung IV angelegten zweiten Versorgungspotential U2 auf die einzelnen Bauelementanordnungen I, II, III, IV verteilt.
  • Um die Stapelbarkeit derartiger Bauelementanordnungen zu vereinfachen, ist es optional vorgesehen, dass das Kontaktstück 22 über die zweite Seite 32 des Gehäuses 30 hinausragt. Ist gleichzeitig der Chipträger 21 gegenüber der ersten Seite 31 des Gehäuses 30 abgesenkt, so kann ein über das Gehäuse 30 einer anderen Bauelementanordnung hinausragendes Kontaktstück präzise in der entstandenen Vertiefung 35 positioniert werden, wie dies in 6 gezeigt ist. Nach dem Zusammenfügen einer ersten Bauelementanordnung I und einer zweiten Bauelementanordnung II kontaktiert die Frontfläche 221 der zweiten Bauelementanordnung II die Rückfläche 211 der ersten Bauelementanordnung I.
  • Alternativ dazu ist es auch möglich, dass der Chipträger 21 über die erste Seite 31 des Gehäuses 30 hinausragt und das Kontaktstück 22 in Bezug auf die zweite Seite 32 des Gehäuses 30 abgesenkt ist.
  • Ein nicht zur Erfindung gehörender Aspekt ist in der 7 dargestellt.
  • 12 zeigt eine gegenüber der Bauelementanordnung gemäß 6 abgewandelte Bauelementanordnung, bei der das Kontaktstück ein Federelement 22c aufweist, das in dem Beispiel zwischen dem ersten und zweiten Abschnitt 22a, 22b des Kontaktstücks 22 angeordnet ist. Der erste Abschnitt 22a ist dabei in einer Aussparung des Gehäuses in vertikaler Richtung verschiebbar angeordnet. Bei Kaskadierung mehrerer solcher Bauelementanordnungen wird der erste Abschnitt durch das Federelement 22g gegen die Rückfläche 211 der weiteren Bauelementanordnung gedrückt. Das Federelement 22g sorgt somit für einen optimalen Kontakt zwischen benachbarten Kontaktflächen bei einer Kaskadierung mehrerer Bauelementanordnungen.
  • Wie in 12 dargestellt kann das Federelement zusätzlich zu dem ersten und zweiten Abschnitt 22a, 22b des Kontaktstücks 22 vorgesehen erden. In nicht dargestellter Weise besteht auch die Möglichkeit, einen der beiden Abschnitte 22a, 22b als Federelement auszubilden oder das gesamte Kontaktstück als Federelement auszubilden. Als Federelement ist dabei ein beliebiges, bei Druckbelastung in einer Richtung kompressibles Element geeignet, das darüber hinaus aus einem elektrisch leitfähigen Material besteht.
  • Um den zur Herstellung einer Bauelementanordnung erforderlichen Aufwand möglichst gering zu halten, ist es vorteilhaft, ein modifiziertes Standardgehäuse zu verwenden. 8 zeigt einen Querschnitt durch ein übliches Transistorgehäuse der TO-Reihe. Der Chipträger 21 überragt dabei das Gehäuse 30 in einer seitlichen Richtung an einer Stirnseite 34 des Gehäuses 30.
  • Um die Haftung mit dem Gehäuse 30 zu verbessern, kann das Kontaktstück 22 eine beliebige Oberflächenstruktur aufweisen.
  • 9 zeigt einen Querschnitt durch eine Bauelementanordnung, bei dem das Kontaktstück 22 Vertiefungen bzw. Rillen 22c, 22d aufweist. Bei diesem Ausführungsbeispiel sind die Rillen 22c, 22d an der dem Halbleiterchip 10 abgewandten Seite des Kontaktstücks 22 angeordnet. Prinzipiell können die Rillen bzw. Vertiefungen 22c, 22d jedoch an beliebigen Stellen des Kontaktstückes 22, beispielsweise an den Seitenflächen des Kontaktstückes 22 angeordnet sein.
  • Wie in 10 dargestellt ist; kann das Kontaktstück 22 zur Verbesserung seiner Verbindung mit dem Gehäuse 30 auch Vorsprünge 22e, 22f aufweisen. Die Vorsprünge 22e, 22f sind wie dargestellt vorzugsweise an den Seitenflächen des Kontaktstücks 22 angeordnet. Die Anzahl und die Form der Vorsprünge 22e, 22f können prinzipiell beliebig gewählt werden.
  • Eine perspektivische Ansicht einer Bauelementanordnung zeigt 11. Der Chipträger 21 ragt über die erste Seite 31 und das Kontaktstück 22 über die zweite Seite 32 hinaus. Die Fläche der Rückfläche 211 ist vorzugsweise identisch mit der Frontfläche 221 oder unterscheidet sich um weniger als 10% von dieser.
  • Die Herstellung von solchen Bauelementanordnungen erfolgt bevorzugt unter Verwendung eines sog. ”Leadframes”, der mehrere miteinander verbundene Chipträger umfasst, wobei auf jedem Chipträger ein Halbleiterchip angeordnet ist.
  • Zur Herstellung einer Bauelementanordnung werden zunächst die Halbleiterchips auf die Chipträger gelötet. Danach werden die Bondverbindungen zwischen den Steueranschlüssen und den jeweiligen Anschlussbeinen hergestellt. Anschließend werden die Kontaktstücke mit den betreffenden zweiten Lastanschlüssen kontaktiert und/oder verbunden.
  • Danach werden die Gehäuse hergestellt, indem die Halbleiterchips, der Leadframe, die Kontaktstücke und die Bonddrähte zumindest teilweise mit einer dielektrischen Spritz- oder Vergussmasse umspritzt bzw. vergossen werden (Folien-Mould-Prozess). Um die Frontflächen sowie die Rückflächen frei von Spritz- bzw. Vergussmasse zu halten, werden diese vorzugsweise mit einer Schutzfolie abgedeckt.
  • Vor oder nachdem Entfernen der Schutzfolie werden die Bauelementanordnungen vereinzelt, indem die Chipträger verbindende Stege durchtrennt werden.
  • Bezugszeichenliste
    • 10
    Halbleiterchip
    11
    erster Lastanschluss
    12
    zweiter Lastanschluss
    13
    Steueranschluss
    21
    Chipträger
    211
    Außenkontakt, Frontseite des Kontaktstückes
    22
    Kontaktstück
    221
    Außenkontakt
    22a
    erster Abschnitt des Kontaktstückes
    22b
    zweiter Abschnitt des Kontaktstückes
    22c
    Vertiefung/Rille des Kontaktstückes
    22d
    Vertiefung/Rille des Kontaktstückes
    22e
    Vorsprung des Kontaktstückes
    22f
    Vorsprung des Kontaktstückes
    22g
    Federelement
    23
    Anschlussbein
    25
    Banddraht
    30
    Gehäuse
    31
    erste Seite des Gehäuses
    32
    zweite Seite des Gehäuses
    35
    Vertiefung
    I
    erste Bauelementanordnung
    II
    zweite Bauelementanordnung
    III
    dritte Bauelementanordnung
    IV
    vierte Bauelementanordnung
    U1
    erstes Versorgungspotential
    U2
    zweites Versorgungspotential

Claims (11)

  1. Bauelementanordnung, die folgende Merkmale aufweist: – einen Halbleiterchip (10), der einen auf einer ersten Seite (31) des Halbleiterchips (10) angeordneten ersten Lastanschluss (11), einen auf einer der ersten Seite (31) gegenüberliegenden zweiten Seite (32) angeordneten zweiten Lastanschluss (12) und einen Steueranschluss (13) aufweist, – einen Chipträger (21), auf dem der Halbleiterchip (10) angeordnet ist und der elektrisch und thermisch leitend mit dem ersten Lastanschluss (11) des Halbleiterkörpers (10) verbunden ist, – ein Kontaktstück (22), das auf dem zweiten Lastanschluss (12) angeordnet und elektrisch und thermisch leitend mit diesem verbunden ist und auf seiner dem Halbleiterchip (10) abgewandten Seite eine Frontfläche (221) aufweist, – eine dielektrische Masse, mit der der Halbleiterchip (10), der Chipträger (21) und das Kontaktstück (22) umspritzt oder vergossen sind und die ein Gehäuse (30) bildet, wobei der Chipträger (21) an einer ersten Seite (31) des Gehäuses (30) freiliegt, das Kontaktstück (22) an einer der ersten Seite (31) gegenüberliegenden zweiten Seite (32) des Gehäuses (30) freiliegt, und der Steueranschluss (13) elektrisch leitend mit einem Anschlussbein (23) verbunden ist, das aus dem Gehäuse (30) herausgeführt ist, und wobei entweder – der Chipträger (21) auf der ersten Seite (31) gegenüber dem Gehäuse (30) abgesenkt ist, und – das Kontaktstück (22) auf der zweiten Seite (32) über das Gehäuse (30) hinausragt, oder – der Chipträger (21) auf der ersten Seite (31) über das Gehäuse (30) hinausragt, und – das Kontaktstück (22) auf der zweiten Seite (32) gegenüber dem Gehäuse (30) abgesenkt ist, und wobei die Bauelementanordnung so ausgebildet ist, dass sie mit einer anderen, identischen Bauelementanordnung so gestapelt werden kann, dass ihr Chipträger und das Kontaktstück der anderen Bauelementanordnung durch Druckkontaktierung elektrisch und thermisch leitend verbindbar sind.
  2. Bauelementanordnung nach Anspruch 1, bei der die Frontfläche (221) größer ist als die Fläche des zweiten Lastanschlusses (12).
  3. Bauelementanordnung nach Anspruch 1 oder 2, bei der das Kontaktstück (22) einen ersten Abschnitt (22a) aufweist, sowie einen zweiten Abschnitt (22b), der zwischen dem ersten Abschnitt (22a) und dem Halbleiterchip (10) angeordnet ist.
  4. Bauelementanordnung nach Anspruch 3, bei der der erste Abschnitt (22a) und der zweite Abschnitt (22b) stufig aufeinander angeordnet sind.
  5. Bauelementanordnung nach einem der Ansprüche 3 bis 4, bei der der zweite Abschnitt (22b) als Metallisierung des zweiten Lastanschlusses (12) ausgebildet ist.
  6. Bauelementanordnung nach einem der Ansprüche 3 bis 5, bei dem der zweite Abschnitt (22b) aus Kupfer oder eine Kupferlegierung gebildet ist.
  7. Bauelementanordnung nach einem der vorangehenden Ansprüche, bei dem Vertiefungen oder Rillen (22c, 22d) an der Frontfläche (221) angeordnet sind.
  8. Bauelementanordnung nach einem der vorangehenden Ansprüche, bei dem das Kontaktstück (22) Vorsprünge (22e, 22f) aufweist, die in das Gehäuse (30) eingreifen.
  9. Bauelementanordnung nach einem der vorangehenden Ansprüche, bei dem der Chipträger (21) auf seiner dem Halbleiterchip (10) abgewandten Seite eine Rückfläche (211) aufweist, deren Fläche mit der Frontfläche (221) identisch ist oder sich um weniger als 10% von dieser unterscheidet.
  10. Bauelementanordnung nach einem der vorangehenden Ansprüche, bei dem das Kontaktstück (22) ein Federelement umfasst.
  11. Bauelementkaskade mit wenigstens zwei stapelartig aufeinander angeordneten Bauelementanordnungen gemäß einem der Ansprüche 1 bis 10, wobei bei jeweils zwei benachbarten Bauelementanordnungen der Chipträger (21) einer Bauelementanordnung (I) mit dem Kontaktstück (22) der anderen Bauelementanordnung (II) flächig und elektrisch leitend verbunden ist.
DE102005001151A 2005-01-10 2005-01-10 Bauelementanordnung zur Serienschaltung bei Hochspannungsanwendungen Expired - Fee Related DE102005001151B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005001151A DE102005001151B4 (de) 2005-01-10 2005-01-10 Bauelementanordnung zur Serienschaltung bei Hochspannungsanwendungen
US11/328,595 US20060180932A1 (en) 2005-01-10 2006-01-10 Component arrangement for series terminal for high-voltage applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005001151A DE102005001151B4 (de) 2005-01-10 2005-01-10 Bauelementanordnung zur Serienschaltung bei Hochspannungsanwendungen

Publications (2)

Publication Number Publication Date
DE102005001151A1 DE102005001151A1 (de) 2006-07-20
DE102005001151B4 true DE102005001151B4 (de) 2012-04-19

Family

ID=36642962

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005001151A Expired - Fee Related DE102005001151B4 (de) 2005-01-10 2005-01-10 Bauelementanordnung zur Serienschaltung bei Hochspannungsanwendungen

Country Status (2)

Country Link
US (1) US20060180932A1 (de)
DE (1) DE102005001151B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595487B2 (en) 2013-06-25 2017-03-14 Infineon Technologies Ag Circuit arrangement and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581885B2 (ja) * 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
BRPI0822356B1 (pt) 2008-03-20 2019-02-05 Abb Schweiz Ag conversor de fonte de voltagem e instalação para transmissão de potência elétrica

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1148547A2 (de) * 2000-04-19 2001-10-24 Denso Corporation Kühlmittelgekühlte Halbleiteranordnung
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
EP1411551A1 (de) * 2002-10-16 2004-04-21 Nissan Motor Co., Ltd. Gestapeltes Halbleitermodul und sein Montageverfahren
US6798062B2 (en) * 1999-11-24 2004-09-28 Denso Corporation Semiconductor device having radiation structure
US20040207070A1 (en) * 2001-06-01 2004-10-21 Stefan Kaufmann High power semiconductor module

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6798062B2 (en) * 1999-11-24 2004-09-28 Denso Corporation Semiconductor device having radiation structure
EP1148547A2 (de) * 2000-04-19 2001-10-24 Denso Corporation Kühlmittelgekühlte Halbleiteranordnung
US20040207070A1 (en) * 2001-06-01 2004-10-21 Stefan Kaufmann High power semiconductor module
EP1411551A1 (de) * 2002-10-16 2004-04-21 Nissan Motor Co., Ltd. Gestapeltes Halbleitermodul und sein Montageverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595487B2 (en) 2013-06-25 2017-03-14 Infineon Technologies Ag Circuit arrangement and method for manufacturing the same

Also Published As

Publication number Publication date
US20060180932A1 (en) 2006-08-17
DE102005001151A1 (de) 2006-07-20

Similar Documents

Publication Publication Date Title
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE19926128B4 (de) Leistungs-Halbleiterbauteil-Gehäuse
DE10129388B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
EP2163145B1 (de) Elektronikmodul und verfahren zur herstellung eines elektronikmoduls
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102005057401A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102009055882A1 (de) Leistungshalbleitervorrichtung
DE112005003614T5 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
EP3360167B1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
EP1629538A2 (de) Gehäuse für ein strahlungsemittierendes bauelement, verfahren zu dessen herstellung und strahlungsemittierendes bauelement
DE4031051C2 (de) Modul mit mindestens einem Halbleiterschaltelement und einer Ansteuerschaltung
DE102013100701B4 (de) Halbleitermodulanordnung und verfahren zur herstellung einer halbleitermodulanordnung
DE3212442A1 (de) Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE10337640A1 (de) Leistungshalbleitermodul mit verbessertem thermischen Kontakt
DE102005001151B4 (de) Bauelementanordnung zur Serienschaltung bei Hochspannungsanwendungen
DE10023823A1 (de) Multichip-Gehäuse
DE112016000307B4 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102017213210A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102019121229A1 (de) Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden
DE212018000086U1 (de) Halbleitervorrichtung
DE102017203253A1 (de) Halbleitervorrichtung
DE102010042382A1 (de) Kontaktelement und Verwendung eines Kontaktelements in einem elektronischen Bauteil
DE10303932A1 (de) Elektronisches Leistungsmodul mit mindestens zwei Leistungshalbleiterchips und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R019 Grant decision by federal patent court
R020 Patent grant now final
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20120720

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee