CN104253022B - 电场间隙器件及其制造方法 - Google Patents
电场间隙器件及其制造方法 Download PDFInfo
- Publication number
- CN104253022B CN104253022B CN201410290791.6A CN201410290791A CN104253022B CN 104253022 B CN104253022 B CN 104253022B CN 201410290791 A CN201410290791 A CN 201410290791A CN 104253022 B CN104253022 B CN 104253022B
- Authority
- CN
- China
- Prior art keywords
- substrate
- cathode
- layer
- silicon
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005684 electric field Effects 0.000 title abstract description 4
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 239000011435 rock Substances 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims description 2
- 230000012010 growth Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 58
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 5
- 239000003153 chemical reaction reagent Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010891 electric arc Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 208000035126 Facies Diseases 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000036284 oxygen consumption Effects 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical group [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002352 surface water Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Cold Cathode And The Manufacture (AREA)
- Micromachines (AREA)
Abstract
本发明提出了一种电场间隙器件及其制造方法。在一组沟道的侧壁周围对衬底材料进行氧化。屏蔽结构意味着在顶部比底部存在更多的氧化物生长，结果是沟道之间的未氧化衬底材料区域形成了在顶部具有尖顶尖端的锥形形状。这些尖顶衬底区域然后用于形成阴极。
Description
技术领域
本发明涉及一种电场间隙器件，其意味着使用阴极和阳极之间的小间隙的器件，在所述间隙上建立了电场。
背景技术
静电放电(ESD)保护器件是这种器件的一个示例。这些器件用于保护集成电路免受由于静电放电引起的损坏。放电事件中的电压可能达到上千伏特，而需要保护电路部件以防止超过例如10V的电压。
许多ESD保护器件是可用的，例如耦合接到地的线圈或电容，或者像火花隙或变阻器那样的专用部件。许多这些器件的缺点是在低恒定电容和低过冲电压之间存在折衷。
对于一些应用(例如，天线)，要求恒定电容和相对较低过冲电压的结合。
理论仿真示出了用于克服非线性电容和高过冲电压的一种方式是使用场发射。这种方法使用一对间隔的金属点，用于发起场发射放电。
该结构要求两个电极之间具有相对较窄的间隙(例如，50nm)，以允许电子从一个电极行进至另一个电极，并且也可能要求不产生火花。然而，火花可能是由于强放电事件形成的。较窄的间隙还实现了较低的过冲电压。
在US5933718中公开了场发射ESD保护器件的示例。这种器件的目的在于使用与栅极叠层相同的结构来形成特定间隙尺寸的可靠性。
发明内容
为了增强场发射效果，优选地是在(至少)一个电极处产生锐利的尖端。
本发明目的在于提供一种用于提供电场间隙器件的改进工艺和结构，具体地具有一组锐利的电极尖端。
本发明由权利要求限定。
本发明提出了一种形成电场间隙器件的方法，包括：
提供硅衬底；
在衬底中刻蚀阴极沟道；
用衬垫电介质层向得到的表面加衬垫；
在阴极沟道侧壁上形成屏蔽区域，但是在阴极沟道的顶部上保留未屏蔽的部分；
对阴极沟道的未屏蔽部分处的衬底进行氧化，从而在阴极沟道之间保留了尖顶(pointed)未氧化衬底区域；
刻蚀掉尖顶衬底区域处和上面的层；
在每一个尖顶衬底区域上提供阴极接触；
在阴极接触上形成牺牲层；
在牺牲层上提供阳极金属层；
刻蚀牺牲层以在阴极接触和阳极金属层之间形成腔体。
该工艺包括对一组沟道的侧壁周围的硅衬底材料进行氧化。
屏蔽结构意味着在顶部而不是底部处存在更多的氧化物生长，结果是沟道之间的未氧化衬底材料形成了在顶部处具有尖顶尖端的锥形形状。然后，这些尖顶衬底区域用于形成阴极。术语“阴极沟道”简单地用于表示在形成阴极时所述沟道起作用，在沟道中实际上没有形成阴极接触。相反，阴极沟道可以按照柱或条带阵列的形式限定沟道之间的衬底区域，在所述柱或条带阵列上将要形成阴极接触。
阳极-阴极间隙由牺牲刻蚀工艺来形成，因此可以精确地控制阳极-阴极间隙。具体地，选择阴极金属接触上牺牲层的厚度，以对应于所需的阳极-阴极间隙。
优选地，该结构是场发射ESD保护结构。尖顶结构限定了阴极。具有相反极性的两个类似结构可以与需要保护的电路相连，使得可以向两种极性的ESD事件提供保护。阳极可以是具有良好热传导率的厚层，用于传输由静电放电引起的热。
可以在衬底上形成第一电介质层之后，将阴极沟道穿过第一电介质层并刻蚀到衬底中。这用作氧化阻挡物。
衬垫电介质层可以包括二氧化硅，并且屏蔽区域可以包括氮化硅。氮化硅可以用作氧化工艺的屏蔽。
可以在阳极金属层上形成盖层，所述盖层覆盖阳极金属层中的牺牲刻蚀孔。可以在减小的压力(例如，真空)下形成盖层，使得形成腔体，所述腔体防止在阳极-阴极间隙中形成电弧。
对阴极沟道的未屏蔽部分处的衬底进行氧化可以包括使用LOCOS工艺。
本发明还提出了一种电场间隙结构，包括：
硅衬底；
延伸到衬底中的阴极沟道，其中沟道侧壁的顶部包括氧化的衬底材料，使得在相邻的沟道之间存在锥形的未氧化衬底区域，其中每一个衬底区域的顶部包括用阴极金属涂覆的尖顶阴极接触区；
尖顶阴极接触上面的腔体；以及
腔体层上面的阳极金属层。
该结构具有整形的衬底区域，用于形成尖顶阴极接触。
阴极沟道可以包括阴极沟道内的氮化硅侧壁部分以及二氧化硅部分，所述二氧化硅部分在沟道顶部比在沟道底部宽。
附图说明
现在将参考附图详细描述本发明的示例，其中：
图1示出了本发明方法的示例工艺中的第一阶段；
图2示出了阴极沟道的三种可能布局；
图3至12示出了工艺中的后续阶段；以及
图13示出了根据本发明的最终器件。
具体实施方式
本发明提出了一种形成电场间隙结构的方法，例如所述电场间隙结构可以用作场发射ESD保护结构，其中对一组沟道的侧壁周围的衬底材料进行氧化。屏蔽结构意味着在顶部比底部存在更多的氧化物生长，结果是沟道之间的未氧化衬底材料区形成了在顶部处具有尖顶尖端的锥形形状。这些尖顶衬底区域然后用于形成阴极。
将参考图1至13描述用于制造器件的工艺中的多个阶段，其中图13示出了最终器件。应该注意的是附图所示的尺寸和厚度并没有按比例绘制。
图1示出了硅衬底10，其上沉积了氮化硅层12，优选地硅衬底10和氮化硅层12之间具有薄(例如10nm)二氧化硅层13以避免硅衬底中的机械应力。这两层12、13可以看作是第一电介质层的子层，用于提供对于后续氧化工艺的屏蔽。
氮化硅12也可以由其他电介质材料形成，例如氮氧化硅(SiON)，只要该层12防止硅表面在随后工艺中被氧化。层12的厚度部分地依赖于最终器件结构的所需阳极-阴极距离(例如，500nm)以及这一层抵抗工艺中进一步的干法/湿法刻蚀步骤的抵抗力。
在光刻之后，对这两层12和13进行刻蚀，接着是硅衬底10中的沟槽刻蚀。优选地，利用反应离子刻蚀(RIE)来进行这些刻蚀步骤，以实现对所需尺寸的良好控制。图1中示出了得到的结构。
沟槽14可以是条带布局结构以产生楔形物，或者是圆形/正方形布局结构以产生锥形物/角锥。同样，其他布局也是可以的，例如三角形布局。
图2以平面图示出了三种可能的沟槽图案。在图2a中，沟槽是平行条带；在图2b中，它们形成了交联的环，从而限定了圆形未刻蚀柱16的阵列；以及在图2c中，它们形成了方向网格，限定了正方形未刻蚀柱16的阵列。可以考虑其他布局，例如六边形或三角形布局。
可以想象这些沟槽是阴极沟道，因为它们用于随后形成阴极接触。
在产生沟槽之后，沉积或者热生长薄(例如10nm)二氧化硅层20(可以看作是衬垫层的第二电介质层)，并且沉积和各向异性刻蚀氮化硅层22(例如20nm)以在沟槽的侧壁处产生氮化硅隔离物。这些隔离物用作屏蔽区域，因为它们用于控制稍后对硅衬底的那些部分进行氧化，从而控制衬底的整形。通过调整两个层20、22的厚度，可以控制锐利尖端的形状。
隔离物刻蚀要求一定量的过刻蚀，使得隔离物22的顶部部分在硅衬底10的表面水平面周围或者恰好在硅衬底10的表面水平面下面。
利用湿热氧化，将硅局部氧化(LOCOS)，并且将沟槽之间的剩余的硅重新整形为具有削尖尖端的结果。隔离物设计意味着在LOCOS的热氧化期间将穿过二氧化硅层20的氧扩散长度最小化。
本质上，LOCOS工艺将硅衬底的区域转换为二氧化硅区域。通过将硅局部地氧化(LOCOS)，氧消耗了硅，并且将硅转换为二氧化硅。氮化硅阻挡了氧到达硅。当将硅直接暴露到氧或者当氧扩散穿过现有的二氧化硅层时，氧只到达硅。
在LOCOS工艺期间推开氮化硅层，因为二氧化硅的体积是硅体积的大约两倍。
氮化硅隔离物用作保护沟道下部的屏蔽，使得优先在沟道的顶部处发生氧化，使得将相邻沟道顶部之间的原始硅的量变窄以形成楔形或锥形形状。
作为氮化硅隔离物刻蚀之后氮化硅不足的结果，将沟槽的底部部分局部氧化。沟槽底部中的二氧化硅不具有另外的作用。
图4示出了得到的结构。硅已经氧化的LOCOS区域示出为40，硅衬底的锐利形状42保留。这些用于形成阴极尖端。通过改变沟槽深度、沟槽之间的距离、层的层厚度、氮化硅隔离物22的高度(即，保留多少沟道顶部未屏蔽)和LOCOS氧化时间，可以在非常好均匀性的情况下调节其余硅的形状。
图5示出了工艺这一阶段的结构的扫描电子显微照片。
在光刻之后，将二氧化硅层20和氮化硅层12进行湿法刻蚀，或者优选地利用对于硅具有高选择性的反应离子刻蚀(RIE)进行刻蚀，使得释放锐利的硅尖端42。这可以是两个或三个步骤刻蚀工艺，使得彼此之后刻蚀层20、12和13。用于刻蚀氮化硅的反应离子刻蚀化学试剂对于硅没有太高的选择性，因此在刻蚀层20之后，可以在停止于层13上的同时刻蚀层12。然后用对于硅具有较高选择性的另一种刻蚀化学试剂刻蚀层13。这甚至可以是湿刻蚀化学试剂。
在图6中示出了得到的结构。如所示的，去除锐利的硅尖端42上面的材料层，以限定这些尖端的阵列。
然后，通过物理气相沉积、原子层沉积、电化学生长、硅化或者其他已知技术用阴极金属50覆盖硅尖端42。依赖于沉积/生长技术，需要用光刻和之后的刻蚀构造阴极金属。
阴极金属的示例是硅化物，例如硅化镍、硅化钛、硅化钨、硅化钴或者像钛-钨合金和金、钛钨合金和铂、钛钨合金和钯或者钛钨合金和钨的金属叠层。单层的钛钨合金或者砷化镓也是可能的。
沉积诸如二氧化硅或TEOS之类的牺牲层52，以再次填充硅尖端42周围的孔洞/沟槽，并且限定阳极-阴极距离。优选地，通过化学机械抛光使得这种牺牲层更平滑，并且氮化硅层12可以是停止层。
可以在正面实现与硅衬底的接触，但是硅衬底的背面也可以用作接触，并且这对于串联电阻控制可以是有利的。为了在正面产生接触，在光刻之后穿过层52、20、12、13将接触窗口54向下刻蚀至硅衬底，如图9所示。
然后沉积阳极金属56，可以与接触窗口54中的接触金属沉积相结合来沉积。所述金属进行构造，并且如图10所示在金属中刻蚀释放孔58。
阳极金属可以与阴极层的相同，例如钛钨合金和金、钛钨合金和钨、钛钨合金和铝等等。
沉积并且构造电介质层60以保护有源区外部的电介质层12、13、20、52(所述有源区是将要形成阴极-阳极间隙的区域)，抵抗牺牲刻蚀化学试剂并且赋予器件更大的机械强度。
各向同性地刻蚀牺牲层52，并且如图12所示地释放阴极。
这种牺牲刻蚀在电极尖端42上形成腔体62。
在这种牺牲刻蚀期间，也将部分地刻蚀LOCOS，但是其更加抵抗这种刻蚀工艺。
最后，沉积并且构造盖层64，所述盖层可以是电介质层(例如，氮化硅)或者金属层(例如，铝)并且进行构造。在电介质层的情况下，阳极金属层应该伸展出以能够在有源区外部实现接触。这也是需要的，以避免结合期间盖层上的太多机械力。
这最后的盖层步骤也可以用晶片-晶片结合技术代替，所述晶片-晶片结合技术常用于产生腔体。
最终产品具有由牺牲层52的厚度限定的阳极-阴极间隙，可以精确地控制所述牺牲层的厚度。锐利的阴极尖端改进了器件的ESD性能。
在图13的示例中，阴极沟道部分地保留在最终产品中。作为用于暴露阴极尖端的刻蚀的结果，剩余的阴极沟道70不再是与初始沟道14相同的高度/深度。然而，它们仍然延伸到衬底10中。图13也示出了具有比顶部74宽的基底72的腔体部分。然而，这种腔体是沟槽14和所选择的LOCOS厚度之间的距离的结果。如果将阴极18设置为彼此更大的距离，不会形成腔体72，并且在牺牲刻蚀期间也部分地刻蚀沟槽底部中的二氧化硅。
沟道侧壁的顶部76包括氧化的衬底材料，使得在相邻沟道70之间存在锥形的未氧化衬底材料78。每一个衬底区域的顶部具有涂覆有阴极金属的尖顶阴极接触区域。
氮化硅侧壁部分(即层22)也向腔体区域的至少一部分加衬垫，并且二氧化硅部分在沟道的顶部保持比在沟道的底部宽。
锐利的尖端限定了阴极，因为由于场增强，电子将更容易从这些尖端逃逸。具有相反极性的两个类似结构可以与需要保护的电路相连。可以经由具有良好热传导率的相对较厚的层容易地传输由静电放电引起的热。
通过使用晶片上盖层技术，可以在腔体内部产生真空，避免阴极和阳极之间的电弧放电。真空PVD/PECVD工艺可以用于盖层工艺。替代地，所述器件可以用作电弧间隙器件。
所述器件可以形成为分立的ESD保护器件。
以上示例是基于ESD保护器件。然而，本发明通常涉及使用阳极和阴极之间的尺寸精确调整的电场间隙的器件。存在使用具有局部增强电场的小间隙的各种器件。示例是场发射三极管、光或电子传感器和一些类型的显示器。
各种改进对于本领域普通技术人员是显而易见的。
Claims (14)
1.一种形成电场间隙结构的方法，包括：
提供硅衬底(10)；
在衬底(10)中刻蚀阴极沟道(14)；
用衬垫电介质层(20)向得到的所述硅衬底以及所述阴极沟道表面加衬垫；
在阴极沟道侧壁上形成屏蔽区域(22)，但是在阴极沟道(14)的顶部处保留未屏蔽的部分；
对阴极沟道的未屏蔽部分处的衬底(10)进行氧化，从而在阴极沟道之间保留尖顶未氧化衬底区域(42)；
刻蚀掉在尖顶衬底区域(42)处及其上面的层；
在每一个尖顶衬底区域上提供阴极接触(50)；
在阴极接触(50)上形成牺牲层(52)；
在牺牲层(52)上提供阳极金属层(56)；
刻蚀牺牲层(52)以在阴极接触和阳极金属层之间形成腔体(62)。
2.根据权利要求1所述的方法，包括：在衬底(10)上形成第一电介质层(12，13)，之后刻蚀阴极沟道(14)穿过第一电介质层并刻蚀到衬底(10)中。
3.根据权利要求2所述的方法，其中第一电介质层包括多个子层(12，13)。
4.根据权利要求2或3所述的方法，其中第一电介质层(12，13)包括氮化硅。
5.根据权利要求1所述的方法，其中衬垫电介质层(20)包括二氧化硅，并且屏蔽区域(22)包括氮化硅。
6.根据权利要求1所述的方法，其中牺牲层(52)包括二氧化硅或TEOS。
7.根据权利要求1所述的方法，还包括：在阳极金属层上形成盖层(64)，所述盖层覆盖了阳极金属层中的牺牲刻蚀孔(58)。
8.根据权利要求1所述的方法，其中选择阴极金属接触(50)上的牺牲层(52)的厚度，以对应于所需的阳极-阴极间隙。
9.根据权利要求1所述的方法，其中对阴极沟道(14)的未屏蔽部分处的衬底进行氧化包括：使用LOCOS工艺。
10.根据权利要求1所述的方法，其中阴极沟道(14)限定在沟道之间以柱或条带阵列形式的衬底区域，在所述柱或条带阵列上形成阴极接触(50)。
11.一种电场间隙结构，包括：
硅衬底(10)；
延伸到衬底中的阴极沟道(70)，其中沟道侧壁的顶部包括氧化的衬底材料，所述氧化的衬底材料包括二氧化硅部分，所述二氧化硅部分在沟道的顶部比在沟道的底部宽，使得在相邻的沟道(70)之间存在锥形的未氧化衬底区域(78)，其中每一个未氧化衬底区域(78)的顶部包括用阴极金属(50)涂覆的尖顶阴极接触；
阴极沟道内的氮化硅侧壁部分(22)；
尖顶阴极接触上面的腔体(62)；以及
腔体层上面的阳极金属层(56)。
12.根据权利要求11所述的结构，包括：在衬底(10)上并且延伸到沟道(70)中的衬垫电介质层(20)。
13.根据权利要求11所述的结构，其中阳极金属层(56)具有牺牲刻蚀孔(58)，并且所述结构还包括阳极金属层上覆盖牺牲刻蚀孔的盖层。
14.根据权利要求11所述的结构，还包括在形成阴极的区域外部的区域处形成的与衬底的阴极接触(54)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP13173864.3A EP2819165B1 (en) | 2013-06-26 | 2013-06-26 | Electric field gap device and manufacturing method |
| EP13173864.3 | 2013-06-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104253022A CN104253022A (zh) | 2014-12-31 |
| CN104253022B true CN104253022B (zh) | 2017-05-03 |
Family
ID=48670458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410290791.6A Active CN104253022B (zh) | 2013-06-26 | 2014-06-25 | 电场间隙器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9331028B2 (zh) |
| EP (1) | EP2819165B1 (zh) |
| CN (1) | CN104253022B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9711392B2 (en) * | 2012-07-25 | 2017-07-18 | Infineon Technologies Ag | Field emission devices and methods of making thereof |
| US9380688B1 (en) * | 2015-12-31 | 2016-06-28 | International Business Machines Corporation | Air gap electrostatic discharge structure for high speed circuits |
| US11764258B2 (en) * | 2020-12-01 | 2023-09-19 | Globalfoundries U.S. Inc. | Airgap isolation structures |
| US11881506B2 (en) | 2021-07-27 | 2024-01-23 | Globalfoundries U.S. Inc. | Gate structures with air gap isolation features |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1069828A (zh) * | 1991-05-13 | 1993-03-10 | 精工爱普生株式会社 | 多极场致电子发射器件及其制造方法 |
| US5401676A (en) * | 1993-01-06 | 1995-03-28 | Samsung Display Devices Co., Ltd. | Method for making a silicon field emission device |
| US5643032A (en) * | 1995-05-09 | 1997-07-01 | National Science Council | Method of fabricating a field emission device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3249288B2 (ja) * | 1994-03-15 | 2002-01-21 | 株式会社東芝 | 微小真空管およびその製造方法 |
| KR100442982B1 (ko) * | 1996-04-15 | 2004-09-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 전계방출형전자원및그제조방법 |
| US5933718A (en) | 1997-10-23 | 1999-08-03 | International Business Machines Corporation | Method for electrostatic discharge protection through electric field emission |
| US7332398B2 (en) | 2002-12-14 | 2008-02-19 | Nxp B.V. | Manufacture of trench-gate semiconductor devices |
| US7564178B2 (en) * | 2005-02-14 | 2009-07-21 | Agere Systems Inc. | High-density field emission elements and a method for forming said emission elements |
-
2013
- 2013-06-26 EP EP13173864.3A patent/EP2819165B1/en active Active
-
2014
- 2014-06-02 US US14/293,146 patent/US9331028B2/en active Active
- 2014-06-25 CN CN201410290791.6A patent/CN104253022B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1069828A (zh) * | 1991-05-13 | 1993-03-10 | 精工爱普生株式会社 | 多极场致电子发射器件及其制造方法 |
| US5401676A (en) * | 1993-01-06 | 1995-03-28 | Samsung Display Devices Co., Ltd. | Method for making a silicon field emission device |
| US5643032A (en) * | 1995-05-09 | 1997-07-01 | National Science Council | Method of fabricating a field emission device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104253022A (zh) | 2014-12-31 |
| US9331028B2 (en) | 2016-05-03 |
| EP2819165A1 (en) | 2014-12-31 |
| EP2819165B1 (en) | 2018-05-30 |
| US20150001671A1 (en) | 2015-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9711524B2 (en) | Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof | |
| US9082659B1 (en) | Methods of forming vertical type semiconductor devices including oxidation target layers | |
| US9530787B2 (en) | Batch contacts for multiple electrically conductive layers | |
| CN104253022B (zh) | 电场间隙器件及其制造方法 | |
| JP2012079960A (ja) | キャパシタ構造体およびその製造方法 | |
| KR20030079811A (ko) | 매립된 소스선 및 플로팅 게이트를 갖는 플로팅 게이트메모리 셀들의 반도체 메모리 어레이를 형성하는 자기정렬 방법 및 그것에 의해 형성된 메모리 어레이 | |
| EP1441391A3 (en) | Dual-trench isolated crosspoint memory array and method for fabricating same | |
| JP6007251B2 (ja) | ゲート間結合比の改善された浮動ゲートと結合ゲートを有する不揮発性メモリセル | |
| US9508520B2 (en) | Integrated vacuum microelectronic device and fabrication method thereof | |
| US11088161B2 (en) | Three-dimensional semiconductor memory device and method of detecting electrical failure thereof | |
| US9202657B1 (en) | Fully integrated and encapsulated micro-fabricated vacuum diode and method of manufacturing same | |
| US9466792B2 (en) | Memory device and method for fabricating the same | |
| CN101552194B (zh) | 半导体器件及其制造方法 | |
| CN101552239B (zh) | 制造半导体器件的方法 | |
| US9865421B2 (en) | Integrated vacuum microelectronic structure and manufacturing method thereof | |
| CN105304466A (zh) | 一种半导体制作方法及半导体装置 | |
| CN102315160A (zh) | 具有单侧接触的半导体器件及其制造方法 | |
| CN104253021B (zh) | 电场间隙器件与制造方法 | |
| US20130342098A1 (en) | Corrugated Dielectric for Reliable High-current Charge-emission Devices | |
| US9953796B2 (en) | Nano vacuum gap device with a gate-all-around cathode | |
| KR20170103800A (ko) | 측벽 스페이서 | |
| US20070202646A1 (en) | Method for forming a flash memory floating gate | |
| TW529088B (en) | Manufacturing method of stacked gate flash memory device | |
| US20120315759A1 (en) | Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body | |
| US20080128776A1 (en) | Non-volatile rom and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160914 Address after: Holland Ian Deho Finn Applicant after: Naizhiya Co., Ltd. Address before: Holland Ian Deho Finn Applicant before: NXP BV |
|
| CB02 | Change of applicant information |
Address after: Holland Ian Deho Finn Applicant after: Yasuyo Co. Ltd. Address before: Holland Ian Deho Finn Applicant before: Naizhiya Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |