KR20170103800A - 측벽 스페이서 - Google Patents
측벽 스페이서 Download PDFInfo
- Publication number
- KR20170103800A KR20170103800A KR1020177018756A KR20177018756A KR20170103800A KR 20170103800 A KR20170103800 A KR 20170103800A KR 1020177018756 A KR1020177018756 A KR 1020177018756A KR 20177018756 A KR20177018756 A KR 20177018756A KR 20170103800 A KR20170103800 A KR 20170103800A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrically conductive
- spacer
- sidewall spacers
- additional
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 133
- 239000000463 material Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000126 substance Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001311 chemical methods and process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H01L45/1233—
-
- H01L45/04—
-
- H01L45/1625—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에서 제공되는 예에서, 제 1 구조물 층 및 상이한 재료인 제 2 구조물 층을 포함하는 구조물 층들의 적층물을 가지는 장치가 설명되며, 여기서 제 1 구조물 층은 제 2 구조물 층보다 더 높게 적층물 내에 위치된다. 상기 장치는 또한, 제 1 구조물 층을 포함하는 적층물의 상부 부분 주위에 등각으로 그리고 원주위에 증착되는 제 1 측벽 스페이서를 가진다. 추가로, 상기 장치는 제 1 측벽 스페이서의 주위 및 제 2 구조물 층을 포함하는 적층물의 추가 부분 주위에 등각으로 그리고 원주위에 증착되는 제 2 측벽 스페이서를 가지며, 여기서 적층물을 따르는 제 1 측벽 스페이서의 높이는 제 2 측벽 스페이서의 높이와 상이하다.
Description
본 발명은 측벽 스페이서에 관한 것이다.
멤리스터 셀(memristor cell)은 멤리스티브 특성, 예컨대 비-휘발성 멤리스티브 저항 스위칭(non-volatile memristive resistance switching), 휘발성 비-선형 네거티브 차동 저항 스위칭(volatile non-linear negative differential resistance switching), 및 금속 전도를 나타내는 재료의 적층물로 제조된다. 멤리스터 셀은 리소그래피 공정(lithographic process)에 의해 적합한 치수로 패턴화되고 에칭될 수 있다. 후속 처리 단계로부터 멤리스터 셀을 보호하고/보호하거나 화학적 확산 또는 전기 혼선(electrical cross-talk)을 방지하기 위해서, 측벽 스페이서가 멤리스터 셀의 측벽에 증착될 수 있다.
본 발명은 측벽 스페이서를 제공하는 것이다.
본 발명에 의하면,
제 1 구조물 층 및 상이한 재료인 제 2 구조물 층을 포함하는 구조물 층들의 적층물,
제 1 구조물 층을 포함하는 적층물의 상부 부분 주위에 등각으로 그리고 원주위에 증착되는 제 1 측벽 스페이서, 및
제 1 측벽 스페이서의 주위 및 제 2 구조물 층을 포함하는 적층물의 추가 부분 주위에 등각으로 그리고 원주위에 증착되는 제 2 측벽 스페이서를 포함하며,
상기 제 1 구조물 층이 제 2 구조물 층보다 더 높게 적층물 내에 위치되며,
상기 적층물을 따르는 제 1 측벽 스페이서의 높이가 제 2 측벽 스페이서의 높이와 상이한 장치가 제공된다.
또한, 본 발명에 의하면,
제 1 전기 전도성 층, 제 1 전기 전도성 층 아래의 멤리스티브 층, 및 제 1 전기 전도성 층과 멤리스티브 층 사이의 전기 절연성 층을 포함하는 다층 구조물;
제 1 전기 전도성 층, 전기 절연성 층, 및 전기 절연성 층에 가장 가까운 멤리스티브 층의 일부분의 측벽들 상에 증착되는 전기 전도성 스페이서;
전기 전도성 스페이서 상에 증착되는 전기 절연성 스페이서; 및
전기 절연성 스페이서 상에 그리고 멤리스티브 층의 나머지 부분의 측벽 상에 증착되는 추가 스페이서를 포함하며,
상기 전기 전도성 스페이서가 제 1 전기 전도성 층과 멤리스티브 층 사이에 전기 전도성 경로를 제공하는 장치가 제공된다.
또한, 본 발명에 의하면,
제 1 높이를 갖는 메사(mesa)를 생성하도록 구조물 층들의 적층물을 에칭하는 단계,
에칭된 메사의 측벽 상에 제 1 재료를 증착하는 단계,
제 2 높이로 메사를 확장하도록 적층물을 이방성 에칭하는 단계, 및
확장된 메사의 측벽 상에 제 2 재료를 증착하는 단계를 포함하며,
상기 제 1 높이가 적층물의 높이보다 더 낮으며,
상기 측벽 상의 제 1 재료가 실질적으로 온전하게 남아 있으며,
상기 제 2 재료가 제 1 재료 및 에칭된 적층물의 노출된 재료를 덮고 있는 방법이 제공된다.
첨부 도면은 아래에서 설명되는 원리에 대한 다양한 예를 예시한다. 예 및 도면은 제한적인 것이라기 보다는 예시적인 것이다.
도 1a 내지 도 1d는 스페이서 측벽을 갖춘 예시적인 다층 구조물을 제작하기 위한 제작 단계를 도시한다.
도 2a 내지 도 2d는 스페이서 측벽을 갖춘 다른 예시적인 다층 구조물을 제작하기 위한 제작 단계를 도시한다.
도 3a 내지 도 3d는 스페이서 측벽을 갖춘 예시적인 다층 구조물을 제작하기 위한 제작 단계를 도시한다.
도 4a는 다층 구조물 및 측벽 스페이서를 갖춘 예시적인 장치의 횡단면도를 도시한다.
도 4b는 다층 구조물 및 측벽 스페이서를 갖춘 다른 예시적인 장치의 횡단면도를 도시한다.
도 5는 구조물 층들의 적층물 상에 측벽 스페이서를 제작하는 예시적인 공정을 예시하는 흐름도를 도시한다.
도 6은 구조물 층들의 적층물 상에 측벽 스페이서를 제작하는 다른 예시적인 공정을 예시하는 흐름도를 도시한다.
도 1a 내지 도 1d는 스페이서 측벽을 갖춘 예시적인 다층 구조물을 제작하기 위한 제작 단계를 도시한다.
도 2a 내지 도 2d는 스페이서 측벽을 갖춘 다른 예시적인 다층 구조물을 제작하기 위한 제작 단계를 도시한다.
도 3a 내지 도 3d는 스페이서 측벽을 갖춘 예시적인 다층 구조물을 제작하기 위한 제작 단계를 도시한다.
도 4a는 다층 구조물 및 측벽 스페이서를 갖춘 예시적인 장치의 횡단면도를 도시한다.
도 4b는 다층 구조물 및 측벽 스페이서를 갖춘 다른 예시적인 장치의 횡단면도를 도시한다.
도 5는 구조물 층들의 적층물 상에 측벽 스페이서를 제작하는 예시적인 공정을 예시하는 흐름도를 도시한다.
도 6은 구조물 층들의 적층물 상에 측벽 스페이서를 제작하는 다른 예시적인 공정을 예시하는 흐름도를 도시한다.
구조물의 층들의 측벽 상에 증착되는 다층의 엇갈린 등각 박막 필름을 갖는, 멤리스터 셀과 같은 다층 구조물의 예가 논의된다. 등각 박막 필름은 본 발명에서 측벽 스페이서로서 지칭된다. 측벽 스페이서의 높이는 다층 구조물이 제작되는 기판 쪽으로 순차적으로 증가한다. 따라서, 상이한 측벽 스페이서가 구조물의 높이를 따라서 다층 구조물의 상이한 층과 접촉하게 된다.
상이한 높이를 갖는 측벽 스페이서를 갖춘 그러한 다층 구조물의 제작 기술이 아래에 제시된다. 상부 구조물 층이 에칭되고, 등각 박막 필름이 증착되며, 다음에 하부 층이 증착된 추가의 등각 박막 필름과 함께 이방성 에칭된다. 등각 박막 필름의 증착과 함께 구조물 층의 에칭 공정은 여러 번 수행되어 구조물의 높이를 낮춘 엇갈린 측벽 스페이서를 생성할 수 있다.
측벽 스페이서는 멤리스터 셀 또는 다른 제작 구조물 상에 증착될 수 있다. 측벽 스페이서에 사용되는 재료는 특별한 이유, 예컨대 구조물 상에 수행될 다양한 후속 처리 단계로부터 구조물을 보호하고, 화학적 확산을 방지하고/방지하거나 전기 혼선을 방지하도록 선택될 수 있다.
또한, 구조물이 다층을 가지고 그 다층이 상이한 조성 및/또는 상이한 특성을 가질 때, 상이한 재료로 제조되는 구조물의 상이한 높이에서 접촉하는 측벽 스페이서를 가짐으로써, 구조물의 상이한 층이 그 층의 특성에 대해 상이하고 특별하게 처리될 수 있는 것이 유리할 수 있다. 예를 들어, 멤리스터 셀 내의 멤리스티브 층은 멤리스티브 특성, 예컨대 비휘발성 멤리스티브 저항 스위칭 및 휘발성 비-선형 네거티브 차동 저항(NDR) 스위칭을 나타낸다. 멤리스터 셀의 층들 상에 증착되는 측벽 스페이서의 화학 조성 또는 그 층들을 증착하는데 사용되는 증착 조건과 소스 가스는 셀 내의 멤리스터 또는 NDR 필름의 특성에 영향을 미치거나 그 특성을 변경시킬 수 있다. 예를 들어, 실리콘 산화물 측벽 스페이서의 증착은 멤리스터 및 NDR 필름의 산화를 유도하여 셀의 저항 및 형성 전압을 증가시키는 반면에, 실리콘 질화물 스페이서의 증착은 치명적인 저저항 누설 경로로서 작용하는, 측벽 상에 금속 질화물을 형성하는 반응을 유발한다. 따라서, 멤리스터 셀의 상이한 층과 접촉하는데 적합한 특정 조성 및/또는 특성을 갖춘 측벽 스페이서를 증착하는 것이 유리할 수 있다.
도 1a 내지 도 1d는 구조물을 따라 상이한 높이를 갖는 엇갈린 스페이서 측벽을 갖춘 예시적인 다층 구조물을 제작하기 위한 예시적인 제작 단계를 도시한다. 다층 구조물의 횡단면이 도 1a 내지 도 1d에 도시된다. 도 1a의 예에서, 제 1 구조물 층(110) 및 제 2 구조물 층(120)을 포함하는 구조물 층들의 적층물이 도시된다. 처음으로 제작되는 제 2 구조물 층(120), 및 제 1 구조물 층(110)이 제 2 구조물 층보다 적층물에서 더 높은 곳에 위치되도록 제 2 구조물 층(120)의 상부에 제작되는 제 1 구조물 층(110)을 갖춘 구조물 층들이 기판(101)의 상부에 제작될 수 있다. 제 1 구조물 층(110) 및 제 2 구조물 층(120)은 하나 이상의 특성, 예컨대 전기적 특성, 기계적 특성, 또는 화학적 특성의 측면에서 다른 상이한 재료일 수 있다.
도 1a의 예에서 구조물 층들의 적층물은 도 1b에 도시된 바와 같이 메사(mesa; 102)를 생성하도록 에칭된다. 메사(102)를 제조하기 위해서, 제 1 구조물 층(110)이 그의 전체 두께에 걸쳐 에칭되는 반면에, 제 2 구조물 층(120)은 그의 두께의 일부분에 걸쳐 에칭된다. 결과적으로, 메사(102)는 제 1 높이를 가지며, 제 1 높이는 구조물 층의 미-에칭 적층물의 높이보다 더 낮다. 몇몇 실시예에서, 메사(102)는 기둥(pillar)의 형태를 취할 수 있지만, 용어 "메사"는 구조물 층에 대한 임의의 에칭 형상을 포함한다. 예를 들어, 메사의 횡단면은 임의의 기하학적 형상, 예컨대 정사각형, 직사각형, 타원형, 또는 심지어 불규칙한 형상일 수 있다. 또한, 메사의 횡단면은 균일하지 않을 수 있다.
도 1c는 제 1 측벽 스페이서(142)가 적층물의 상부 부분, 즉 메사(102)의 측벽 주위에 등각으로 그리고 원주위에 증착될 수 있음을 도시하며, 여기서 적층물의 상부 부분은 제 1 구조물 층(110)을 포함한다. 도 1c의 예에 도시된 바와 같이, 제 1 측벽 스페이서(142)는 메사(102)의 상부 및 제 2 구조물 층(120)의 비-메사 부분을 또한 덮고 있다. 제 1 측벽 스페이서(142)의 이들 부분은 후속 처리 중에 제거될 수 있다.
구조물 층들의 적층물은 도 1d에 도시된 바와 같이, 적층물의 높이인 확장된 메사(103)의 높이로 메사(102)의 높이를 확장하도록 에칭될 수 있다. 도 1d는 제 1 측벽 스페이서(142)의 주위 및 제 1 측벽 스페이서(142)에 의해 등각으로 덮이지 않는 제 2 구조물 층(120)의 나머지를 포함하는 적층물의 추가 부분의 측벽 주위에 등각으로 그리고 원주위에 증착되는 제 2 측벽 스페이서(146)를 또한 도시한다. 적층물의 상부 부분은 적층물의 추가 부분의 횡단면보다 더 작은 횡단면을 가질 수 있다.
도 1d의 예에 도시된 바와 같이, 적층물을 따르는 제 1 측벽 스페이서(142)의 높이는 제 2 측벽 스페이서(146)의 높이와 상이하다. 즉, 제 1 측벽 스페이서(142)는 제 2 측벽 스페이서(146)의 깊이와 상이한 깊이로 증착될 수 있다. 도 1d의 예에서, 제 2 측벽 스페이서(146)의 높이는 구조물 층들의 적층물의 높이이다. 그러나, 제 2 측벽 스페이서(146)는 구조물 층들의 적층물의 높이보다 더 낮을 수 있으며, 구조물 층들의 적층물의 높이를 가지는, 후에 증착되는 측벽 스페이서가 증착될 수 있다.
도 1a 내지 도 1d의 예는 두 개의 층을 갖춘 다층 구조물 층을 도시한다. 그러나, 적층물을 따라서 상이한 높이를 갖는 엇갈린 측벽 스페이서를 증착하는 기술이 임의의 수의 층을 갖는 적층물에 적용될 수 있으며, 상이한 높이의 증착된 측벽 스페이서의 수는 두 개로 한정되지 않는다. 또한, 한 개 초과의 측벽 스페이서 세트가 각각의 측벽 스페이서 높이로 증착될 수 있다.
다층 구조물을 따르는 상이한 높이를 갖는 엇갈린 측벽 스페이서는 멤리스터 셀 이외에 상이한 유형의 다층 요소에 유용할 수 있다. 예를 들어, PN 다이오드 및 PIN 다이오드는 상이한 특성, 즉 p-도프된 영역, n-도프된 영역, 및/또는 진성 영역(intrinsic region)을 가지는 다이오드의 상이한 층을 보호하는 스페이서 층으로 제작될 수 있다. 다른 예로서, 측벽 스페이서, 예컨대 질화물 스페이서 층이 산화로부터 폴리게이트(polygate)를 보호하도록 트랜지스터의 폴리게이트에 적용될 수 있다.
몇몇 실시예에서, 다중 측벽 스페이서가 메사의 각각의 후속 에칭 깊이로 증착될 수 있다. 예를 들어, 제 3 측벽 스페이서가 제 1 측벽 스페이서(142) 주위에 등각으로 증착될 수 있으며, 여기서 제 3 측벽 스페이서의 재료는 제 1 측벽 스페이서(142)의 재료와 상이한 특성을 가진다. 대안으로 또는 부가적으로, 제 4 측벽 스페이서가 제 2 측벽 스페이서(146) 주위에 등각으로 증착될 수 있으며, 여기서 제 4 측벽 스페이서의 재료는 제 2 측벽 스페이서의 재료와 상이한 특성을 가진다. 도 2a 내지 도 2d는 3 개의 층 및 두 개의 각각 상이한 깊이의 두 개의 측벽 스페이서 세트를 갖춘 예시적인 다층 구조물을 제작하는 예시적인 제작 단계를 도시한다. 다층 구조물의 횡단면이 도 2a 내지 도 2d에 도시된다.
도 2a의 예에서, 기판(201) 상에 제작되는 제 1 구조물 층(210), 제 2 구조물 층(220), 및 제 3 구조물 층(230)을 포함하는 구조물 층들의 적층물이 도시된다. 이웃 구조물 층은 하나 이상의 상이한 특성, 예컨대 전기적 특성, 기계적 특성, 또는 화학적 특성을 가지는 상이한 재료이다.
도 2a의 예에 도시된 구조물 층들의 적층물은 도 2b에 도시된 바와 같이 메사(202)를 생성하도록 에칭된다. 메사(202)를 제조하기 위해서, 제 1 구조물 층(210)이 그의 전체 두께에 걸쳐 에칭될 수 있는 반면에, 제 2 구조물 층(220)은 그의 두께의 일부분에 걸쳐 에칭될 수 있다. 결과적으로, 메사(202)는 제 1 높이를 가지며, 여기서 제 1 높이는 구조물 층들의 미-에칭된 적층물의 높이보다 더 낮다. 몇몇 실시예에서, 메사(202)는 제 2 구조물 층(220)의 일부분에 걸쳐 에칭될 수 있다.
도 2c는 적층물의 상부 부분, 즉 메사(202) 주위에 등각으로 그리고 원주위에 증착되는 제 1 측벽 스페이서(242)를 도시하며, 여기서 적층물의 상부 부분은 제 1 구조물 층(210)을 포함한다. 도 2c의 예에 도시된 것은 제 1 측벽 스페이서(242) 주위에 등각으로 그리고 원주위에 증착되는 제 2 측벽 스페이서(244)이다. 1 개 초과의 측벽 스페이서 세트가 동일한 깊이로 증착될 수 있다. 예를 들어, 내부 측벽 스페이서는 산화 또는 다른 화학 공정으로부터 적층물의 재료를 보호할 수 있는 반면에, 외부 측벽 스페이서는 물리적 손상 또는 다른 화학 공정으로부터 적층물의 재료를 보호할 수 있다.
구조물 층들의 적층물은 도 2d에 도시된 바와 같이, 적층물의 높이인 확장된 메사(203)의 높이로 메사(202)의 높이를 확장하도록 에칭될 수 있다. 도 2d는 제 3 측벽 스페이서(246)가 제 2 측벽 스페이서(244) 주위 및 적층물의 추가 부분 주위에 등각으로 그리고 원주위에 증착될 수 있음을 또한 도시한다. 적층물의 추가 부분은 제 2 구조물 층(220) 및 제 1 측벽 스페이서(242)와 제 2 측벽 스페이서(244)에 의해 보호되지 않는 제 3 구조물 층(230)의 나머지 부분을 포함할 수 있다. 이중 세트의 측벽 스페이서(246, 248)가 확장된 메사(203) 주위에 증착된 것으로 도시된다. 그러나, 측벽 스페이서 세트는 두 개로 한정되지 않는다.
도 2d에 도시된 예시적인 다층 구조물이 멤리스터 셀에 적용될 수 있다. 예시적인 멤리스터 셀에서, 제 1 구조물 층(210)은 제 1 전기 전도성 층, 예컨대 티타늄 질화물, 또는 금속 전도체인 하드 마스크(hard mask)일 수 있다. 제 2 구조물 층(220)은 선택기 층(selector layer)일 수 있으며, 제 3 구조물 층(230)은 멤리스티브 층일 수 있으며, 여기서 선택기 층 및 멤리스티브 층은 상이한 유형의 전이 금속 산화물로 제조될 수 있다. 전이 금속 산화물은 산소에 대한 친화성을 가진다. 따라서, 수십 나노미터 정도의 멤리스터 셀의 치수로 인해 멤리스터 셀 구조물의 에지에서의 산화가 메모리 셀의 화학적 성질을 변화시킬 수 있기 때문에 완전히 산화되지 않은 금속 산화물을 가지는 것이 유리할 수 있다. 따라서, 하드 마스크 층과 접촉하는 측벽 스페이서 및 멤리스티브 층과 접촉하는 측벽 스페이서에 대해 상이한 재료를 선택하는 것이 바람직할 수 있다.
도 3a 내지 도 3d는 전기 전도성 층 및 전기 절연성 층을 포함하는 측벽 스페이서 세트를 갖춘 다층 구조물로 예시적인 장치를 제작하기 위한 예시적인 제작 단계를 도시한다. 다층 구조물의 횡단면이 도 3a 내지 도 3d에 도시된다.
도 3a의 예에서, 기판(301) 상에 제작되는 제 1 구조물 층(310), 제 2 구조물 층(315), 및 제 3 구조물 층(320)을 포함하는 구조물 층들의 적층물이 도시된다. 이웃 구조물 층은 하나 이상의 상이한 특성, 예컨대 전기적 특성, 기계적 특성 또는 화학적 특성의 측면에서 다른 상이한 재료이다. 특히, 제 1 구조물 층(310)과 제 3 구조물 층(320)은 전기 전도성인 반면에, 제 1 구조물 층(310)과 제 3 구조물 층(320) 사이에 위치되는 제 2 구조물 층(315)은 전기 절연성이다. 따라서, 제 2 구조물 층(315)은 제 1 구조물 층(310)과 제 3 구조물 층(320) 사이로 전류가 흐르는 것을 방지한다.
도 3a의 예에 도시된 구조물 층들의 적층물이 도 3b에 도시된 바와 같이 메사(302)를 생성하기 위해서 에칭된다. 메사(302)를 제조하기 위해서, 제 1 구조물 층(310)과 제 2 구조물 층(315)이 그들의 전체 두께에 걸쳐 에칭되는 반면에, 제 3 구조물 층(320)은 그의 두께의 일부분에 걸쳐 에칭된다. 결과적으로, 메사(302)는 제 1 높이를 가지며, 여기서 제 1 높이는 구조물 층들의 미-에칭된 적층물의 높이보다 더 낮다. 메사(302)는 제 3 구조물 층(320)의 일부분에 걸쳐 에칭된다.
도 3c는 제 1 전기 전도성 구조물 층(310), 제 2 전기 절연성 구조물 층(315), 및 제 3 구조물 층(320)의 일부분을 포함하는 메사(302)의 측벽에 증착되는 전기 전도성 스페이서(342)를 도시한다. 도 3c의 예에 도시된 것은 전기 전도성 스페이서(342) 및 제 3 구조물 층(320)의 비-메사 부분 상에 증착되는 전기 절연성 스페이서(344)이다. 추가의 측벽 스페이서(도시 않음)가 또한, 이러한 높이에 증착될 수 있다.
구조물 층들과 측벽 스페이서(344)의 적층물이 도 3d에 도시된 바와 같이, 적층물의 높이인 확장된 메사(303)의 높이로 메사(302)의 높이를 확장하도록 에칭된다. 도 3d는 또한, 전기 절연성 스페이서(344) 상에 그리고 제 3 전기 전도성 층(320)의 나머지 부분의 측벽 상에 증착되는 추가 스페이서(346)를 도시한다. 적층물의 나머지 부분은 제 1 측벽 스페이서(342) 및 제 2 측벽 스페이서(344)에 의해 보호되지 않는 제 3 구조물 층(320)의 나머지를 포함한다.
도 3d의 예에 도시된 전기 전도성 스페이서(342)는 제 1 전기 전도성 구조물 층(310)과 제 3 전기 전도성 구조물 층(320) 사이에 전기 전도성 경로를 제공한다. 또한, 전기 절연성 제 2 구조물 층(315)은 전류가 멤리스터 셀의 횡단면을 통해 흐르는 것을 방지한다.
도 3d에 도시된 예시적인 구조물은 제 3 전기 전도성 구조물 층(320)이 멤리스티브 층인 멤리스터 셀에 적용될 수 있다. 멤리스터 셀의 경우에, 제 1 전기 절연성 구조물 층(315)과 멤리스티브 층 사이에 추가 구조물 층인 선택기 층이 있을 수 있다.
예를 들어, 도 4a는 다층 구조물과 측벽 스페이서를 갖춘 예시적인 장치(400A)의 횡단면을 도시한다. 다층 구조물은 제 1 전기 전도성 층(410); 제 1 전기 전도성 층 아래의 멤리스티브 층(420); 및 제 1 전기 전도성 층(410)과 멤리스티브 층(420) 사이의 전기 절연성 층(415)을 포함한다. 상기 장치는 또한, 제 1 전기 전도성 층(410), 전기 절연성 층(415) 및 전기 절연성 층(415)에 가장 가까운 멤리스티브 층(420)의 일부분의 측벽들 상에 증착되는 전기 전도성 스페이서(442); 전기 전도성 스페이서(442) 상에 증착되는 전기 절연성 스페이서(444); 및 전기 절연성 스페이서(444) 및 멤리스티브 층(420)의 나머지 부분의 측벽 상에 증착되는 추가 스페이서(446)를 포함한다. 추가 스페이서(446)는 전기 절연성 스페이서(444)와 상이한 조성 및/또는 특성을 가질 수 있다. 전기 전도성 스페이서(442)는 제 1 전기 전도성 층(410)과 멤리스티브 층(420) 사이에 전기 전도성 경로를 제공한다.
몇몇 실시예에서, 도 4b의 예시적인 장치(400B)에 도시된 바와 같이, 전기 절연성 층(415)과 멤리스터 층(420) 사이에 선택기 층(425)이 있을 수 있으며, 전기 전도성 스페이서(442)는 멤리스티브 층(420)보다도 오히려, 제 1 전기 전도성 층(410)과 선택기 층(425) 사이에 전기 전도성 경로를 제공한다. 또한, 도 4b에 도시된 것은 추가 스페이서(446) 위에 증착되는 제 2 추가 스페이서(448)이다.
도 5는 구조물 층들의 적층물 상에 측벽 스페이서를 제작하는 예시적인 공정(500)을 예시하는 흐름도를 도시한다. 구조물 층들의 적층물이 기판 상에 제작될 수 있다. 공정(500)은 구조물 층들의 적층물이 제 1 높이를 갖는 메사를 생성하도록 에칭될 수 있는 블록(505)에서 시작하며, 여기서 제 1 높이는 적층물의 높이보다 더 낮다.
블록(510)에서, 제 1 재료가 에칭 메사의 측벽 상에 증착될 수 있다. 제 1 재료는 메사의 측벽에 등각으로 증착될 수 있다. 제 1 재료의 증착은 화학 기상 증착, 플라즈마-강화 화학 기상 증착, 저압 화학 기상 증착, 원자층 증착, 에피택셜 증착(epitaxial deposition), 및 스퍼터링과 같은 공정으로 수행될 수 있다.
블록(515)에서, 증착된 제 1 재료를 갖춘 적층물이 제 2 높이로 메사를 확장시키도록 이방성 에칭될 수 있다. 적층물의 이방성 에칭은 실질적으로 방해 받지 않는 적층물의 수직 지향된 또는 거의 수직 지향된 측벽을 그대로 두면서 주로, 기판 쪽으로 적층물의 수평 표면을 에칭하는 공정이다. 결과적으로, 메사의 측벽에 증착되는 제 1 재료는 이방성 에칭이 발생한 후에 실질적으로 온전히 남아 있을 수 있다.
블록(520)에서, 제 2 재료는 확장된 메사의 측벽에 증착될 수 있으며, 여기서 제 2 재료는 제 1 재료와 에칭된 적층물의 노출된 재료를 등각으로 덮는다. 증착은 위에서 주어진 공정들 중 하나의 공정을 사용하여 수행될 수 있다. 따라서, 공정(500)은 다층 구조물 상에 엇갈린 측벽 스페이서의 생성을 초래한다.
도 6은 구조물 층들의 적층물 상에 측벽 스페이서를 제작하는 예시적인 공정(600)을 예시하는 흐름도를 도시한다. 공정(600)은 도 5의 방법(500)에 대해 설명된 블록(505)과 유사할 수 있는 블록(605)에서 시작한다. 블록(610 내지 620)은 도 5의 방법(500)에 대해 설명된 것들과 유사할 수 있다. 예를 들어, 블록(610)은 블록(510)과, 블록(615)은 블록(515)과, 그리고 블록(620)은 블록(520)과 유사할 수 있다.
블록(625)에서, 적층물의 이방성 에칭 이전에 추가 재료가 제 1 재료 위에 증착될 수 있다. 제 1 재료는 추가 재료와 상이할 수 있다. 즉, 제 1 재료는 추가 재료와 상이한 조성 및/또는 상이한 특성을 가질 수 있다. 또한, 추가 재료는 적층물의 이방성 에칭 후에 실질적으로 온전히 남아 있을 수 있으며, 제 2 재료는 추가 재료를 덮는다.
블록(630)에서, 제 3 추가 재료는 제 2 재료 위에 증착될 수 있으며, 여기서 제 3 재료는 제 2 추가 재료와 상이할 수 있다. 따라서, 공정(600)은 다층 구조물 상에 엇갈린 측벽 스페이서 세트의 생성을 초래한다.
공정(500 및 600)에 주어진 설명은 예시의 목적이며, 다른 제작 단계 및 접근 방법이 가능하고 본 개시의 범주 내에 속한다는 것은 당업자에게 자명할 것이다.
Claims (15)
- 제 1 구조물 층 및 상이한 재료인 제 2 구조물 층을 포함하는 구조물 층들의 적층물,
제 1 구조물 층을 포함하는 적층물의 상부 부분 주위에 등각으로 그리고 원주위에 증착되는 제 1 측벽 스페이서, 및
제 1 측벽 스페이서의 주위 및 제 2 구조물 층을 포함하는 적층물의 추가 부분 주위에 등각으로 그리고 원주위에 증착되는 제 2 측벽 스페이서를 포함하며,
상기 제 1 구조물 층이 제 2 구조물 층보다 더 높게 적층물 내에 위치되며,
상기 적층물을 따르는 제 1 측벽 스페이서의 높이가 제 2 측벽 스페이서의 높이와 상이한
장치. - 제 1 항에 있어서,
상기 적층물의 상부 부분은 적층물의 추가 부분의 횡단면보다 더 작은 횡단면을 가지는
장치. - 제 1 항에 있어서,
상기 제 1 측벽 스페이서 주위에 등각으로 증착되는 제 3 측벽 스페이서를 더 포함하며, 상기 제 3 측벽 스페이서의 재료는 제 1 측벽 스페이서의 재료와 상이한 특성을 가지는
장치. - 제 1 항에 있어서,
상기 제 2 측벽 스페이서 주위에 등각으로 증착되는 제 4 측벽 스페이서를 더 포함하며, 상기 제 4 측벽 스페이서의 재료는 제 2 측벽 스페이서의 재료와 상이한 특성을 가지는
장치. - 제 1 항에 있어서,
상기 구조물 층들의 적층물은 제 2 구조물 층 아래에 제 3 구조물 층을 더 포함하며, 상기 제 1 구조물 층은 하드 마스크 층이며, 추가로 상기 제 2 구조물 층은 선택기 층이며, 상기 제 3 구조물 층은 멤리스티브 층(memristive layer)인
장치. - 제 1 항에 있어서,
상기 제 2 측벽 스페이서의 높이는 구조물 층들의 적층물의 높이인
장치. - 제 1 전기 전도성 층, 제 1 전기 전도성 층 아래의 멤리스티브 층, 및 제 1 전기 전도성 층과 멤리스티브 층 사이의 전기 절연성 층을 포함하는 다층 구조물;
제 1 전기 전도성 층, 전기 절연성 층, 및 전기 절연성 층에 가장 가까운 멤리스티브 층의 일부분의 측벽들 상에 증착되는 전기 전도성 스페이서;
전기 전도성 스페이서 상에 증착되는 전기 절연성 스페이서; 및
전기 절연성 스페이서 상에 그리고 멤리스티브 층의 나머지 부분의 측벽 상에 증착되는 추가 스페이서를 포함하며,
상기 전기 전도성 스페이서가 제 1 전기 전도성 층과 멤리스티브 층 사이에 전기 전도성 경로를 제공하는
장치. - 제 7 항에 있어서,
상기 다층 구조물은
전기 절연성 층과 멤리스티브 층 사이에 추가 구조물 층을 더 포함하며,
상기 제 1 전기 전도성 층이 하드 마스크이며, 상기 추가 구조물 층이 선택기이며,
추가로 상기 추가 스페이서가 추가 구조물 층의 측벽 상에 추가로 증착되는
장치. - 제 7 항에 있어서,
상기 추가 스페이서는 전기 절연성 스페이서와 상이한 조성 및/또는 특성을 가지는
장치. - 제 1 높이를 갖는 메사(mesa)를 생성하도록 구조물 층들의 적층물을 에칭하는 단계,
에칭된 메사의 측벽 상에 제 1 재료를 증착하는 단계,
제 2 높이로 메사를 확장하도록 적층물을 이방성 에칭하는 단계, 및
확장된 메사의 측벽 상에 제 2 재료를 증착하는 단계를 포함하며,
상기 제 1 높이가 적층물의 높이보다 더 낮으며,
상기 측벽 상의 제 1 재료가 실질적으로 온전하게 남아 있으며,
상기 제 2 재료가 제 1 재료 및 에칭된 적층물의 노출된 재료를 덮고 있는
방법. - 제 10 항에 있어서,
상기 적층물을 이방성 에칭하는 단계 이전에, 제 1 재료 위에 제 1 추가 재료를 증착하는 단계를 더 포함하며,
상기 제 1 재료는 제 1 추가 재료와 상이하며, 상기 제 1 추가 재료는 적층물을 이방성 에칭하는 단계 이후에 실질적으로 온전히 남아 있으며, 추가로 상기 제 2 재료가 제 1 추가 재료를 덮고 있는
방법. - 제 11 항에 있어서,
상기 제 1 재료는 전기 전도성이며, 상기 추가 재료는 전기 절연성인
방법. - 제 10 항에 있어서,
상기 제 1 재료는 제 2 재료와 상이한 조성 및/또는 특성을 가지는
방법. - 제 11 항에 있어서,
상기 제 2 재료 위에 제 2 추가 재료를 증착하는 단계를 더 포함하며,
상기 제 2 재료는 제 2 추가 재료와 상이한
방법. - 제 10 항에 있어서,
증착은 다음, 즉 화학 기상 증착, 플라즈마-강화 화학 기상 증착, 저압 화학 기상 증착, 원자층 증착, 에피택셜 증착, 및 스퍼터링 중 하나를 포함하는
방법.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2015/010828 WO2016111699A1 (en) | 2015-01-09 | 2015-01-09 | Sidewall spacers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170103800A true KR20170103800A (ko) | 2017-09-13 |
Family
ID=56356257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177018756A KR20170103800A (ko) | 2015-01-09 | 2015-01-09 | 측벽 스페이서 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9954165B2 (ko) |
| EP (1) | EP3243218A4 (ko) |
| KR (1) | KR20170103800A (ko) |
| WO (1) | WO2016111699A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110165051A (zh) * | 2019-05-22 | 2019-08-23 | 中国科学院微电子研究所 | Rram存储单元的制备方法及rram存储单元 |
| US11063006B1 (en) * | 2020-02-21 | 2021-07-13 | Nanya Technology Corporation | Semiconductor device structure with fine patterns forming varied height spacer and method for forming the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617192B1 (en) | 1997-10-01 | 2003-09-09 | Ovonyx, Inc. | Electrically programmable memory element with multi-regioned contact |
| US7485891B2 (en) * | 2003-11-20 | 2009-02-03 | International Business Machines Corporation | Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory |
| US6949435B2 (en) * | 2003-12-08 | 2005-09-27 | Sharp Laboratories Of America, Inc. | Asymmetric-area memory cell |
| US8084799B2 (en) * | 2006-07-18 | 2011-12-27 | Qimonda Ag | Integrated circuit with memory having a step-like programming characteristic |
| KR20110076394A (ko) | 2009-12-29 | 2011-07-06 | 삼성전자주식회사 | 상변화 메모리 장치 |
| US8283198B2 (en) | 2010-05-10 | 2012-10-09 | Micron Technology, Inc. | Resistive memory and methods of processing resistive memory |
| KR101900042B1 (ko) | 2012-05-10 | 2018-09-18 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20140042460A (ko) | 2012-09-28 | 2014-04-07 | 삼성전자주식회사 | 반도체 소자 |
| KR20140077501A (ko) | 2012-12-14 | 2014-06-24 | 에스케이하이닉스 주식회사 | 저항변화 메모리 소자 및 그 제조 방법 |
| US9331277B2 (en) * | 2013-01-21 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | One transistor and one resistive random access memory (RRAM) structure with spacer |
| US8963114B2 (en) | 2013-03-06 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers |
| CN106062880A (zh) * | 2014-03-28 | 2016-10-26 | 英特尔公司 | 用于形成具有点接触的自由磁性层的自旋转移扭矩存储器的技术 |
-
2015
- 2015-01-09 KR KR1020177018756A patent/KR20170103800A/ko not_active Application Discontinuation
- 2015-01-09 WO PCT/US2015/010828 patent/WO2016111699A1/en active Application Filing
- 2015-01-09 EP EP15877258.2A patent/EP3243218A4/en not_active Withdrawn
- 2015-01-09 US US15/500,085 patent/US9954165B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP3243218A1 (en) | 2017-11-15 |
| WO2016111699A1 (en) | 2016-07-14 |
| EP3243218A4 (en) | 2018-09-12 |
| US20170244029A1 (en) | 2017-08-24 |
| US9954165B2 (en) | 2018-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9853213B2 (en) | Logic compatible RRAM structure and process | |
| CN104347631B (zh) | 使用组合间隔件的rram结构和工艺 | |
| TWI357638B (en) | A method for forming a semiconductor device and a | |
| CN113241350B (zh) | 存储器装置的阶梯结构 | |
| US10153432B2 (en) | Resistive random access memory structure and manufacturing method thereof | |
| US20180277596A1 (en) | Three-dimensional memory devices having through-stack contact via structures and method of making thereof | |
| CN110114877A (zh) | 三维存储器件及其制作方法 | |
| CN104766925A (zh) | 通过在HK HfO之前沉积Ti覆盖层改善RRAM的数据保持 | |
| JP2006511965A (ja) | 高密度不揮発性メモリを製作するための改良された方法 | |
| US9773716B2 (en) | Systems and methods to enhance passivation integrity | |
| JP2023029357A (ja) | ３次元メモリデバイスにおける階段構造の形成 | |
| US8987695B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US20160225985A1 (en) | Variable resistance memory device and method of manufacturing the same | |
| KR20170103800A (ko) | 측벽 스페이서 | |
| US9466792B2 (en) | Memory device and method for fabricating the same | |
| US9252192B2 (en) | Methods of manufacturing semiconductor devices including a cross point cell array | |
| US20140054752A1 (en) | Semiconductor memory device and fabrication method thereof | |
| CN101552239A (zh) | 制造半导体器件的方法 | |
| US9099646B2 (en) | Manufacturing method of non-volatile storage device, and non-volatile storage device | |
| TWI491026B (zh) | 高深寬比電路圖形暨其製作方法 | |
| US9196832B2 (en) | Fabrication method of vertical type semiconductor memory apparatus | |
| KR20100110631A (ko) | 상변화 기억 소자의 제조방법 | |
| CN1307708C (zh) | 半导体装置及制造半导体装置的电容器的方法 | |
| CN105990393B (zh) | 电阻式随机存取存储器及其制造方法 | |
| CN102222617B (zh) | 高密度沟槽式功率半导体结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |