CN104252076B - 阵列基板及液晶显示面板 - Google Patents

Abstract

本发明公开了一种阵列基板及液晶显示面板，所述阵列基板中，与一条扫描线连接的薄膜晶体管中，对应于所述扫描线中间的薄膜晶体管的宽长比大于对应于所述扫描线两端的薄膜晶体管的宽长比，以在数据线输入电压信号时使得与对应于所述扫描线中间的薄膜晶体管连接的像素电极和与对应于所述扫描线两端的薄膜晶体管连接的像素电极之间的电压差小于阈值。通过上述方式，本发明能够提高画面亮度的均匀性。

Description

阵列基板及液晶显示面板

技术领域

本发明涉及液晶显示技术领域，特别是涉及一种阵列基板及液晶显示面板。

背景技术

液晶显示面板具有色彩表现优异、可视角度大、对比度高等优点，使得其具有广阔的市场前景。

如图1所示，液晶显示面板11通常由位于其周围的数据驱动器12和扫描驱动器13驱动显示。一条扫描线的扫描信号分别由与扫描线两端连接的扫描驱动器13输入，以控制与该条扫描线连接的薄膜晶体管(TFT)打开，从而数据驱动器12可通过薄膜晶体管对液晶显示面板11的像素电极14输入显示画面所需的电压信号，以实现液晶显示面板11的显示。

然而，由于扫描线的信号的阻容延迟(RC Delay)，导致输入至扫描线的扫描信号波形发生失真，即从扫描线两端输入的原本波形正常的扫描信号在向扫描线的中间传输时，受扫描线的RC Delay影响，扫描信号会逐渐减小，在传输到中间部分的扫描线时扫描信号的减小程度尤为严重，从而导致液晶显示面板11中间的像素电极14的充电率降低，使得液晶显示面板11中间的像素电极14的电压15低于液晶显示面板11两侧边的像素电极14的电压16，造成液晶显示面板11的中间区域的亮度低于两侧边区域的亮度，即出现液晶显示面板“两侧发白”的现象，降低液晶显示面板11亮度的均匀性。

发明内容

本发明主要解决的技术问题是提供一种阵列基板及液晶显示面板，能够提高画面亮度的均匀性。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，包括扫描线、数据线、薄膜晶体管以及像素电极；所述薄膜晶体管的栅极与所述扫描线连接，所述薄膜晶体管的源极与所述数据线连接，所述薄膜晶体管的漏极与所述像素电极连接；其中，与一条所述扫描线连接的所述薄膜晶体管中，对应于所述扫描线中间的薄膜晶体管的宽长比大于对应于所述扫描线两端的薄膜晶体管的宽长比，以在所述数据线输入电压信号时使得与对应于所述扫描线中间的薄膜晶体管连接的像素电极和与对应于所述扫描线两端的薄膜晶体管连接的像素电极之间的电压差小于阈值。

其中，与一条所述扫描线连接的所述薄膜晶体管中，所述薄膜晶体管的宽长比由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在同一所述预定距离内的薄膜晶体管的宽长比相等。

其中，所述薄膜晶体管的沟道长度相同，所述薄膜晶体管的沟道宽度由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在同一所述预定距离内的薄膜晶体管的沟道宽度相等。

其中，所述薄膜晶体管的源极层与漏极层相对部分的大小由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在所述预定距离内的薄膜晶体管的源极层与漏极层相对部分的大小相同。

其中，所述薄膜晶体管的源极层和漏极层相互平行。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示面板，包括阵列基板、彩色滤光基板及位于所述阵列基板和所述彩色滤光基板之间的液晶层；所述阵列基板包括扫描线、数据线、薄膜晶体管以及像素电极；所述薄膜晶体管的栅极与所述扫描线连接，所述薄膜晶体管的源极与所述数据线连接，所述薄膜晶体管的漏极与所述像素电极连接；其中，与一条所述扫描线连接的所述薄膜晶体管中，对应于所述扫描线中间的薄膜晶体管的宽长比大于对应于所述扫描线两端的薄膜晶体管的宽长比，以在所述数据线输入电压信号时使得与对应于所述扫描线中间的薄膜晶体管连接的像素电极和与对应于所述扫描线两端的薄膜晶体管连接的像素电极之间的电压差小于阈值。

其中，与一条所述扫描线连接的所述薄膜晶体管中，所述薄膜晶体管的宽长比由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在所述预定距离内的薄膜晶体管的宽长比相等。

其中，所述薄膜晶体管的沟道长度相同，所述薄膜晶体管的沟道宽度由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在同一所述预定距离内的薄膜晶体管的沟道宽度相等。

其中，所述薄膜晶体管的源极层与漏极层相对部分的大小由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在所述预定距离内的薄膜晶体管的源极层与漏极层相对部分的大小相同。

本发明的有益效果是：区别于现有技术的情况，本发明的阵列基板中，通过设置对应于扫描线不同位置的薄膜晶体管的不同宽长比，使得对应于扫描线不同位置的像素电极之间的电压差小于阈值，从而可以使得对应于扫描线不同位置的像素电极的电压大致相等，进而使得对应于扫描线不同位置的显示画面的亮度大致相同，由此能够提高画面亮度的均匀性。

附图说明

图1是现有技术中一种液晶显示面板的像素电极的电压波形图；

图2是本发明阵列基板中像素结构一实施方式的等效电路图；

图3是本发明阵列基板一实施方式中，像素电极的充电率的曲线示意图，其中，图中示出了现有技术的像素电极的充电率的曲线图；

图4是本发明阵列基板一实施方式中，像素电极的电压波形图，其中，图中示出了现有技术的像素电极的电压波形图；

图5是本发明阵列基板一实施方式中，沿扫描线的长度方向以预定距离长度对阵列基板进行划分区域的示意图；

图6是本发明阵列基板一实施方式中，薄膜晶体管的沟道宽度的变化曲线示意图；

图7是本发明阵列基板一实施方式中，对应扫描线中间的像素结构的结构示意图；

图8是图7所示的像素结构中，薄膜晶体管的放大结构示意图；

图9是本发明阵列基板一实施方式中，对应扫描线其他一处位置的像素结构的结构示意图；

图10是图9所示的像素结构中，薄膜晶体管的放大结构示意图；

图11是本发明阵列基板另一实施方式中，对应扫描线不同位置的薄膜晶体管的结构示意图；

图12是本发明阵列基板又一实施方式中，对应扫描线不同位置的薄膜晶体管的结构示意图；

图13是本发明阵列基板又一实施方式中，对应扫描线不同位置的薄膜晶体管的结构示意图；

图14是本发明阵列基板又一实施方式中，薄膜晶体管的沟道宽度的变化曲线示意图；

图15是本发明阵列基板又一实施方式中，具有马蹄形薄膜晶体管的像素结构的示意图；

图16是本发明液晶显示面板一实施方式的结构示意图。

具体实施方式

下面将通过附图和实施方式对本发明进行详细说明。

参阅图2，图2是本发明阵列基板中像素结构一实施方式的等效电路图。阵列基板包括扫描线21、数据线22、像素电极23以及薄膜晶体管Q1。扫描线21和数据线22相互交叉，由一个像素电极23、一个薄膜晶体管Q1和相互交叉的一条扫描线21、一条数据线22共同定义一个像素结构，阵列基板包括多个矩阵排列的像素结构。

薄膜晶体管Q1的栅极和扫描线21连接，源极和数据线22连接，漏极和像素电极23连接。在驱动像素电极23以实现画面显示时，扫描线21两端的扫描驱动器(图未示)分别自扫描线21两端输入扫描信号至扫描线21中以控制薄膜晶体管Q1打开，数据线22通过薄膜晶体管Q1对像素电极23输入显示所需的电压信号，由此实现画面的显示。

其中，在与一条扫描线21连接的所有薄膜晶体管Q1中，对应于扫描线21中间的薄膜晶体管Q1_a的宽长比大于对应于扫描线21两端的薄膜晶体管Q1_b的宽长比，所述对应于扫描线21中间的薄膜晶体管Q1_a即是指与扫描线21中间连接的薄膜晶体管Q1_a，所述对应于扫描线21两端的薄膜晶体管Q1_b即是指与扫描线21两端连接的薄膜晶体管Q1_b。在此，仅是以一条扫描线21所连接的所有薄膜晶体管Q1为例进行说明，本实施方式的阵列基板的所有扫描线所连接的薄膜晶体管Q1均具有上述特征。

薄膜晶体管Q1的宽长比是指薄膜晶体管Q1的沟道宽度和沟道长度的比值。宽长比越大，薄膜晶体管Q1的源极漏极之间的电流越大，使得像素电极23的充电率也就越高，即在相同的充电时间里宽长比越大像素电极23获得的电压也就越大；反之，宽长比越小，薄膜晶体管Q1的源极漏极之间的电流越小，使得像素电极23的充电率也就越低。像素电极23的充电率是指像素电极23的电压和数据线22的电压的比值，在理想情况下，在数据线22对像素电极23充电后，像素电极23的电压应达到数据线22的电压。

需要说明的是，在图2中，对应于扫描线21中间的薄膜晶体管Q1_a仅是标示一个薄膜晶体管Q1，但是并不代表本实施方式所述的对应于扫描线21中间的薄膜晶体管Q1_a仅是指代与扫描线21中点连接的一个薄膜晶体管Q1，可以是指代与扫描信号失真较严重的中间部分的扫描线21所连接的多个薄膜晶体管Q1。而对应于扫描线两端的薄膜晶体管Q1_b同理亦然。

现有技术中，所有薄膜晶体管的宽长比通常都是相同的，而由于扫描线的RCDelay，导致到达扫描线中间的扫描信号较低于扫描线两端的扫描信号，即扫描线中间的扫描信号发生较严重的失真，使得在数据线对像素电极完成充电后，对应扫描线中间的像素电极的电压远低于对应扫描线两端的像素电极的电压，造成两侧边发白的现象。扫描信号越小像素电极的充电率越低，而薄膜晶体管的宽长比越大，像素电极的充电率越高。本实施方式中，使对应于扫描线21中间的薄膜晶体管Q1_a的宽长比具有较大值，并使对应于扫描线21两端的薄膜晶体管Q1_b具有较小值，以利用不同位置的薄膜晶体管Q1的不同宽长比来应对不同位置的扫描信号的不同失真程度，从而可以使得对应于扫描线21不同位置的像素电极23的充电率之间的差异减小，甚至趋近于相同。

例如，参阅图3和图4，图3是现有技术的像素电极和本实施方式的像素电极的充电率的波形图，图4是现有技术的像素电极和本实施方式的像素电极的电压波形图，其中，图4中仅示出两侧边和中间区域的像素电极的电压波形。现有技术的像素电极，受扫描信号的RC Delay的影响，对应于扫描线中间的像素电极的充电率一般仅为90％，而对应于扫描线两端的像素电极尤其是最靠近扫描信号输入端的像素电极的充电率可以达到100％，如图3所示的曲线a。而现有技术中，两侧边的像素电极的电压波形和中间的像素电极的电压波形则分别为图4所示的波形e_1、e_2，由该波形图可看出，两侧边像素电极的电压较高于中间像素电极的电压。而本发明实施方式中，通过使对应于扫描线21左右两端的薄膜晶体管Q1_b的宽长比小于对应扫描线21中间的薄膜晶体管Q1_a的宽长比，从而可以降低与对应于扫描线21左右两端的薄膜晶体管Q1_b连接的像素电极23的充电率，如图3所示的曲线b，以减小与对应于扫描线21左右两端的薄膜晶体管Q1_b连接的像素电极23和与对应于扫描线21中间的薄膜晶体管Q1_a连接的像素电极之间充电率的差异，从而可以使得与对应于扫描线21中间的薄膜晶体管Q1_a连接的像素电极23和与对应于扫描线两端的薄膜晶体管Q1_b连接的像素电极23之间的电压差小于阈值，即可以使得与对应于扫描线21中间的薄膜晶体管Q1_a连接的像素电极23的电压和与对应于扫描线21两端的薄膜晶体管Q1_b连接的像素电极23的电压大约相等，由此在显示画面时，可以使得对应于扫描线21中间的画面亮度和对应于扫描线21两端的画面亮度大致相同，从而能够提高画面亮度的均匀性。而本发明实施方式中，对应于扫描线21两端的像素电极23的电压波形和对应于扫描线21中间的像素电极23的电压波形则分别为图4所示的波形f_1、f_2，由该电压波形可看出，两侧边的像素电极23的电压较低于现有技术的两侧边的像素电极的电压，其与中间的像素电极23的电压大致相同。

在实际应用中，受制造工艺等因素的影响，有可能难以使得与对应于扫描线21中间的薄膜晶体管Q1_a连接的像素电极23的电压和与对应于扫描线21两端的薄膜晶体管Q1_b连接的像素电极23的电压完全相等。本领域技术人员可以理解的是，根据本发明实施方式所提供的方案，可以根据扫描信号的失真程度来设置对应于扫描线21不同位置的薄膜晶体管Q1的宽长比，即对应扫描信号失真轻微的扫描线21两端的薄膜晶体管Q1_b的宽长比可以设置得较小，对应扫描信号失真较严重的扫描线21中间的薄膜晶体管Q1_a可以设置得较大，从而完全可以使得中间的像素电极23和两侧边的像素电极23之间的电压差尽可能地小，进而使得中间画面的亮度和两侧边画面的亮度趋近于相同，以提高画面亮度的均匀性。

越远离信号输入端扫描信号失真越严重。为了进一步提高画面亮度的均匀性，在本发明阵列基板的一实施方式中，如图5所示，在与一条扫描线21连接的薄膜晶体管Q1中，薄膜晶体管Q1的宽长比由扫描线21中间至扫描线21两端每间隔预定距离d逐级递减，在同一预定距离d内的薄膜晶体管Q1的宽长比相等。通常在扫描线21的一小段范围内，不同位置的扫描线21其扫描信号的失真程度差异并不大，因此与这一段扫描线21对应的多个像素电极23之间的充电率差异也并不大，本实施方式所述的预定距离d即为扫描信号失真程度差异不大的这一段扫描线21的长度，可以根据扫描信号的失真程度设置该距离长度。

例如，根据扫描信号的失真程度将阵列基板沿扫描线21的长度方向均分成距离长度为d的11个区域，中间区域1st即对应扫描线21中间的区域，位于中间区域1st的薄膜晶体管Q1即为对应于扫描线21中间的薄膜晶体管；两最侧边区域6th即对应扫描线21两端的区域，位于两最侧边区域6th的薄膜晶体管Q1即为对应于扫描线21两端的薄膜晶体管。其中，中间区域1st的左右两边的基板结构对称设置，因此仅以右边进行说明。因此，与一条扫描线21连接的所有薄膜晶体管Q1中，薄膜晶体管Q1的宽长比由中间区域1st至最右侧区域6th逐级递减，在同一个区域中的薄膜晶体管Q1的宽长比相等。因此，本实施方式中，位于中间区域1st的薄膜晶体管Q1的宽长比最大，位于最右侧区域6th的薄膜晶体管Q1的宽长比最小。

其中，图5中仅是示意性地示出以对应两个薄膜晶体管Q1的一段扫描线21作为一个间隔距离d，在其他实施方式中，可以根据扫描信号的失真程度将对应于更多个(如十个、二十个等)薄膜晶体管Q1的一段扫描线21作为一个间隔距离d。

此外，本实施方式中，薄膜晶体管Q1的宽长比由中间区域1st至最右侧区域6th以等差方式依次递减，即任意两个相邻区域之间的薄膜晶体管Q1的宽长比的差值相等，当然，其他实施方式中，也可以设置为不相等，可以根据扫描信号的失真情况设置各个区域中的薄膜晶体管Q1的宽长比，以使得对应不同失真情况的扫描线21所对应的像素电极23的电压大致相等即可，从而以提高画面亮度的均匀性。

其中，可以通过改变薄膜晶体管Q1的沟道宽度W来改变薄膜晶体管Q1的宽长比。具体地，如图6所示，在与一条扫描线21连接的所有薄膜晶体管Q1中，所有的薄膜晶体管Q1的长度相同，而薄膜晶体管Q1的沟道宽度W由扫描线21中间至扫描线21两端每间隔预定距离d逐级递减，而在预定距离d内的薄膜晶体管Q1的沟道宽度W相等，也即薄膜晶体管Q1的沟道宽度W由中间区域1st至两最侧边区域6th逐级递减，在同一区域内的薄膜晶体管Q1的沟道宽度W相等。

举例而言，位于中间区域1st内的所有薄膜晶体管Q1的沟道宽度W均为40um，然后自中间区域1st开始，每个区域中的薄膜晶体管Q1的沟道宽度W依次减小0.5um，因此位于最侧边区域6th中的薄膜晶体管Q1的沟道宽度为37.5um，如下表1所示，

分区	1st	2nd	3rd	4th	5th	6th
							W值(um)	40	39.5	39	38.5	38	37.5

表1阵列基板右侧各区域薄膜晶体管的沟道宽度值

在本发明实施方式中，通过使位于不同区域中的薄膜晶体管Q1的的源极层和漏极层相对部分的大小不同，以使得位于不同区域中的薄膜晶体管Q1的沟道宽度W不同。具体地，薄膜晶体管Q1的源极层与漏极层相对部分的大小由扫描线21中间至扫描线21两端每间隔预定距离d逐级递减，在预定距离d内的薄膜晶体管的源极层与漏极层相对部分的大小相同。参阅图7和图8，图7是本发明阵列基板中一个像素结构一实施方式的具体结构示意图，图8是图7所示的薄膜晶体管Q1的放大结构示意图，图中相同标号表示相同的元件。如图所示，薄膜晶体管Q1的源极层s和漏极层d为平行结构，薄膜晶体管Q1的沟道宽度W即是指源极层s和漏极层d相对部分的大小。本实施方式中，如图7和图8所示一样，位于中间区域1st的薄膜晶体管Q1的源极层s和漏极层d完全相对，此时位于中间区域1st的薄膜晶体管Q1的沟道宽度W最大，其与源极层s和漏极层d的实际长度n相等。位于其他区域的薄膜晶体管Q1的源极层s和漏极层d则是部分相对，如图9和图10所示一样，其沟道宽度W小于源极层s和漏极层d的实际长度n，并且源极层s和漏极层d相对部分的大小自中间区域1st至最右侧区域6th依次递减，由此实现薄膜晶体管Q1的沟道宽度W自中间区域1st至最侧边区域6th依次递减。

本实施方式中，通过使源极层s和漏极层d相互平行，且位于不同区域的薄膜晶体管Q1的源极层s的实际长度n相同，漏极层d的实际长度也相同，且源极层s和漏极层d的实际长度也相同。从而在制作阵列基板时，对于不同区域的薄膜晶体管Q1，只需要平移源极层s或漏极层d以改变源极层s和漏极层d的相对位置，进而改变源极层s和漏极层d相对部分的大小，即可改变沟道宽度W，由此可以精确控制沟道宽度W的值，并且可以使得每个区域中的数据线22的负载以及像素电极23的寄生电容保持不变。

当然，在其他实施方式中，也可以通过改变源极层s和/或漏极层d的实际长度n来改变沟道宽度W。如图11所示，在此种方式中，每个薄膜晶体管Q1的源极层s的实际长度和漏极层d的实际长度相等。每个区域的源极层s和漏极层d完全相对的，但不同区域的源极层s/漏极层d的实际长度不相同，薄膜晶体管Q1的源极层s/漏极层d的实际长度自中间区域1st至最侧边区域6th逐渐递减，中间区域1st的薄膜晶体管Q1的源极层s/漏极层d的实际长度最长，最侧边区域6th的薄膜晶体管Q2的源极层s/漏极层d的实际长度最短，由此使得薄膜晶体管Q1的沟道宽度W自中间区域1st至最侧边区域6th依次递减。当然，其他实施方式中，如图12所示，可以使不同区域的薄膜晶体管Q1的漏极层d的实际长度保持不变，而源极层s的实际长度自中间区域1st至最侧边区域6th依次递减。或者，如图13所示，使不同区域的薄膜晶体管Q1的源极层s的实际长度保持不变，而漏极层d的实际长度自中间区域1st至最侧边区域6th依次递减。

上述各实施方式中，均是通过改变沟道宽度W以改变薄膜晶体管Q1的宽长比，在本发明的其他实施方式中，还可以通过改变沟道长度L来改变薄膜晶体管的宽长比，薄膜晶体管的沟道长度指薄膜晶体管的源极层和漏极层之间的距离。此时，在与一条扫描线连接的所有薄膜晶体管中，所有薄膜晶体管的沟道宽度相同，薄膜晶体管的沟道长度自扫描线中间至扫描线两端每间隔预定距离逐级递增，在同一预定距离内的薄膜晶体管的沟道长度相同，由此可使得薄膜晶体管的宽长比自扫描线中间至扫描线两端每间隔预定距离逐级递减。

另外，在上述各实施方式中，薄膜晶体管的宽长比由扫描线中间至扫描线两端呈阶梯状逐级递减，其在同一区域中的薄膜晶体管的宽长比是相同的。在本发明的其他实施方式中，如图14所示，在与一条扫描线连接的薄膜晶体管中，薄膜晶体管的宽长比也可以是由扫描线中间至扫描线两端依次递减，可以是以等公差方式依次递减，也可以是以其他方式递减，即本实施方式中，相邻两个薄膜晶体管之间的宽长比不相同，而任意两个相邻的薄膜晶体管宽长比的差值可以相同也可以不相同，具体的可以根据扫描信号的失真情况进行设定，只要能够使得对应于扫描线不同位置的像素电极之间的充电率的差异减小即可。其中，本实施方式中，对应扫描线中间的薄膜晶体管是指与扫描线中点连接的一个薄膜晶体管，而对应扫描线两端的薄膜晶体管是指分别与扫描线两个端连接的最侧边的一个薄膜晶体管。

在本发明阵列基板的另一实施方式中，与上述各实施方式不同的是，如图15所示，薄膜晶体管Q1’为马蹄形结构，源极层s’和漏极层d’并非平行结构。利用马蹄形的薄膜晶体管，同样能够实现对应于扫描线中间的薄膜晶体管的宽长比大于对应扫描线两端的薄膜晶体管的宽长比，以使得对应扫描线中间的像素电极和对应扫描线两端的像素电极之间的电压差异减小，进而可以提高画面亮度的均匀性。具体地实现方案可参考上述实施方式进行，此处不进行一一赘述。

参阅图16，本发明液晶显示面板一实施方式中，液晶显示面板包括阵列基板31、彩色滤光基板32以及位于阵列基板31和彩色滤光基板32之间的液晶层33。其中，阵列基板31为上述任一实施方式的阵列基板。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种阵列基板，其特征在于，包括扫描线、数据线、薄膜晶体管以及像素电极；

所述薄膜晶体管的栅极与所述扫描线连接，所述薄膜晶体管的源极与所述数据线连接，所述薄膜晶体管的漏极与所述像素电极连接；

其中，与一条所述扫描线连接的所述薄膜晶体管中，对应于所述扫描线中间的薄膜晶体管的宽长比大于对应于所述扫描线两端的薄膜晶体管的宽长比，以在所述数据线输入电压信号时使得与对应于所述扫描线中间的薄膜晶体管连接的像素电极和与对应于所述扫描线两端的薄膜晶体管连接的像素电极之间的电压差小于阈值；

与一条所述扫描线连接的所述薄膜晶体管中，所述薄膜晶体管的宽长比由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在同一所述预定距离内的薄膜晶体管的宽长比相等。

2.根据权利要求1所述的阵列基板，其特征在于，

所述薄膜晶体管的沟道长度相同，所述薄膜晶体管的沟道宽度由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在同一所述预定距离内的薄膜晶体管的沟道宽度相等。

3.根据权利要求2所述的阵列基板，其特征在于，

所述薄膜晶体管的源极层与漏极层相对部分的大小由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在所述预定距离内的薄膜晶体管的源极层与漏极层相对部分的大小相同。

4.根据权利要求1-3任一项所述的阵列基板，其特征在于，

所述薄膜晶体管的源极层和漏极层相互平行。

5.一种液晶显示面板，其特征在于，包括阵列基板、彩色滤光基板及位于所述阵列基板和所述彩色滤光基板之间的液晶层；

所述阵列基板包括扫描线、数据线、薄膜晶体管以及像素电极；

所述薄膜晶体管的栅极与所述扫描线连接，所述薄膜晶体管的源极与所述数据线连接，所述薄膜晶体管的漏极与所述像素电极连接；

其中，与一条所述扫描线连接的所述薄膜晶体管中，对应于所述扫描线中间的薄膜晶体管的宽长比大于对应于所述扫描线两端的薄膜晶体管的宽长比，以在所述数据线输入电压信号时使得与对应于所述扫描线中间的薄膜晶体管连接的像素电极和与对应于所述扫描线两端的薄膜晶体管连接的像素电极之间的电压差小于阈值；

与一条所述扫描线连接的所述薄膜晶体管中，所述薄膜晶体管的宽长比由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在所述预定距离内的薄膜晶体管的宽长比相等。

6.根据权利要求5所述的液晶显示面板，其特征在于，

所述薄膜晶体管的沟道长度相同，所述薄膜晶体管的沟道宽度由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在同一所述预定距离内的薄膜晶体管的沟道宽度相等。

7.根据权利要求6所述的液晶显示面板，其特征在于，

所述薄膜晶体管的源极层与漏极层相对部分的大小由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在所述预定距离内的薄膜晶体管的源极层与漏极层相对部分的大小相同。