CN104241157A - 一种对图形结构刻蚀能力的检测方法 - Google Patents

一种对图形结构刻蚀能力的检测方法 Download PDF

Info

Publication number
CN104241157A
CN104241157A CN201410441474.XA CN201410441474A CN104241157A CN 104241157 A CN104241157 A CN 104241157A CN 201410441474 A CN201410441474 A CN 201410441474A CN 104241157 A CN104241157 A CN 104241157A
Authority
CN
China
Prior art keywords
active area
antireflective coating
bottom antireflective
etching
detection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410441474.XA
Other languages
English (en)
Other versions
CN104241157B (zh
Inventor
倪棋梁
陈宏璘
龙吟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410441474.XA priority Critical patent/CN104241157B/zh
Publication of CN104241157A publication Critical patent/CN104241157A/zh
Application granted granted Critical
Publication of CN104241157B publication Critical patent/CN104241157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及电路缺陷的检测技术领域，尤其是涉及到一种对图形结构刻蚀能力的检测方法，通过提供特殊结构的半导体衬底并安放于晶圆的一切割道上后，在衬底上表面依次沉积一层底部抗反射涂层和多晶硅层后，采用光刻、刻蚀工艺，刻蚀该多晶硅层与底部抗反射涂层。然后在电子显微镜下来观察不同尺寸结构上的底部抗反射涂层的残留情况，从而分析出有源区不同尺寸对应的均匀性各异的底部抗反射涂层对图形的刻蚀能力，以及适合涂布底部抗反射涂层与后续的刻蚀工艺相适中最佳尺寸工艺窗口，并且通过长期的检测刻蚀能力来监控其工艺性能的稳定性、可靠性。

Description

一种对图形结构刻蚀能力的检测方法
技术领域
本发明涉及电路缺陷的检测技术领域，尤其是涉及到一种对图形结构刻蚀能力的检测方法。
背景技术
在现有的技术领域中，一颗芯片的制作工艺往往包含几百步的工序，主要的工艺模块可以分为光刻、刻蚀、离子注入、薄膜生长和清洗等几大部分。随着集成电路工艺的发展及特征尺寸的不断缩小，芯片上电路的分布也越来越复杂，任何环节的微小错误都将导致整个产品的失效，所以对工艺控制的要求就越来越严格。为了可以及时的发现产品的缺陷，在实际的生产过程中需要对设备工艺性能在测试晶圆上进行日常的模拟监控，如刻蚀率、生长率和均匀度等等以及时的对产品进行缺陷检测。
在光刻工艺中，由于图形结构的复杂性以及图形材质多样性的影响，如图1所示为晶圆中包含有单晶硅和二氧化硅材质的图形结构即半导体衬底，该半导体衬底包括若干STI(Shallow Trench Isolation，浅槽隔离)结构2和有源区3，在光阻1表面曝光显影时，曝光光线会在不同的图形结构与材质间发生紊乱的光线反射效应，如图2所示，这样会使在晶圆表面曝光的能量分布不均衡并最终导致图形的尺寸难以控制。因此在包含单晶硅和二氧化硅材质的图形结构的晶圆表面曝光时，需要在晶圆表面涂一层BARC(Bottom-Anti ReflectiveCoating，底部抗反射涂层)，便于良好的控制反射光线。目前来说，一般是测试抗反射涂层在整个晶圆表面的厚度均匀性来对底部抗反射涂层工艺性能进行标准评价，但是该厚度均匀性的指标很难表述整个晶圆的特性，例如图3所示的两个紧挨着的有源区3，其表面的氧化隔离层(图中未示出)要比周围的STI结构2上表面要低些，后续的多晶硅4在该晶圆上表面生长还是会延续这个高度差如图4所示，且刻蚀完成后多晶硅41的底部抗反射涂层会较其它低偏厚，最终导致后续刻蚀过程中有多晶硅的残留物5的生成，如图5所示。
中国专利(CN102832118A)公开了一种双大马士革结构中BARC的刻蚀方法，通过采用包括H2、Ar和CxFy系气体的混合气体作为刻蚀气体，并且H2和Ar为主刻蚀气体，CxFy系气体为辅助刻蚀气体；由于H2对光阻有较高的刻蚀率，而对下层氧化层的刻蚀率几乎为零，从而减少了过刻蚀对ULK绝缘层的损伤；且由于Ar在蚀刻过程中增加了等离子体对BARC的轰击作用，这样对氧化层无损耗而克服了由于在不同图案区域以及晶片中间、周边蚀刻率的差异而引起的深度差；从而大幅减少整个晶片下层的氧化层的损失，提高了整个蚀刻深度的均匀性，同时在保证光阻图案高度真实的被转移到BARC层且无残留的情况下，减小了光阻的消耗而提高了蚀刻工艺的可靠性。
该专利公开的一种双大马士革结构中BARC的刻蚀方法，克服了刻蚀过程中的深度差的影响，以及光阻图案无残留的转移，提高了刻蚀工艺的稳定性，但是该专利并没有公开如何对上述刻蚀能力的检测以及最佳刻蚀工艺窗口，无法保证通过长期的测试来监控刻蚀工艺的稳定性、可靠性。
发明内容
鉴于上述问题，本发明提供一种对图形结构刻蚀能力的方法，以解决现有技术中无法对刻蚀能力的检测以及最佳刻蚀工艺窗口，无法保证通过长期的测试来监控刻蚀工艺的稳定性、可靠性的缺陷。
本发明解决上述技术问题所采用的技术方案为：
一种对图形结构刻蚀能力的检测方法，其中，所述方法包括：
步骤S1、提供一具有若干STI结构的衬底，衬底上具有若干被STI结构隔离开的有源区，一氧化隔离层覆盖在该衬底暴露的表面，所述STI结构顶部平面均高于所述氧化隔离层的上表面；
步骤S2、在所述衬底上表面由下至上依次制备一层底部抗反射涂层和多晶硅层，进行图案化工艺，保留位于所述STI结构顶部的多晶硅层；
步骤S3、检测所述有源区顶部是否残留底部抗反射涂层；
其中，以对应工艺平台中有源区最小尺寸依次等比例放大形成所述若干有源区，若其中一有源区顶部未残留底部抗反射涂层，且相邻该有源区的另一有源区顶部残留底部抗反射涂层，说明顶部未残留有底部抗反射涂层的有源区尺寸为最佳刻蚀窗口。
上述的一种对图形结构刻蚀能力的检测方法，其中，所述氧化隔离层与所述STI结构的高度差为对应工艺平台中允许的最大高度差。
上述的一种对图形结构刻蚀能力的检测方法，其中，以对应工艺平台中有源区最小尺寸依次等比例放大10％形成所述若干有源区。
上述的一种对图形结构刻蚀能力的检测方法，其中，以所述有源区最小尺寸依次等比例放大的数量至少为20个。
上述的一种对图形结构刻蚀能力的检测方法，其中，通过一电子显微镜检测所述底部抗反射涂层的残留物。
上述的一种对图形结构刻蚀能力的检测方法，其中，若其中一有源区顶部残留底部抗反射涂层，且相邻该有源区的另一有源区顶部未残留底部抗反射涂层，说明顶部残留有底部抗反射涂层的有源区以及小于该有源区尺寸的有源区均需要刻蚀优化。
上述技术方案具有如下优点或有益效果：
通过设计一特殊结构的半导体衬底并安放于晶圆的一切割道上后，在衬底上表面依次沉积一层底部抗反射涂层和多晶硅层后，采用光刻、刻蚀工艺，刻蚀该多晶硅层与底部抗反射涂层。然后在电子显微镜下来观察不同尺寸结构上的底部抗反射涂层的残留情况，从而分析出有源区不同尺寸对应的均匀性各异的底部抗反射涂层对图形的刻蚀能力，以及适合涂布底部抗反射涂层与后续的刻蚀工艺相适中最佳尺寸工艺窗口，并且通过长期的检测刻蚀能力来监控其工艺性能的稳定性、可靠性。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是现有技术中单晶硅和二氧化硅材质组成的集成电路示意图；
图2是现有技术中光线产生紊乱反射效应示意图；
图3是现有技术中相邻有源区和氧化层的高度差示意图；
图4是现有技术中多晶硅在有源区和氧化层上生长示意图；
图5是现有技术中多晶硅刻蚀后有硅残留物的结构示意图；
图6A和图6B是本发明方法中半导体衬底的剖面和俯视结构示意图；
图7A和图7B是本发明方法中半导体衬底等比例放大的剖面和俯视结构示意图；
图8本发明方法中刻蚀底部抗反射涂层后无残留物的结构示意图；
图9是本发明方法中刻蚀底部抗反射涂层后含有残留物的结构示意图。
具体实施方式
为了提高刻蚀工艺的稳定性，并保证通过长期的测试刻蚀能力来监控刻蚀工艺的可靠性，本发明提供了一种对图形结构刻蚀能力的检测方法。
具体的，如图6A～9所示，提供一个包括若干有源区3且表面覆盖一氧化隔离层的半导体衬底，在该有源区3中设有STI(Shallow TrenchIsolation，浅沟槽隔离)结构2，并且使各个有源区3被该STI结构2围绕并间隔开，如图6A和图6B所示。在一种可选但非限制性的实施例中，设置多个有源区3，设定它们排成一排，将它们作为多个监控结构或者测试结构(3a1、3a2、3a3…3an)，注意n是不为零的自然数，测试结构(3a1、3a2、3a3…3an)中的最小尺寸为相应工艺节点类型的最小关键尺寸。并在这些若干个测试结构(3a1、3a2、3a3…3an)中预先设定一个具有最小尺寸的测试结构3a1，使其位置关系满足在该一排测试结构(3a1、3a2、3a3…3an)中该最小尺寸的测试结构3a1的位置处于首位，而对应处于末位的测试结构3an则具有最大的尺寸，也即认为测试结构(3a1、3a2、3a3…3an)中从首位到末位它们的尺寸逐步递增。一排测试结构的位置关系实质上为，测试结构3a1处于首位，测试结构3a2处于第二位，测试结构3a3处于第三位，……测试结构3an处于第n位也是末位，依次类推形成图7A和图7B中。例如体现在：以等比例的方式逐步增加前后相邻两个测试结构的尺寸，相邻测试结构中后一个测试结构3an在前一个3an-1尺寸的基础上额外放大X％。在一个实施例中，第n个测试结3an在其前面的一个测试结构3an-1尺寸的基础上再放大10％(X％＝10％)，依次类推。在正常的工艺平台中，半导体衬底中的有源区3的最小尺寸为对应于该工艺平台中的最小尺寸，例如：在55nm工艺制程中，有源区3的最小尺寸即为工艺最小的结构尺寸55nm；同时STI结构2与有源区表面覆盖的氧化隔离层之间的高度差是该工艺平台允许的最大高度差。
其中，在本发明的实施例中，STI结构2与有源区表面覆盖的氧化隔离层之间的高度差可以通过湿法刻蚀工艺进行调节，本领域技术人员应当理解为不同结构中两者的高度差均可以采用湿法刻蚀工艺进行适当调节，进而实现对不同工艺窗口的要求。
在本发明的实施例中，上述有源区3放大的数量优选的为20个。
进一步的，将上述设计的半导体衬底结构放置于用于切割晶圆的切割道上，并在半导体衬底的表面依次涂布一底部抗反射涂层、多晶硅层，并完全覆盖该半导体衬底，该抗反光防护涂层可以减少半导体材料对光反射，避免在后续的曝光工艺中，光线在前层不同材料和结构间产生紊乱的反射效应。
然后，进行后续的图案化工艺，刻蚀上述的多晶硅层和底部抗反射涂层，形成位于STI结构顶部的被保留下来的多晶硅层；在该过程中将该刻蚀工艺单独的作为一个刻蚀工艺来完成，由于该半导体衬底结构中的有源区3的尺寸以对应工艺平台中有源区最小尺寸等比例放大，因此在该半导体衬底结构上进行底部抗反射涂层的涂布时，该底部抗反射涂层在不同尺寸上的有源区3分布不均衡(即受到材料尺寸的影响)，可能导致在后续的刻蚀工艺中，该有源区3顶部有底部抗反射涂层的残留。
因此后续的刻蚀工艺会受到材料尺寸的影响，在检测有源区3顶部的底部抗反射涂层是否有残留的情况时，例如可选用电子显微镜检测底部抗反射涂层的残留情况，从而分析出有源区不同尺寸对应的均匀性各异的底部抗反射涂层对图形的刻蚀能力，以及适合涂布底部抗反射涂层与后续的刻蚀工艺相适中最佳尺寸工艺窗口。
在本发明的实施例中，更进一步的如图8所示：一排有源区的测试结构(3a1、3a2、3a3…3an)中，其中，测试结构3a1尺寸为相应工艺节点类型的最小关键尺寸。通过电子显微镜观察该有源区的测试结构(3a1、3a2、3a3…3an)中各结构顶部的底部抗反射涂层的残留情况，如图8中，若最小测试结构3a1顶部未检测到有底部抗反射涂层的残留(测试结构(3a2、3a3…3an)均未检测到有底部抗反射涂层的残留)，说明在该测试结构的3a1最小尺寸所对应一定均匀性的底部抗反射涂层涂布和后续的刻蚀工艺窗口足够，该有源区测试结构3a1的尺寸已经满足底部抗反射涂层涂布和后续的刻蚀条件，不需要进一步的对该结构进行优化工艺。
在本发明的实施例中，若其中一有源区顶部未残留底部抗反射涂层，且相邻该有源区的另一有源区顶部残留底部抗反射涂层，说明顶部未残留有底部抗反射涂层的有源区尺寸为最佳刻蚀窗口，该有源区对应的一定均匀性底部抗反射涂层和后续的刻蚀工艺窗口足够。具体的如图9所示：一排有源区的测试结构(3a1、3a2、3a3…3an)中，若最小测试结构3a1顶部检测到有底部抗反射涂层的残留(残留物6)，且与其相邻的测试结构3a2顶部也检测到有底部抗反射涂层的残留，同时与测试结构3a2相邻的测试结构3a3顶部未检测到有底部抗反射涂层的残留(测试结构(3a3、3a4、…3an)均未检测到有底部抗反射涂层的残留)，说明该测试结构3a3的尺寸已经满足涂布底部抗反射涂层涂布和后续的刻蚀条件，为最佳刻蚀窗口，不需要进一步的刻蚀优化。同样顶部残留有底部抗反射涂层的有源区的测试结构3a2与测试结构3a1的尺寸未满足涂布底部抗反射涂层涂布和后续的刻蚀条件，需要进一步的刻蚀优化。
在本发明的实施例中，若有源区的测试结构(3a1、3a2、3a3…3an)的顶部均检测到有底部抗反射涂层的残留，说明底部抗反射涂层涂布和后续的刻蚀工艺窗口均需要进一步的优化。
因此，通过本发明的技术可以在日常的工艺性能测试中加入该检测方法，通过长期的测试就可以来监控其工艺性能的稳定性。
综上所述，通过设计一特殊结构的半导体衬底并安放于晶圆的一切割道上后，在衬底上表面依次沉积一层底部抗反射涂层和多晶硅层后，采用光刻、刻蚀工艺，刻蚀该多晶硅层与底部抗反射涂层。然后在电子显微镜下来观察不同尺寸结构上的底部抗反射涂层的残留情况，从而分析出有源区不同尺寸对应的均匀性各异的底部抗反射涂层对图形的刻蚀能力，以及适合涂布底部抗反射涂层与后续的刻蚀工艺相适中最佳尺寸工艺窗口，并且通过长期的检测刻蚀能力来监控其工艺性能的稳定性、可靠性。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (6)

1.一种对图形结构刻蚀能力的检测方法，其特征在于，所述方法包括：
步骤S1、提供一具有若干STI结构的衬底，衬底上具有若干被STI结构隔离开的有源区，一氧化隔离层覆盖在该衬底暴露的表面，所述STI结构顶部平面均高于所述氧化隔离层的上表面；
步骤S2、在所述衬底上表面由下至上依次制备一层底部抗反射涂层和多晶硅层，进行图案化工艺，保留位于所述STI结构顶部的多晶硅层；
步骤S3、检测所述有源区顶部是否残留底部抗反射涂层；
其中，以对应工艺平台中有源区最小尺寸依次等比例放大形成所述若干有源区，若其中一有源区顶部未残留底部抗反射涂层，且相邻该有源区的另一有源区顶部残留底部抗反射涂层，说明顶部未残留有底部抗反射涂层的有源区尺寸为最佳刻蚀窗口。
2.如权利要求1所述的一种对图形结构刻蚀能力的检测方法，其特征在于，所述氧化隔离层与所述STI结构的高度差为对应工艺平台中允许的最大高度差。
3.如权利要求1所述的一种对图形结构刻蚀能力的检测方法，其特征在于，以对应工艺平台中有源区最小尺寸依次等比例放大10％形成所述若干有源区。
4.如权利要求3所述的一种对图形结构刻蚀能力的检测方法，其特征在于，以所述有源区最小尺寸依次等比例放大的数量至少为20个。
5.如权利要求1所述的一种对图形结构刻蚀能力的检测方法，其特征在于，通过一电子显微镜检测所述底部抗反射涂层的残留物。
6.如权利要求1所述的一种对图形结构刻蚀能力的检测方法，其特征在于，若其中一有源区顶部残留底部抗反射涂层，且相邻该有源区的另一有源区顶部未残留底部抗反射涂层，说明顶部残留有底部抗反射涂层的有源区以及小于该有源区尺寸的有源区均需要刻蚀优化。
CN201410441474.XA 2014-09-01 2014-09-01 一种对图形结构刻蚀能力的检测方法 Active CN104241157B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410441474.XA CN104241157B (zh) 2014-09-01 2014-09-01 一种对图形结构刻蚀能力的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410441474.XA CN104241157B (zh) 2014-09-01 2014-09-01 一种对图形结构刻蚀能力的检测方法

Publications (2)

Publication Number Publication Date
CN104241157A true CN104241157A (zh) 2014-12-24
CN104241157B CN104241157B (zh) 2017-02-22

Family

ID=52229001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410441474.XA Active CN104241157B (zh) 2014-09-01 2014-09-01 一种对图形结构刻蚀能力的检测方法

Country Status (1)

Country Link
CN (1) CN104241157B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257941A (zh) * 2016-12-28 2018-07-06 无锡华润上华科技有限公司 半导体器件的测试结构和测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080044741A1 (en) * 2006-08-15 2008-02-21 Chandrasekhar Sarma Metrology systems and methods for lithography processes
CN101192594A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离工艺的监测版图及监测方法
US20090212793A1 (en) * 2008-02-26 2009-08-27 Texas Instruments Incorporated Structures for testing and locating defects in integrated circuits
CN103824802A (zh) * 2014-03-05 2014-05-28 上海华虹宏力半导体制造有限公司 半导体结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080044741A1 (en) * 2006-08-15 2008-02-21 Chandrasekhar Sarma Metrology systems and methods for lithography processes
CN101192594A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离工艺的监测版图及监测方法
US20090212793A1 (en) * 2008-02-26 2009-08-27 Texas Instruments Incorporated Structures for testing and locating defects in integrated circuits
CN103824802A (zh) * 2014-03-05 2014-05-28 上海华虹宏力半导体制造有限公司 半导体结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257941A (zh) * 2016-12-28 2018-07-06 无锡华润上华科技有限公司 半导体器件的测试结构和测试方法
CN108257941B (zh) * 2016-12-28 2020-05-12 无锡华润上华科技有限公司 半导体器件的测试结构和测试方法

Also Published As

Publication number Publication date
CN104241157B (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
CN103871922A (zh) 采用电压衬度测试结构检测多晶硅栅极刻蚀缺陷的方法
CN101577250B (zh) 在sonos产品中制备ono结构的方法
US8658438B2 (en) Measurement of lateral diffusion of implanted ions in doped well region of semiconductor devices
CN104716066B (zh) 一种侦测图形底部光刻胶残留的缺陷检测方法
CN103390551A (zh) 半导体装置图案化结构的制作方法
CN104091769A (zh) 一种通孔刻蚀不足的检测方法
CN104241157A (zh) 一种对图形结构刻蚀能力的检测方法
CN104078379A (zh) 一种通孔刻蚀不足的检测方法
CN107579014A (zh) 一种多晶硅上接触孔高阻值缺陷检测方法
CN103943527B (zh) 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法
CN103824802B (zh) 半导体结构的形成方法
CN106783565B (zh) 改善有源区点状腐蚀缺陷的方法
CN103904000B (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN104217973A (zh) 检测多晶硅栅极氧化层缺失的方法
CN103871855B (zh) 一种集成电路双栅氧的制备方法
CN102867743B (zh) 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法
CN107507786A (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
CN103346124B (zh) 改善半导体器件良率的方法
CN104882393A (zh) 光刻抗反射层的离线监控方法
CN103887195B (zh) 采用离子击穿检测多晶硅底部刻蚀不足缺陷的方法
CN102376553B (zh) 一种栅极刻蚀方法
CN107331665B (zh) 一种半导体结构的制作方法
US20090028422A1 (en) Systems and Methods for Detecting Watermark Formations on Semiconductor Wafers
CN107611011A (zh) 一种抑制自掺杂的双层掩膜工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant