CN104241090B - 光学底板镜 - Google Patents

光学底板镜 Download PDF

Info

Publication number
CN104241090B
CN104241090B CN201410205357.3A CN201410205357A CN104241090B CN 104241090 B CN104241090 B CN 104241090B CN 201410205357 A CN201410205357 A CN 201410205357A CN 104241090 B CN104241090 B CN 104241090B
Authority
CN
China
Prior art keywords
semiconductor
angled
layer
optical
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410205357.3A
Other languages
English (en)
Other versions
CN104241090A (zh
Inventor
塔伯·A·斯蒂芬
P·H·派雷
M·B·迈克沙尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN104241090A publication Critical patent/CN104241090A/zh
Application granted granted Critical
Publication of CN104241090B publication Critical patent/CN104241090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/125—Bends, branchings or intersections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12104—Mirror; Reflectors or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本发明涉及光学底板镜。描述集成电路光学底板芯片和相关的半导体制作工艺以用于形成光学底板镜结构，其中镜结构通过使用依赖方向的各向异性湿蚀刻工艺选择性地刻蚀位于光学底板芯片晶圆上的光学波导半导体层(103)将光学信号垂直地偏转到光学底板芯片的平面外，来形成带有位于光学波导半导体层上的成角度的半导体侧壁表面(106)的第一凹口(107)，其中成角度的半导体侧壁表面(106)被处理以形成用于将光学信号垂直地偏转到光学波导半导体层的侧面或从侧面偏转的光学底板镜(116)。

Description

光学底板镜
技术领域
本发明通常涉及半导体器件及其制作方法。一方面，本发明涉及用于将光学信号路由到一个或多个安装的半导体器件或集成电路或从其路由的光学接口结构的制作。
背景技术
将光学通信系统集成到集成电路(IC)芯片被认为是一种用于克服高频率、高密度信息系统的物理限制的有前途解决方案。但除了在IC芯片内集成光学通信系统的困难，也有与在IC芯片之间集成光学互连相关联的挑战。在这个领域中，人们提出了一些光学芯片-芯片互连系统，例如自由空间连接、嵌入式纤维、导波连接以及在印刷电路板或其它传统底板连接器中使用的嵌入式多模波导。即使这样，在每个IC芯片处的光学通信系统之间实现有效的光学耦合仍然有很多技术挑战，包括在光学路径中减小位置或信号对齐不准确性(可以降低耦合效率或导致传输失败)，解决IC芯片相对于底板互联之间的垂直对齐，以及与形成能够在IC芯片之间耦合光学信号的光学互联(例如，有源光学电器件)相关联的制作成本复杂性。已经尝试通过使用在印刷电路板内和芯片外的光学纤维波导和/或外镜或偏转器以在不同的IC芯片之间光学地传输信息来克服这些挑战，但是这些解决方案呈现自身的困难、成本和控制要求。例如，光学纤维波导不仅具有额外的成本和复杂性，而且也可能给芯片-芯片通信施加带宽限制。此外，设计和组装光学发射器、外镜或偏转器、光学接收器的成本以及用于实现与这些组件对齐的要求以确保信息传输的所需水平可能是成本高昂的。最后，控制电路和外部信号偏转结构可以增加整个系统的复杂性，从而减小了不同的IC芯片之间的信号带宽。结果，互连源自不同的IC芯片的光学通信系统的现有解决方案使高带宽光学互连的实施在实用水平上极其困难。
附图说明
当结合附图考虑以下详细说明书时，本发明可被更好的理解，并且其多个目的、特征以及优点将会被获得。
图1示出在组装和附着于光学底板管芯之前，多个集成电路芯片的透视图；
图2示出图1的放大的详细的透视图以显示所选的MEMS光束波导和互连特征，其中有一个或多个光学底板镜结构，用于提供位于其中并通过集成电路芯片和光学底板芯片的光学信号路径；
图3-图12示出在生产包括根据本发明公开的第一示例实施例的光学镜的集成电路芯片的各个阶段的局部剖视侧视图；
图13-图20示出在生产包括根据本发明公开的第二示例实施例的光学镜的集成电路芯片的各个阶段的局部剖视侧视图；以及
图21-图31示出在生产包括根据本发明公开的第三示例实施例的带有半镜的光学硅通孔的集成电路芯片的各个阶段的局部剖视侧视图。
应了解，为了简单和清楚地说明，附图中所示的元件不一定按比例绘制。例如，为了促进和提高清楚和理解，一些元件的尺寸相对于其它元件被夸大了。此外，在认为适当时，参考符号在附图中被重复以表示相应或类似的元件。
具体实施方式
本发明公开了改进的光学通信系统、方法和装置应用程序，它们解决了现有技术中的各种问题，其中在参照本发明所提供的附图和详细说明书阅读本发明申请的剩余部分之后，传统解决方案和技术的各种局限性和缺点对本领域技术人员来说将变得显而易见。在所选的实施例，描述了高密度、低功耗、高性能信息系统、方法和装置，其中集成光学通信是通过用光学镜结构形成集成电路芯片以移动光学信号穿过和围绕一个或多个安装的集成电路芯片或与集成电路芯片互通被提供的。在一个或多个垂直芯片或芯片堆叠被安装到光学底板芯片的实施例中，不同芯片之间的光学连接是通过使用块状硅微加工技术被提供的，以在芯片中制作45度镜结构以将在光束波导中传输的光学信号垂直地转换为位于光学底板内或外。在其它实施例中，45度光学镜结构可在任何集成电路芯片中被制作以将光学信号转换为位于集成电路芯片的平面内或外。通常，镜结构形成于集成电路芯片内以垂直偏转或以其它方式将光学信号路由到芯片的侧面内或外，其中本发明使用的“垂直”偏转可能指光学信号的90度偏转角，或由本发明所公开的成角度的镜结构的偏转造成的任何其它设计的偏转角。以这种方式，光学镜结构可以较低的成本来制作，并具有比机械地产生的结构更高的精确度和校准。
在本公开中，描述了改进的系统、装置和制作方法以用于制作芯片，包括用于将光学信号反射到芯片的平面内和/或外(或反之亦然)的镜结构，从而解决了现有技术中的各种问题，其中在参照本发明所提供的附图和详细说明书阅读本发明申请的剩余部分之后，传统解决方案和技术的各种局限性和缺点对本领域技术人员来说将变得显而易见。通过参照附图，本发明的各种说明的实施例现在被详细地描述。虽然各种细节在下面的描述中被陈述了，应了解本发明可在没有那些详细说明的情况下实施，并且很多特定实现的决定可在本发明的描述中被作出以实现器件设计师的特定目标，例如符合工艺技术或与设计相关的约束。所述技术和约束从一个实现到另一个实现是不同的。虽然这种发展工作可是复杂的并且是费时的，然而对包括本公开的利益的技术领域中的那些普通技术来说，其可是例行任务。例如，选定的方面以简化原理图的形成被显示，而不是详细的，目的是为了避免限定或模糊本发明。这种描述和表示被那些本领域所属技术人员用于描述或传达他们工作的实质。此外，虽然具体例子材料在本发明中被描述，本领域所属技术人员将认识到具有类似特征的其它材料可以被取代，而不丧失功能。还应注意，在整个详细说明书中，某些材料将被形成和移除以在集成电路芯片中制作45度镜结构。用于形成或移除这类材料的特定程序在下面未被详述说明，对于本领域所属技术人员来说，用于生长、沉积、移除或以其它方式形成适当的厚度的这样的层的常规技术应该在考虑范围内。这样的细节是众所周知的并且在教导本领域所属技术人员如何制作和使用本发明方面不是必要的。
现在转到图1，图1显示了通信系统10的透视图，其中多个集成电路芯片12-15被组装以附着于(虽然尚未附着)光学底板芯片11以形成边缘安装芯片12-15的模块。如图所示，通过提供多个连接特征或槽，例如槽16，光学底板芯片11充当了模块衬底，其中每个连接特征或槽分别用于接收集成电路芯片12-15之一。正如本发明更详细描述的，光学底板芯片11由半导体衬底，例如硅衬底形成，其中所选的MEMS光束波导和互连特征(未显示)在其上形成。在所选的实施例中，光学底板芯片11可能表示多个组装的光学底板芯片，从而允许比将表示的单一芯片大的底板。此外，光学底板芯片11可能包括一个或多个钝化或介电(绝缘)层和/或其它半导体或连接特征，它们被形成以覆盖MEMS光束波导和互连特征，并包括被形成以从边缘到边缘延伸到光学底板芯片11的连接特征或槽16。在所选的实施例中，光学底板芯片11可能包括任何数量的槽16，以用于接收任意数量的集成电路。利用这种配置，集成电路的芯片12的芯片边缘可以被放置到槽16a中，从而将集成电路12边缘安装到光学底板芯片11。以类似的方式，集成电路芯片13-15的每个相应芯片边缘可以被分别边缘安装到光学底板芯片11的集成电路芯片15的槽16b-16d中。虽然未显示，每个边缘安装芯片12-15将包括芯片边缘连接器和/或触点，被用于提供从每个芯片12-14内的电子电路(未显示)到光学底板芯片11中的电路/导体的电气和/或光学连接(未显示)。此外或在替代方案中，形成于每个芯片边缘(未显示)上的导电装置(例如，焊料球、铜柱、或倒装芯片导体)可以被用于将芯片12-15电连接到光学底板芯片11。虽然显示为单独的芯片，应了解，所述多个单独的集成电路芯片12-15可被实现为芯片堆叠模块，其中，每个芯片形成有硅通孔(TSV)、铜柱和倒装芯片凸块以给芯片堆叠模块提供垂直记号和供电导体。此外，每个芯片(无论是单独地附着或包含在堆叠芯片结构中)可能包括光学MEMS器件，例如光束波导和光学进料管(未显示)，以用于将侧光束信号通过光学底板芯片11发送和/或接收到相邻的芯片。用于将单独的集成电路芯片12-15附着于光学底板芯片11的机械支撑结构未显示。
现在转到图2，图2显示了图1的放大的透视图20以说明所选的MEMS光束波导、光学电路元件以及在光学底板芯片21和集成电路芯片31之间的连接接口处的互连特征22-27、33-38。正如将要了解的，接口处的光学底板芯片21和集成电路芯片31的一部分被显示，并且每个芯片还包括其它光学和/或电子电路(未显示)，例如晶体管、导体和其它集成电路元件。在本公开的上下文中，“光束”指未调制的光束(直接源自没有信号的光学源，例如激光)或被调制的光束(携带信号)，其中，“光”可以指电磁谱的任何部分，无论是可见的还是不可见的。此外，“MEMS光束波导”指用于引导光束的物理结构，并包括含有光学波导的MEMS悬臂梁。虽然在最后没有显示，附着组件、集成电路芯片31和光学底板芯片21彼此垂直定向，其中集成电路芯片31被放置在水平面内，而光学底板芯片21被放置在垂直面内。芯片21、31的相对定向在这种情况变得很重要，因为被形成以偏转芯片平面内的光学信号的镜结构通过适当的图案和各向异性蚀刻工艺相对比较容易制作，但是被形成以偏转芯片平面外的光学系统的镜结构不容易制作。
首先参照集成电路芯片31，一个或多个光学特征形成于底层衬底结构32上，其包括至少一个半导体衬底层(未显示)，并且上覆有一个或多个集成电路层39(例如，钝化或介电层和/或其它半导体或导体特征)。例如，多个可偏转MEMS光束波导33、35(例如，数百个芯片)可在集成电路芯片31的连接或侧边缘处形成以包括多个放置在每个MEMS光束波导上或周围的偏转电极以提供用于通过两个芯片21、31之间的光学链路40对齐通信的二维偏转。虽然波导33、35可被连接到芯片31中的任何所需的光学元件(例如，光学检测器、调制器、光学接收器等等)，为了说明的目的，波导结构34被显示为将可偏转MEMS光束波导33、35和U形路径进行连接，其中U形路径包括两个平面内45度镜表面34a、34b以提供光学信号偏转点42、43，以倒转光学信号40的方向。正如将了解的，每个平面内镜表面34a、34b可用相对简单的工艺(未显示)被制作，即在限定了45度角特征34a、34b的硅波导层上形成光致抗蚀剂或其它材料掩膜，并且随后用任何适当的各向异性蚀刻工艺移除任何未受保护的部分。通过用氧化物(例如，钝化或介电(绝缘)层39)覆盖平面内45度角特征34a、34b，镜结构形成于被蚀刻的硅和覆盖氧化层之间的接口处。此外或在替代方案中，集成电路芯片31可能包括光学电路元件37(例如，激光发射器、光学检测器、调制器、光学接收器等等)，其被连接到一个或多个硅波导36、38以用于在集成电路芯片31中处理和/或传输光学信号信息。而且，硅波导(例如，38)可能包括一个或多个平面内镜表面(例如，38a)以给在波导中传输的任何光学信号提供光学信号偏转点。
图示的光学底板芯片21包括一个或多个光学底板镜结构22-23、25-26和波导束24、27，以用于提供位于集成电路芯片31和光学底板芯片21中或从中通过的光学信号路径40-44。正如下面更详细描述的，底板镜结构22-23、25-26形成于底层衬底结构28之上，其包括至少一个半导体衬底层(未显示)，并且上覆有一个或多个集成电路层29(例如，钝化或介电层和/或其它半导体或导体特征)。除了包括平面内镜结构(未显示)，光学底板芯片21可能包括底板镜结构22以将平面外光学信号40偏转到在偏转点44的光学底板芯片21的平面内。虽然图2中未显示，但应了解，带有45度镜表面的镜结构也可形成于集成电路芯片31中以提供位于集成电路芯片31的平面内和外的垂直偏转表面。正如下面更详细描述的，通过在衬底结构28上形成半导体层，镜结构22可由45半镜表面23形成，并且随后选择性地应用一个或多个成角度的硅蚀刻工艺以限定可被氧化以形成反射的氧化物镜结构22-23的蚀刻的硅特征。以类似的方式，光学底板芯片21可能包括底板镜结构25以将平面内光学信号40偏转到在偏转点41的光学底板芯片21的平面外。例如，通过在衬底结构28上形成SOI层，底板镜结构25可由45半镜表面26形成，并且随后选择性地应用一个或多个成角度的硅蚀刻工艺以限定可部分被氧化以形成半镜结构25-26的蚀刻的硅特征。当被实现为半镜结构25-26时，光学信息也可通过光束被提供给半镜结构25-26，其中该光束是通过形成于集成电路层28、29的硅通孔结构30发送的。正如将要了解的，硅通孔结构30不会在集成电路层28、29之间的接口处停止，但是可能穿过衬底结构28延伸，也可能穿过一个或多个带有光学底板芯片21的附加芯片堆叠延伸。
带有所描绘的底板镜结构22-23、25-26，在光学底板芯片21的(垂直)平面中的光学信号40在波导束27的垂直组件中被接收，并由45度半镜表面镜结构25-26在偏转点41被垂直偏转。随后，偏转的光学信号可能通过波导束27的水平组件行进到光学底板芯片21的平面外或集成电路芯片31。在信号偏转点42、43的U形波导路径34的偏转之后，光学信号返回到光学底板芯片21，其中在这里，光学信号在波导束27的水平组件中被接收。在底板镜结构22-23，接收的光学信号40在偏转点44被镜结构22的45度镜表面23垂直偏转，从而通过波导束24的垂直组件行进到光学底板芯片21的平面内。
除了在图2所示的垂直放置的芯片之间路由光学信号，应了解，本发明所公开的光学镜结构可被用于在被堆叠到彼此顶部路的芯片之间路由光学信号，例如通过包括位于将光学信号偏转到第一芯片的侧面上或侧面外的第一芯片上的第一光学镜结构，并包括位于将光学信号从第一芯片偏转到第二芯片的侧面内的第二、堆叠芯片上的第二光学镜结构。对于附加例子，关于在各种堆叠芯片实施例中使用镜结构的细节，现在将参考美国专利申请号US20140363172A1(题为“Die Stack with Optical TSVs”，与此一起申请)，以引用的方式并入。虽然参照所选的结构被描述以用于在多个芯片之间共享单一的激光学源，应了解，在“带有光学和电TSV的芯片堆叠和单一的激光源”中描述的光学镜结构应用也可以与芯片堆叠实施例一起使用。
为了说明示例制作顺序以用于形成带有平面外光学镜的集成电路芯片，现在将参照图3-图12，图3-图12示出在生产包括一个或多个用于将光学信号垂直转换到芯片的平面的光学镜的集成电路芯片的各个阶段的局部剖视侧视图。虽然各种结构、口、凹部以及层区域以简化形式用直线和角区域被显示，应了解，不同的结构、口、凹部以及层区域的实际轮廓不一定符合简化描述，而是依赖于所使用的特定制作工艺。例如，所选的蚀刻工艺可能会导致弯曲的角轮廓或底切特征。此外，某些外延或热氧化工艺可能改变所得到的层的轮廓，这取决于多种工艺因素。
首先参照图3，图3显示了被形成为带有多个衬底层101-103的起始堆叠的半导体晶圆结构的局部剖视侧视图。在所选的实施例中，晶圆结构包括可由单晶硅形成的衬底层101，虽然其它材料也可被用于衬底101。例如，衬底101可被形成为块状半导体衬底或其它衬底，其中一个或多个附加的半导体层和/或阱区域是通过使用外延半导体生长和/或在本发明下面更详细描述的选择性掺杂技术形成的。此外，衬底101可是绝缘体上半导体(SOI)类型的衬底，它包括半导体衬底、形成于衬底上的绝缘层以及形成于埋绝缘层或氧化层(未显示)上的p-类型半导体衬底层。或者，半导体衬底101可被实现为块状硅衬底、单晶硅(掺杂或未掺杂的)、SOI衬底或任何半导体材料包括，例如，硅、碳化硅、SiGe、SiGeC、锗、砷化镓、砷化铟、磷化铟以及其它III/V或II/VI族化合物半导体或者它们的任何组合。
在衬底层101上，氧化层或其它介电材料可通过沉积或热生长一个或多个氧化硅层以形成有预定厚度(例如，大约1000纳米)的埋氧化层而被形成，虽然其它材料和厚度可以被使用，只要所需的波导特征被获得。在所选的实施例中，埋氧化层102是一层二氧化硅，它是通过在晶圆衬底层101上的化学气相沉积(CVD)或热沉积而沉积的，如果需要的话，之后是平面化(例如，化学机械抛光学(CMP))。在氧化层102上形成了硅衬底层103。在所选的实施例中，硅衬底层103可通过使用任何所需的CVD或热沉积工艺外延生长单晶硅或将多晶硅沉积到预定厚度(例如，1000纳米)而被形成，其中该厚度被控制以限定随后形成的平面内光束结构。然而，在所选的实施例中，衬底层103可由一层有预定晶向(例如，＜100＞或＜110＞)的硅形成。正如将要了解的，衬底层101-103的起始堆叠可被形成为绝缘体上半导体(SOI)衬底晶圆结构，其中硅衬底层103和底层衬底层101被粘合在一起以包括埋氧化层102。在所选的实施例中，形成于氧化层102内以及朝着晶圆衬底层101的孔(未显示)可被用于允许晶圆衬底层101作为种子层以外延生长硅衬底层103。
图4通过在图案化的氧化物硬掩模104形成于硅衬底层103上之后的局部剖视侧视图示出在图3之后的半导体晶圆结构工艺。在所选的实施例中，图案化的氧化物硬掩模104可通过单独使用CVD或热沉积工艺或结合平面化或抛光学步骤将氧化硅或其它适当的介电材料沉积到预定厚度(例如，1000纳米)而形成于衬底层103上。通过使用形成于氧化层104上的光致抗蚀剂掩膜或其它掩膜材料(未显示)，氧化层104的一个或多个部分可被图案化和蚀刻以形成图案化的氧化物硬掩模104，通过一个或多个蚀刻的口105选择性地暴露硅衬底层103。例如，口105可通过(例如，使用光学刻工艺)图案化层104内的口并用适当的各向异性蚀刻化学(例如，CHF3、C2F6或C4F8以及氩气)蚀刻沉积的氧化层104以蚀刻二氧化硅而被形成。碳氟化合物(有或没有氢)的其它类似混合物可被用于蚀刻二氧化硅。正如下面更详细描述的，口105在氧化物硬掩模104中的宽度和位置被控制以限定将产生所需的成角度的硅蚀刻表面106的硅蚀刻口，其中光学镜结构的偏转表面最终在该硅蚀刻表面106形成。
图5通过在硅衬底层103的部分被定向蚀刻以形成一个或多个带有成角度的侧壁或蚀刻表面106的蚀刻的硅孔107之后的局部剖视侧视图示出在图4之后的半导体晶圆结构工艺，其中光学镜结构的偏转表面最终在该侧壁或蚀刻表面106形成。通过利用硅衬底层103的晶向，选择性定向的硅湿蚀刻或干蚀刻工艺可被应用以形成将产生所需的成角度的硅蚀刻表面的硅蚀刻口107。例如，暴露的硅衬底层103可以以受控的方式通过硅依赖方向的湿蚀刻工艺被蚀刻以产生明确限定的有45度表面的V-槽107。例如，湿各向异性蚀刻工艺细节在J.微机电系统，第4卷，第4号，第213-219页(1995年12月)的C.Strandman等人的“Fabrication of45°Mirrors Together with Well-Defined V-Grooves Using WetAnisotropic etching of Silicon(使用硅的湿各向异性蚀刻制作45°镜和明确限定的V-槽)”中被显示，以引用的方式并入。几种各向异性湿蚀刻剂可用于各向异性硅刻蚀，它们都是热水焦散。例如，氢氧化钾(KOH)显示了＜100＞是＜111＞晶向高蚀刻速率选择性的400倍。此外，乙二胺和邻苯二酚(EDP)的水溶液显示了17X的＜100＞/＜111＞选择性，而不蚀刻二氧化硅，同时也显示了轻掺杂和重掺杂硼(p-型)硅之间的高选择性。四甲基氢氧化铵(TMAH)呈现了比EDP更安全的替代，其中在硅中的{100}和{111}平面之间有37X选择性。其它成角度的硅蚀刻工艺包括酰胺(N2H4)和氢氧化铯(CsOH)等等。这些蚀刻技术可被用于显示在＜111＞硅衬底层103上的{100}平面。虽然应用的硅蚀刻工艺可能完全蚀刻硅衬底层103以暴露底层埋氧化层102，在其它实施例中，硅蚀刻工艺可被应用为计时的蚀刻过程，以在蚀刻的硅口107的底部留下薄层硅103a以随后用作后续形成的外延硅层的种子层。
图6通过在图案化的氧化物硬掩模104的部分被选择性地移除以在预期的光学镜区域之后的硅衬底层103的区域上形成口108之后的局部剖视侧视图示出在图5之后的半导体晶圆结构工艺。例如，蚀刻掩模(未显示)可被选择性地形成于晶圆结构上以保护硅衬底层103的预期的光束波导结构部分。随着蚀刻掩模在适当的位置，氧化物蚀刻工艺可被应用以移除图案化的氧化物硬掩模104的暴露部分并暴露在预期的光学镜区域之后的硅衬底层103，而基本上没有蚀刻暴露的硅衬底层103、103a。虽然任何所需的氧化物蚀刻工艺(例如，CHF3、C2F6、C4F8和氩气、或碳氟化合物的类似混合物，有或没有氢)可被用于选择性地移除图案化的氧化物硬掩模104的一部分，蚀刻工艺应被控制以保持蚀刻的硅衬底层103的成角度的侧壁或蚀刻表面106。虽然移除位于口108的左侧的图案化的氧化物硬掩模104的一部分的工艺也可能移除图6所示的位于口108的右侧的图案化的氧化物硬掩模104的一部分，应了解，除了辅助保护位于口108的右侧的图案化的氧化物硬掩模104免受后续氧化处理步骤，不要求控制位于口108的右侧的图案化的氧化物硬掩模104的精确位置。还应了解，薄硅层103a保护了底层埋氧化层102免于在氧化蚀刻过程中被移除。
图7通过在局部硅氧化物(LOCOS)保护堆叠109-110的形成于半导体晶圆结构之后的局部剖视侧视图示出在图6之后的半导体晶圆结构工艺。在所选的实施例中，LOCOS保护堆叠109-110是通过首先将氧化层或衬垫氧化层109沉积到预定厚度(例如，大约1-50纳米)而被形成，虽然其它材料和厚度可以被使用。在氧化层109上，氮化硅层110，例如通过使用CVD或热沉积工艺，形成为预定厚度(例如，大约30-50纳米)。正如将要了解的，LOCOS保护堆叠109-110可由其它材料或层形成以防止硅衬底层103的任何覆盖部分被氧化。
图8通过在LOCOS保护堆叠109-110被图案化和蚀刻以及LOCOS层111通过氧化在预期的光学镜区域之后的硅衬底层103的暴露的区域形成之后的局部剖视侧视图示出在图7之后的半导体晶圆结构工艺。虽然任何所需的图案和蚀刻工艺可被用于图案化和蚀刻LOCOS保护堆叠109-110，光致抗蚀剂掩模或其它掩模材料(未显示)可被用于图案化、开发和蚀刻保护堆叠109-110以保护硅衬底层103的预期的光束波导结构部分以及蚀刻的硅衬底层103的成角度的侧壁或蚀刻表面106。随着图案化的LOCOS保护堆叠109-110在适当的位置，晶圆结构可被清洗，之后为选择的氧化层生长工艺，例如LOCOS微制作工艺。根据常规LOCOS工艺，在清洗和表面准备之后，热场氧化工艺被执行以在硅衬底层103的暴露的顶面上产生氧化层111。在所选的实施例中，选择性氧化物生长工艺被控制以将蚀刻的硅衬底层103的成角度的侧壁/表面106转换成LOCOS层111的随后将充当光学镜结构的镜表面的成角度的侧壁/表面106。选择性氧化物生长工艺也可被控制以将成角度的结构保持在层109、110下以促进均匀化物形成深入到暴露的硅层，并防止鸟嘴侵入薄硅层103a。在其它实施例中，氧化层111的形成可能包括图案花的氧植入以提供氧气进入到硅的较深部分以促进均匀氧化物形成。虽然不是必需的，选择性氧化物生长工艺可被控制以形成基本上与剩余的图案化的氧化物硬掩模104共面的LOCOS层111，虽然平面化在制作工艺的这个阶段不是必需的。在所选的实施例中，成角度的侧壁或蚀刻表面106可在蚀刻工艺中被修改，以补偿在LOCOS层111的成角度的侧壁的/表面106上的LOCOS工艺的效果。
图9通过LOCOS保护堆叠109-110从半导体晶圆结构移除之后的半导体晶圆结构的局部剖视侧视图示出在图8之后的半导体晶圆结构工艺。虽然任何所需的膜移除工艺可被使用，在所选的实施例中，氮化物层110可通过使用热磷酸工艺被移除，并且氧化物层109可通过使用稀释的HF湿刻蚀工艺被移除。一旦LOCOS保护堆叠109-110的层被移除，在LOCOS层111和剩余的图案化的氧化物硬掩模104以及底层蚀刻的硅衬底层103之间限定了镜结构口112。如图所示，镜结构口112包括LOCOS层111的第一成角度的侧壁/表面、薄硅层103a的底面以及蚀刻的硅衬底层103的第二成角度的侧壁/表面。
图10通过在半导体层113被选择性地形成于镜结构口112内之后的局部剖视侧视图示出在图9之后的半导体晶圆结构工艺。虽然任何所需的半导体形成工艺可被使用，在所选的实施例中，半导体层113可通过使用外延硅生长工艺被选择性地形成镜结构口112内。例如，通过将薄硅层103a用作种子层，半导体层113可被选择性地形成于口112内，而不通过使用硅层113的选择性外延生长覆盖氧化层111、104，其中在二氯硅烷、氯化氢和氢气存在的情况下，选择性外延生长可通过在400和900℃之间的腔室温度下的化学气相沉积(CVD)来获得。正如本发明所描述的和本领域所属技术人员所了解的，形成外延层113的工艺可被描述为生长外延层，虽然有时术语“沉积”松散地被用于指外延层的形成。通过从薄硅种子层103a或剩余的未蚀刻的硅衬底层103中选择性地形成外延半导体层113，半导体层113有与被用于形成波导束结构的硅衬底层103相同的晶向。为了移除外延半导体层113的任何过度生长，平面化或CMP抛光学步骤可被应用于平坦化的LOCOS层111、外延半导体层113和剩余的图案化的氧化物硬掩模104。
在制作工艺中的这个点上，集成的光学镜结构由位于LOCOS层111和外延半导体层113的第一成角度的侧壁/表面的接口处的抛光的epi半导体层113形成。在这个接口处，通过由硅衬底层103形成(并且位于半导体晶圆结构的侧面内)的波导束结构传输的光学信号信息被垂直地偏转到半导体晶圆结构的侧面以通过抛光的epi半导体层113行进，反之亦然。然而，考虑到抛光的epi半导体层113的宽度，接收的光学信号应该与镜接口表面111/113适当对齐。为了辅助接收的光学信号的对齐，口的尺寸可被调整或减小以促进信号对齐。
为了说明一种用于调整由抛光的epi半导体层113形成的光学镜结构的大小的示例技术，现在将参照图11，图11通过在选择性地移除远离镜接口表面111/113的一部分抛光的epi半导体层113形成凹口114之后的局部剖视侧视图示出在图10之后的半导体晶圆结构工艺。在所选的实施例中，凹口114形成为一个深度，以便凹口114的底部与剩余的蚀刻的硅衬底层103的顶部共面。虽然任何所需的选择性移除工艺可被使用，在所选的实施例中，凹口114可通过图案化光致抗蚀剂的掩膜或其它掩膜材料(未显示)被形成以保护在镜接口表面111/113之上的抛光的epi半导体层113的一部分并暴露远离镜接口表面111/113的epi层113的一部分。未掩膜的epi层113通过用适当的蚀刻化学，例如一种相对于掩膜材料有选择性的各向异性计时蚀刻，被移除。例如，一种包含了蚀刻化学的氯或通常是一种包含了蚀刻化学的卤素可被使用，但用于蚀刻硅的其它蚀刻化学可被使用。
图12通过在介电层115形成于凹口114内之后的局部剖视侧视图示出在图11之后的半导体晶圆结构工艺。在所选的实施例中，介电层115是通过以足够的厚度用CVD或热沉积工艺沉积二氧化硅以填充凹口形成的，之后为晶圆结构的平面化或CMP。由于上述制作顺序的结果，集成的光学镜结构由抛光的epi半导体层113形成，其中抛光的epi半导体层113带有位于镜接口表面111/113上面的减小的或调整的口117。通过此口117，在垂直传输路径(到半导体晶圆结构的侧面)中通过口117接收的光学信号信息被垂直地偏转到半导体晶圆结构的侧面以通过由硅衬底层103(并且位于半导体晶圆结构的侧面内)形成的波导束结构行进。
正如将要了解的，通过限定图案化的氧化物硬掩模104中的口105的宽度来排除用于调整光学镜结构(在图11-图12中描述的)大小(和所得的硅蚀刻口107的宽度)的工艺步骤可是可能的。在这种情况下，形成于硅蚀刻口112内的epi层113给镜接口表面111/113提供了足够的对齐，而不需要附加工艺来调整其宽度。
为了说明用于形成带有平面外光学镜的集成电路芯片的示例制作顺序，现在将参照图13-图20，图13-图20示出在生产带有一个或多个用于将光学信号垂直地转换到集成电路芯片的平面的光学镜的集成电路芯片的各个阶段的局部剖视侧视图。一般来说，图13-图20示出与图3-图12类似的工艺顺序，但不是从暴露的硅衬底层形成LOCOS层，暴露的硅衬底层仅仅是部分被氧化以形成半镜结构。
首先参照图13，图13显示了形成为带有多个衬底层201-203的起始堆叠的半导体晶圆结构的局部剖视侧视图。在所选的实施例中，晶圆结构包括由单晶硅形成的块状硅衬底201，虽然其它材料可被使用。在衬底层201上，埋氧化层或介电层202可通过将硅氧化物沉积和/或热生长到预定厚度而被形成，虽然其它材料和厚度可以被使用。在埋氧化层202上形成半导体衬底层203。在所选的实施例中，半导体衬底层203可通过单独使用任何所需的CVD或热沉积工艺或结合平面化或抛光学步骤外延生长单晶硅或沉积多晶硅而被形成。当形成为单晶硅时，硅衬底层203可能有形成为预定厚度(例如，1000纳米)的预定晶向(例如，＜100＞或＜110＞)，其中该厚度被控制以限定后续形成的用于在晶圆衬底的平面内传输光学信号的波导束结构。
图14通过使用沟槽蚀刻工艺在图案化的蚀刻掩模204-205形成于半导体晶圆结构上以暴露埋氧化层202之后的局部剖视侧视图示出在图13之后的半导体晶圆结构工艺。所选的实施例中，图案化的蚀刻掩模204-205是通过首先将氧化层204沉积到预定厚度(例如，大约1000纳米)而被形成，虽然其它材料和厚度可以被使用，只要满足了足够的波导性能要求。在氧化层204上，例如通过使用CVD或热沉积工艺，氮化硅层205形成为预定厚度(例如，30-100毫微米)。当然，蚀刻的掩模层204-205可由其它材料或层形成。不管如何形成，随后，蚀刻的掩模层204-205被图案化并用一个或多个各向异性蚀刻工艺被沟槽刻蚀以限定口206，其中该口206暴露了位于预期的光学镜区域上的底层半导体衬底层203。虽然任何所需的图案化和沟槽蚀刻工艺可被使用，光致抗蚀剂掩模或其它掩模材料(未显示)可被用于图案化、开发和蚀刻蚀刻的掩模204-205以形成沟槽开口206和保护硅衬底层203的预期的波导束结构部分。正如本发明所描述的，沟槽口206在图案化的蚀刻掩模204-205中的宽度和位置被控制以限定将产生所需的成角度的硅蚀刻表面的硅蚀刻口，其中镜结构的偏转表面最终在该硅蚀刻表面形成。
图15通过在部分硅衬底层203被定向蚀刻以形成一个或多个带有成角度的侧壁或蚀刻面208的蚀刻的硅口207之后的局部剖视侧视图示出在图14之后的半导体晶圆结构工艺，其中镜结构的偏转表面最终在该形成侧壁或蚀刻面208形成。定向蚀刻可能应用利用了硅衬底层203的晶向的选择性定向硅湿蚀刻或干蚀刻工艺，从而形成将产生所需的成角度的硅蚀刻表面的硅蚀刻口207。可以产生明确限定的有45度表面的V型槽207的硅依赖方向的湿刻蚀工艺的例子包括各种各向异性湿蚀刻剂，例如KOH、EDP、TMAH、N2H4或CsOH湿蚀刻工艺。
图16通过在介电填充层209形成于蚀刻的硅口207内之后的局部剖视侧视图示出在图15之后的半导体晶圆结构工艺。在所选的实施例中，介电层209通过用CVD或热沉积工艺将氮化硅沉积到足够的厚度以填充蚀刻的硅口207而被形成，之后为晶圆结构的平面化或CMP。由于介电填充顺序的结果，蚀刻的半导体衬底层203的两个成角度的硅蚀刻表面被介电填充材料209覆盖和保护。在所选的实施例中，非常薄的衬垫氧化物可在氮化硅之前沉积到预定厚度(例如，大约1-5纳米)以促进适当的粘结。然而，氧化物应该被选择，以便它在后续工艺步骤期间的移除不妨碍光学镜结构。
图17通过在至少一部分填充材料209(并且可能是一部分氮化物层205)被移除以暴露蚀刻的半导体衬底层203的至少一个成角度的硅蚀刻表面208之后的局部剖视侧视图示出在图16之后的半导体晶圆结构工艺。虽然任何所需的图案化和蚀刻工艺可被用于图案化和蚀刻介电填充材料209，光致抗蚀剂掩模或其它掩膜材料(未显示)可被用于图案化、开发和蚀刻介电填充材料209以形成暴露了在预期的光学镜区域内的蚀刻的硅衬底层203的一个或多个成角度的侧壁或蚀刻表面的口210。而且虽然只有单一的成角度的硅蚀刻表面208被显示为暴露，应了解，在两个半镜结构被形成的实施例中，这两个成角度的硅蚀刻表面可以被口210暴露。
图18通过在氧化层211形成于暴露的成角度的硅蚀刻表面208之后的局部剖视侧视图示出在图17之后的半导体晶圆结构工艺。在所选的实施例中，氧化层211可被沉积或热生长以将成角度的硅蚀刻表面208的暴露表面转换成有预定厚度(例如，大约10-500埃)且适合于形成半镜结构同时保留了蚀刻的半导体衬底层203的剩余部分的二氧化硅。然而，应了解，氧化层211可由任何所需的技术，例如化学气相沉积(CVD)技术、物理气相沉积(PVD)技术、原子层沉积(ALD)技术或用于沉积或生长氧化层211的任何其它技术形成。在所选的实施例中，重叠的二氧化硅及硅层的多层结构可被用于形成半镜结构。在其它所选的实施例中，其它材料和厚度可被用于构造多层结构。
图19通过在剩余的介电填充材料209和氮化物层205从半导体晶圆结构中移除之后的局部剖视侧视图示出在图18之后的半导体晶圆结构工艺。虽然任何所需的膜移除过程可被使用，在所选的实施例中，氮化物层205、209可以通过使用热磷酸工艺被移除。如果需要的话，平面化或CMP工艺可被应用以平坦化暴露的氧化物硬掩模层204。一旦氮化物层205、209被移除(和抛光)，在剩余的图案化的氧化物硬掩模204、氧化层211以及底层蚀刻的硅衬底层203之间限定了镜结构口212。如图所示，镜结构口212包括由氧化层211、埋氧化物202的底面和蚀刻的硅衬底层203的第二成角度的侧壁/表面形成的第一成角度的侧壁/表面。
图20通过在半导体层213被选择性地形成于镜结构口212内之后的局部剖视侧视图示出在图19之后的半导体晶圆结构工艺。虽然任何所需的半导体形成工艺可被使用，在所选的实施例中，半导体层213是通过在镜结构口212内外延生长硅，例如通过使用从蚀刻的硅衬底层203的暴露的第二成角度的侧壁/表面的硅层213的选择性外延生长硅层213，而被选择性地形成。通过从蚀刻的硅衬底层203选择性地形成外延半导体层213，半导体层213有与被用于形成波导束结构的硅衬底层203相同的晶向。为了移除外延半导体层213的任何过度生长，平面化或CMP抛光步骤可被应用于晶圆结构。半镜结构214允许形成于外延半导体层213内的波导的光被垂直地偏转到半导体晶圆结构的侧面以通过由硅衬底层203形成的波导束结构行进。半镜结构214还允许没有被偏转的部分光保留在由硅衬底层203形成的波导束结构中。
为了说明用于形成带有平面外光学镜的集成电路芯片的示例制作顺序，现在将参照图21-图31，图21-图31示出在生产包括一个或多个用于将光学信号垂直地转换到集成电路芯片的平面的光学硅通孔半镜结构的集成电路芯片的各个阶段的局部剖视侧视图。一般来说，通过在TSV的成角度的接口上形成一个或多个半镜层以形成光学TSV和横向波导束结构的组合镜，在图21-图31所示的工艺顺序在硅通孔(TSV)上形成半镜结构。
首先参照图21，图21显示了形成为带有多个衬底层301-303的起始堆叠的半导体晶圆结构的局部剖视侧视图。虽然块状硅衬底301可由单晶硅形成，其它材料也可被使用。在衬底层301上，有预定厚度的埋氧化层或介电层302可由氧化硅形成，虽然任何所需的材料或厚度可以被使用。在埋氧化层302上形成半导体衬底层303，例如通过单独使用所需的CVD或热沉积工艺或结合平面化或抛光学步骤外延生长单晶硅或沉积多晶硅。当形成为单晶硅时，硅衬底层303可能有被形成为预定厚度的预定晶向(例如，＜100＞或＜110＞)，其中该厚度被控制以限定后续形成的用于在晶圆衬底的平面内传输光学信号的波导束结构。正如将要了解的，半导体晶圆结构可是绝缘体上半导体(SOI)类型的衬底，它包括半导体衬底301、形成于衬底上的埋绝缘层302以及形成于埋绝缘层或氧化层302上的p-类型半导体衬底层303。
图22通过在一个或多个背面光学TSV结构305之后的局部剖视侧视图示出在图21之后的半导体晶圆结构工艺。在所选的实施例中，光学TSV结构305可由背面光学TSV工艺形成，其中该背面光学TSV工艺在延伸到埋氧化层302的晶圆结构的背面上形成了圆筒状氧化物区域304。在所示的实施例中，光学TSV结构305是通过使用蚀刻了衬底层301到埋氧化层302的各向异性蚀刻化学被图案化，并通过晶圆结构的背面蚀刻空心圆筒型口(例如，通过光学刻工艺)。随后，圆筒型口被一种介电或氧化物材料填充，例如用CVD或热沉积工艺沉积二氧化硅到足够的厚度以填补圆筒型口，之后为晶圆结构的平面化或CMP。所得到的圆筒状氧化物区域304包围和器件化从半导体衬底301的底部延伸的光学TSV结构305。正如将要了解的，其它背面TSV工艺可以被用于形成光学TSV结构305，例如在形成于半导体衬底301中的深沟槽氧化物的蚀刻的口中外延生长的光学TSV结构305。
图23通过在图案化的硬掩模306被形成以及硅衬底层303和埋氧化层304的部分被各向异性蚀刻以形成一个或多个蚀刻的口307以暴露光学TSV结构305之后的局部剖视侧视图示出在图22之后的半导体晶圆结构工艺。虽然任何所需的图案化和蚀刻工艺可被使用，蚀刻的口307可通过使用光致使蚀剂掩膜或其它掩膜材料(未显示)来开发图案化的硬掩模层306并且随后通过将图案化的硬掩模层306用作蚀刻掩膜而应用一个或多个各向异性蚀刻工艺以在硅衬底层303和埋氧化层304内形成一个或多个口307，而在硅衬底层303上将氧化硅或其它适当的硬掩模材料沉积到预定厚度而形成的。口307的宽度和位置被控制以暴露先前形成的光学TSV结构305。
图24通过在半导体层308被选择性地形成以填充蚀刻的口307并且完成光学TSV结构之后的局部剖视侧视图示出在图23之后的半导体晶圆结构工艺。正如本发明所公开的，半导体层308可通过使用外延硅生长工艺被选择性地形成于蚀刻口307内，虽然任何所需的半导体形成工艺可被使用。通过将光学TSV结构305用作选择性外延生长工艺的种子层，半导体层308可被选择性地形成于口307内，而不同时覆盖半导体衬底层303，从而形成了有与光学TSV结构305的晶向相同的外延半导体层308。为了移除外延半导体层308和图案化的硬掩模306的任何过度生长，平面化或CMP抛光步骤可被应用于晶圆衬底。
图25通过在图案化的氧化物硬掩模309形成于硅衬底层303上之后的局部剖视侧视图示出在图24之后的半导体晶圆结构工艺。正如本发明所公开的，图案化的氧化物硬掩模309可通过单独使用任何所需的氧化物形成工艺或结合平面化或抛光步骤将氧化硅或其它适当的介电材料生长和/或沉积到预定厚度而形成于硅衬底层303上。通过使用光致抗蚀剂掩膜或其它掩膜材料(未显示)，氧化物硬掩模层的309的一个或多个部分可被图案化和蚀刻以形成带有一个或多个蚀刻的口310的图案化的氧化物硬掩模309。正如本发明所公开的，口310在氧化物硬掩模309中的宽度和位置被控制以暴露至少部分硅衬底层303(其将充当外延生长种子层)并且从光学TSV结构暴露半导体层308的顶部。此外，口310的宽度和位置被控制以限定将产生所需的成角度的硅蚀刻表面311的硅蚀刻口以提供后续形成的镜结构的偏转表面。
图26通过在硅衬底层303和epi半导体层308的部分被定向蚀刻以形成一个或多个带有成角度的侧壁或蚀刻表面311的蚀刻的硅口312之后的局部剖视侧视图示出在图25之后的半导体晶圆结构工艺，其中镜结构的偏转表面最终在该侧壁或蚀刻表面311形成。定向蚀刻可能应用利用晶向(例如，硅层308、303)的选择性定向的硅湿蚀刻或干蚀刻工艺，从而形成了将产生所需的成角度的硅蚀刻表面的硅蚀刻口310。可以产生明确限定的有45度表面的V-槽310的硅依赖方向的湿蚀刻工艺的例子包括各种各向异性湿蚀刻剂，例如KOH、EDP、TMAH、N2H4或CsOH湿蚀刻工艺。这些蚀刻技术可被用于显示在＜111＞硅层308上的{100}平面。虽然应用的硅蚀刻工艺可能仅仅部分穿过硅衬底层303而不暴露底层埋氧化层302，在其它实施例中，硅蚀刻工艺可被应用为计时蚀刻工艺，以定位硅层308的成角度的硅蚀刻表面以与埋氧化层302的顶部相交以用于改进后续形成的光学TSV半镜结构的定位。
图27通过在一个或多个介电镜层313-314形成于半导体晶圆结构之后的局部剖视侧视图示出在图26之后的半导体晶圆结构工艺。在所选的实施例中，介电镜层堆叠313-314是通过首先在半导体晶圆结构上将薄氧化层或衬垫氧化层313沉积到预定厚度而形成于图案化的氧化物硬掩模309上以及蚀刻的硅口312结构内。在氧化层313上，氮化硅层314是通过使用CVD或PVD工艺而形成的。正如将要了解的，介电镜层堆叠313-314可由其它材料或层形成以保护任何覆盖的硅层免受外延生长工艺。此外，用于形成介电镜层堆叠313-314的材料应该具有半镜结构所需的合适的光学偏转特性。
作为形成介电镜层堆叠313-314的另一种方法，热氧化物生长工艺可被执行以至少在硅层308的成角度的硅蚀刻表面上产生氧化层。在这些实施例中，形成于成角度的硅蚀刻表面308的暴露表面上的热生长氧化层有适合于形成半镜结构的预定厚度(例如，大约10-500埃)。在其它实施例中，全镜结构可通过在成角度的硅蚀刻表面308上形成一个或多个介电镜堆叠层313-314到足够的厚度以将源自光学TSV结构305、308的任何光学信号充分反射到右侧的硅衬底层303而被形成，并且反之亦然。
图28通过在介电镜层堆叠313-314被图案化和蚀刻以形成暴露了硅衬底层303的一部分以用于外延生长种子层，同时保留了位于成角度的硅刻蚀表面308上的介电镜层313-314的口315之后的局部剖视侧视图示出在图27之后的半导体晶圆结构工艺。虽然任何所需的图案化和蚀刻工艺可被用于形成口315，光致抗蚀剂掩模或其它掩膜材料(未显示)可被用于图案化、开发和蚀刻介电镜层堆叠313-314以暴露蚀刻的硅衬底303的成角度的侧壁或蚀刻表面311。
图29通过在半导体层316被选择性地形成以填充蚀刻的口315并覆盖形成于光学TSV结构上的图案化的介电镜层313-314的局部剖视侧视图示出在图28之后的半导体晶圆结构工艺。正如本发明所公开的，半导体层316可通过使用外延硅生长工艺被选择性地形成，虽然任何所需的半导体形成工艺可被使用。通过使用图案化的介电镜层313-314来防止源自epi半导体层308的外延生长，保留的图案化的介电镜层313-314用一个或多个适合于形成半镜结构的介电层覆盖光学TSV结构305、308。为了移除外延半导体层316在图案化的硬掩模309上的任何过度生长，平面化或CMP抛光步骤可被应用于晶圆衬底。
在制作工艺中的这个点上，集成的光学半镜结构320由位于成角度的硅蚀刻表面308和外延半导体层316的接口处的图案化的介电镜层313-314形成。在这个接口处，通过由硅衬底层303形成(并且位于半导体晶圆结构的侧面内)的波导束结构传输的光学信号信息被半镜结构320偏转以垂直地行进到半导体晶圆结构的侧面并通过抛光的epi半导体层316的口。此外，通过光学TSV结构305、308传输的光学信号信息也可通过半镜结构320和抛光的epi半导体层316的口行进。然而，考虑到抛光的epi半导体层316的宽度，接收的光学信号应该与成角度的硅蚀刻表面308上的半镜接口表面320适当对齐。为了辅助接收的光学信号的对齐，口的尺寸可被调整或减小以促进信号对齐。
为了说明一种用于调整由半镜结构320形成的光学半镜结构的大小的示例技术，现在将参照图30，图30通过在选择性地移除非位于半镜结构320上面的(抛光学的)epi半导体层316的一部分以形成凹口317之后的局部剖视侧视图示出在图29之后的半导体晶圆结构工艺。在所选的实施例中，凹口317形成为一个深度，以便凹口317的底部与埋氧化层302的顶部共面。虽然任何所需的选择性移除工艺可被使用，在所选的实施例中，凹口317可通过图案化光致抗蚀剂或其它掩膜材料(未显示)的掩膜被形成以保护在镜接口表面320上的(抛光学的)epi半导体层316的一部分。未掩膜的epi层316通过用适当的蚀刻化学，例如一种相对于掩膜材料有选择性的各向异性计时蚀刻，被移除。例如，一种包含了蚀刻化学的氯或通常是一种包含了蚀刻化学的卤素可被使用，但用于蚀刻硅的其它蚀刻化学可被使用。除了移除epi层316的一部分，蚀刻工艺也可能移除形成于埋氧化层302上的介电镜层313-314的一部分，同时保留位于成角度的硅蚀刻表面308的接口处的介电镜层313-314。
图31通过在介电填充材料318形成于凹口317内之后的局部剖视侧视图示出在图30之后的半导体晶圆结构工艺。在所选的实施例中，介电层318是通过用CVD或热沉积工艺将硅氧化物沉积到足够的厚度以填充蚀刻的硅口317形成的，之后为晶圆结构的平面化或CMP。
由于上述制作顺序的结果，集成的光学镜结构由抛光的epi半导体层316形成，其中抛光的epi半导体层316带有位于镜接口表面320上面的减小的或调整的口321。通过此口321接收的(在垂直于半导体晶圆结构的侧面的传输路径)光学信号信息可被部分地垂直地偏转以通过由硅衬底层303(并且位于半导体晶圆结构的侧面内)形成的波导束结构行进，并且可部分地穿过半镜接口表面320以及向下通过TSV 305、308。同样，通过由硅衬底层303形成的波导束结构接收的光学信号信息可被部分地垂直地偏转以在垂直于半导体晶圆结构的侧面的传输路径中行进并通过口321。
目前应了解本发明提供了带有平面外镜的集成电路装置以及操作和制作的相关方法。在所公开的制作工艺中，提供了晶圆，其包括形成于衬底上的一个或多个介电层上的光学波导半导体结构或层，例如通过提供带有位于埋氧化层上的光学波导硅层的SOI衬底。在所选的实施例中，光学穿半导体通孔形成于与镜光学对齐的SOI衬底内。所述晶圆通过各向异性湿蚀刻工艺被处理以选择性地蚀刻所述光学波导半导体结构以在所述光学波导半导体结构上形成成角度的半导体侧壁表面。在所选的实施例中，各向异性湿蚀刻工艺应用了一种有高晶面选择性的蚀刻剂(例如KOH、EDP、TMAH、N2H4或CsOH)。通过应用硅依赖方向的湿蚀刻工艺，产生了与半导体侧壁表面成45度的第一凹口。随后，所述光学波导半导体结构上的成角度的半导体侧壁表面被处理以形成用于将光学信号偏转到平行于主晶圆衬底表面内或外的镜。在所选的实施例中，通过在所述光学波导半导体结构的所述成角度的半导体侧壁表面上选择性地形成一个或多个图案化的氧化保护层以暴露所述光学波导半导体结构的限定了第一成角度的半导体侧壁表面的第一部分并且覆盖所述光学波导半导体结构的第二部分，所述成角度的半导体侧壁表面被处理。随后，所述光学波导半导体结构的所述第一部分被氧化(例如，通过局部热氧化工艺)以产生带有与所述第一成角度的半导体侧壁表面在氧化之前所在地方大致同位或平行的成角度的氧化物侧壁表面。在移除至少所述一个或多个图案化的氧化保护层以在光学晶圆内形成凹口之后，在所述凹口内从所述光学波导半导体结构的至少第二部分生长外延半导体层以在所述外延半导体层和所述成角度的氧化物侧壁表面之间的接口处形成光学镜。在其它实施例中，通过选择性地形成一个或多个图案化的氧化保护层以覆盖所述光学波导半导体结构的第一成角度的半导体侧壁表面并且暴露所述光学波导半导体结构的第二成角度的半导体侧壁表面，所述成角度的半导体侧壁表面被处理。随后，所述第二成角度的半导体侧壁表面被氧化以产生带有与所述第二成角度的半导体侧壁表面在氧化之前所在地方大致同位或平行的氧化物镜层。在移除至少所述一个或多个图案化的氧化保护层以在光学晶圆内形成暴露了所述第一成角度的半导体侧壁表面的凹口之后，在所述凹口内从所述第一成角度的半导体侧壁表面生长外延半导体层以在所述外延半导体层和所述氧化物镜层之间的接口处形成光学镜。在带有形成于衬底内的硅穿孔的其它实施例中，通过选择性地形成一个或多个图案化的氧化保护层以直接覆盖与形成于所述衬底内的所述光学穿半导体通孔对齐的所述光学波导半导体结构的第一成角度的半导体侧壁表面，并且暴露所述光学波导半导体结构的第二成角度的半导体侧壁表面，所述成角度的半导体侧壁表面被处理。随后，通过从所述光学波导半导体结构的至少所述暴露的第二成角度的半导体侧壁表面生长外延半导体层以在所述第一成角度的半导体侧壁表面上的所述一个或多个图案化的介电镜层上形成平面化光学半导体层。利用本发明所描述的所述成角度的半导体侧壁表面的工艺，镜可被形成以用于垂直地将光学信号偏转到晶圆或最终形成的器件的所述侧面内或外。
在另一种形式中，提供了半导体器件和相关的制作方法。在所公开的方法中，提供了位于绝缘晶圆上的半导体，其包括硅衬底层、形成于硅衬底层上的埋氧化层和形成于埋氧化层上的半导体光束结构。在所选的实施例中，光学穿硅通孔形成于与预定光学镜光学对齐的硅衬底内。在晶圆上，图案化的蚀刻掩模层形成于所述半导体光束结构上以提供位于预定光学镜位置的第一蚀刻口。通过将图案化的蚀刻掩模层用作蚀刻掩模，通过各向异性湿蚀刻工艺，所述半导体光束结构被择性地蚀刻以在带有第一成角度的侧壁表面和底硅层的所述半导体光束结构内形成第一凹口。例如，一种选自由KOH、EDP、TMAH、N2H4或CsOH形成的组的各向异性湿蚀刻剂有可以被用作硅依赖方向的湿蚀刻剂的高晶面选择性以产生与硅侧壁表面成45度的第一凹口。随后，所述第一成角度的侧壁表面可被用于形成有第二成角度的侧壁表面的介电结构，其中所述介电结构的第二成角度的侧壁表面被用于形成将光学信号偏转到平行于所述半导体光束结构的主侧面的侧面内或外的光学镜。这可通过选择性地形成一个或多个图案化的介电层以覆盖所述半导体光束结构的第一成角度的半导体侧壁表面和所述半导体光束结构的限定了所述第一成角度的半导体侧壁表面的第一部分，并且暴露所述半导体光束结构的限定了第二成角度的半导体侧壁表面的第二部分来完成。所述半导体光束结构的所述暴露的第二部分被氧化(例如，通过局部热氧化工艺)以在所述预定光学镜位置产生有成角度的氧化物侧壁表面的氧化层。在移除所述一个或多个图案化的介电层之后，第二凹口形成于所述预定光学镜位置的至少所述成角度的氧化物侧壁表面上。在所述第二凹口内，从所述半导体光束结构的至少所述第一部分生长外延半导体层以在所述外延半导体层和所述成角度的氧化物侧壁表面之间的接口处形成所述光学镜。通过应用CMP工艺来抛光所述第二凹口内的所述外延半导体层，平面化的半导体波导束层形成于光学镜上。所述平面化的硅波导束层随后可被选择性蚀刻以在所述平面化的硅波导束层内形成第三凹口，其中所述第三凹口不上覆光学镜并且向下延伸到所述半导体波导束结构的上表面。通过用平面化的氧化层填充所述第三凹口，所述平面化的硅波导束层的宽度尺寸被变窄以对齐光学镜。
在另一种形式中，提供了光学底板半导体器件和相关的制作工艺。在所公开的半导体器件中，半导体衬底形成于横向衬底面内。此外，一个或多个介电层形成于半导体衬底上，并且第一光学波导半导体结构形成于所述一个或多个介电层上并且位于与所述横向衬底面平行的第二侧面内。所述第一光学波导半导体结构包括带有用于在侧面内传输光学信号的末端的横向波导部分。所述半导体器件还包括位于所述光学波导半导体结构的所述末端部分用于将光学信号偏转到所述第一光学波导半导体结构的所述横向波导部分内和/或外的光学镜。在所选的实施例中，所述光学镜包括位于硅结构和相邻氧化层之间的成角度的接口表面，其中所述成角度的接口表面从所述侧面偏移45度。所述光学镜可被形成为全镜或半镜，其中在这种情况下，所述半导体器件可能包括与所述第一光学波导半导体结构相区别的、被放置在所述光学镜的相对面上以接收没有被所述光学镜反射的光学信号的一部分的第二光学波导半导体结构。在所选的实施例中，所述第二光学波导半导体结构是被放置在所述侧面内的横向结构，并且在其它实施例中，所述第二光学波导半导体结构是垂直于所述侧面放置的垂直结构。取决于所述光学镜的定向，所述光学镜将光学信号偏转到所述侧面之上或偏转到所述侧面之下并且偏转到形成于衬底内的光学穿孔内。
虽然本发明所公开的描述示例实施例指带有MEMS光束波导和互联特征的各种光学底板器件，包括光学底板镜结构以及制作方法，本发明不一定限于示出适用于各种制作工艺和/或结构的本发明的发明方面。因此，所公开的上述特定实施例只是说明性的而不应该被认为是对本发明的限定，因为本发明可以不同但对等的方式被修改或实践，其中这些方式对受益于本发明所教之内容的技术人员来说是显而易见的。例如，当光学底板镜结构用示例制作顺序细节来描述，这仅仅是为了便于说明而非旨在进行限制，并且本领域技术人员将了解，本发明所教之原则适用于其它制作工艺和材料，以便光学镜结构可形成于集成电路芯片内而不是光学底板芯片等等内。此外，厚度、材料以及所描述的层的处理可能会偏离所公开的示例。此外，说明书和权利要求中使用的相对位置的术语，如果有的话，在适当情况下是可以互换的，以便本发明所描述的实施例，例如，能够在不是本发明所说明的其它方向或其它方面进行操作。本发明所用的术语“耦合”被限定为以电或非电的方式直接或间接地连接。因此，前述描述不旨在限定本发明陈述的特定形式，相反，旨在涵盖这种替代物、修改以及在所述附加权利要求中限定的可包含在本发明所述精神和范围内的等价物以便那些本领域所属技术人员应该理解在不脱离本发明的宽范围精神及范围的情况下可以做出各种修改、替换和改变。
关于特定实施例的好处、其它优点以及问题的解决方法在上述已被描述。然而，可能引起任何好处、优点或解决方法发生或变得更加显著的好处、优点、问题的解决方法以及其它元件不被解释为任何或所有权利要求的关键的、必需的、或本质特征或元件。正如本发明所使用的，术语“包括”或其任何其它变化形式旨在涵盖非排他性内容，例如包括一列元件的过程、方法、物件、或器具不仅仅包括这些元件但可能包括其它没有明确列出的或是这个过程、方法、物件、或器具固有的元件。

Claims (13)

1.一种半导体制作工艺，包括：
提供包括光学波导半导体结构的晶圆；
通过各向异性湿蚀刻工艺选择性地蚀刻所述光学波导半导体结构以在所述光学波导半导体结构上形成成角度的半导体侧壁表面；以及
处理位于所述光学波导半导体结构上的所述成角度的半导体侧壁表面以形成用于将光学信号偏转到平行于主晶圆衬底表面的侧面内或外的镜；
其中处理所述成角度的半导体侧壁表面包括：
在所述光学波导半导体结构的所述成角度的半导体侧壁表面上选择性地形成一个或多个图案化的氧化保护层以暴露所述光学波导半导体结构的限定第一成角度的半导体侧壁表面的第一部分并且覆盖所述光学波导半导体结构的第二部分；
用半导体氧化工艺氧化所述光学波导半导体结构的所述第一部分以产生带有大致平行于所述第一成角度的半导体侧壁表面在氧化之前所在位置的成角度的氧化物侧壁表面的氧化层；
移除至少所述一个或多个图案化的氧化保护层以在所述晶圆内形成凹口；以及
在所述凹口内从所述光学波导半导体结构的至少第二部分生长外延半导体层，以在所述外延半导体层和所述成角度的氧化物侧壁表面之间的接口处形成所述镜。
2.一种半导体制作工艺，包括：
提供包括光学波导半导体结构的晶圆；
通过各向异性湿蚀刻工艺选择性地蚀刻所述光学波导半导体结构以在所述光学波导半导体结构上形成成角度的半导体侧壁表面；以及
处理位于所述光学波导半导体结构上的所述成角度的半导体侧壁表面以形成用于将光学信号偏转到平行于主晶圆衬底表面的侧面内或外的镜；
其中处理所述成角度的半导体侧壁表面包括：
选择性地形成一个或多个图案化的氧化保护层以覆盖所述光学波导半导体结构的第一成角度的半导体侧壁表面并且暴露所述光学波导半导体结构的第二成角度的半导体侧壁表面；
用半导体氧化过程氧化所述第二成角度的半导体侧壁表面以产生大致平行于所述第二成角度的半导体侧壁表面在氧化之前所在位置的氧化物镜层；
移除至少所述一个或多个图案化的氧化保护层以在所述晶圆内形成暴露所述第一成角度的半导体侧壁表面的凹口；以及
在所述凹口内从至少所述第一成角度的半导体侧壁表面生长外延半导体层，以在所述外延半导体层和所述氧化物镜层之间的接口处形成所述镜。
3.根据权利要求1或2所述的工艺，其中提供所述晶圆包括提供包括形成于埋氧化层之上的光学波导硅层的绝缘体上半导体衬底。
4.根据权利要求1或2所述的工艺，其中提供所述晶圆包括提供带有形成于与所述镜光学对齐的SOI衬底内的光学穿过半导体通孔的绝缘体上半导体(SOI)衬底。
5.根据权利要求1或2所述的工艺，其中所述光学波导半导体结构包括位于埋氧化层之上的硅层。
6.根据权利要求1或2所述的工艺，其中所述各向异性湿蚀刻工艺包括一种具有高晶面选择性的蚀刻剂，所述蚀刻剂包括由KOH、EDP、TMAH、N2H4和CsOH形成的组的中的至少一个。
7.根据权利要求1或2所述的工艺，其中所述各向异性湿蚀刻工艺包括产生与半导体侧壁表面成45度的第一凹口的硅依赖方向的湿蚀刻工艺。
8.根据权利要求1所述的工艺，其中氧化所述光学波导半导体结构的所述第一部分包括执行局部硅氧化(LOCOS)工艺以热氧化所述光学波导半导体结构的所述第一部分。
9.根据权利要求4所述的工艺，其中处理所述成角度的半导体侧壁表面包括：
选择性地形成一个或多个图案化的介电镜层以直接覆盖与形成于所述衬底内的所述光学穿过硅通孔对齐的所述光学波导半导体结构的第一成角度的半导体侧壁表面，并且暴露所述光学波导半导体结构的第二成角度的半导体侧壁表面；以及
通过从所述光学波导半导体结构的至少所暴露的第二成角度的半导体侧壁表面生长外延半导体层，在所述第一成角度的半导体侧壁表面上的所述一个或多个图案的介电镜层之上形成平面化光学半导体层。
10.根据权利要求1或2所述的工艺，其中处理所述成角度的半导体侧壁表面包括形成用于将光学信号垂直地偏转到所述侧面内或外的镜。
11.一种半导体制作方法，包括：
提供包括半导体光束结构的晶圆；
在所述半导体光束结构之上形成图案化的蚀刻掩模层，以提供位于预定光学镜位置的第一蚀刻口；
通过各向异性湿蚀刻工艺使用所述图案化的蚀刻掩模层选择性地蚀刻所述半导体光束结构以在带有第一成角度的侧壁表面的所述半导体光束结构内形成第一凹口；
使用所述第一成角度的侧壁表面形成带有第二成角度的侧壁表面的介电结构，其中所述介电结构的所述第二成角度的侧壁表面被用于形成用于将光学信号偏转到平行于所述半导体光束结构的主侧面的侧面内或外的光学镜；
其中使用所述第一成角度的侧壁表面以形成所述介电结构包括：
选择性地形成一个或多个图案化的介电层以覆盖所述半导体光束结构的第一成角度的半导体侧壁表面和所述半导体光束结构的限定所述第一成角度的半导体侧壁表面的第一部分，并且暴露所述半导体光束结构的限定第二成角度的半导体侧壁表面的第二部分；
氧化所述半导体光束结构的所述第二部分以在所述预定光学镜位置产生带有成角度的氧化物侧壁表面的氧化物层；
移除所述一个或多个图案化的介电层以在所述预定光学镜位置的至少所述成角度的氧化物侧壁表面之上形成第二凹口；以及
在所述第二凹口内从所述半导体光束结构的至少所述第一部分生长外延半导体层，以在所述外延半导体层和所述成角度的氧化物侧壁表面之间的接口处形成所述光学镜。
12.根据权利要求11所述的方法，其中选择性蚀刻所述半导体光束结构包括应用一种有高晶面选择性的各向异性湿蚀刻剂，所述蚀刻剂选自由KOH、EDP、TMAH、N2H4或CsOH形成的组。
13.根据权利要求12所述的方法，其中所述各向异性湿蚀刻剂包括产生与半导体侧壁表面成45度的第一凹口的硅依赖方向的湿蚀刻剂。
CN201410205357.3A 2013-06-10 2014-05-15 光学底板镜 Active CN104241090B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/914,178 2013-06-10
US13/914,178 US9810843B2 (en) 2013-06-10 2013-06-10 Optical backplane mirror

Publications (2)

Publication Number Publication Date
CN104241090A CN104241090A (zh) 2014-12-24
CN104241090B true CN104241090B (zh) 2018-09-25

Family

ID=51062640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410205357.3A Active CN104241090B (zh) 2013-06-10 2014-05-15 光学底板镜

Country Status (3)

Country Link
US (1) US9810843B2 (zh)
EP (1) EP2813873B1 (zh)
CN (1) CN104241090B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9766409B2 (en) 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9435952B2 (en) 2013-06-10 2016-09-06 Freescale Semiconductor, Inc. Integration of a MEMS beam with optical waveguide and deflection in two dimensions
US9810843B2 (en) 2013-06-10 2017-11-07 Nxp Usa, Inc. Optical backplane mirror
US10230458B2 (en) * 2013-06-10 2019-03-12 Nxp Usa, Inc. Optical die test interface with separate voltages for adjacent electrodes
US9261556B2 (en) 2013-06-10 2016-02-16 Freescale Semiconductor, Inc. Optical wafer and die probe testing
US9442254B2 (en) 2013-06-10 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for beam control with optical MEMS beam waveguide
EP2881773B1 (en) * 2013-12-03 2018-07-11 ams AG Semiconductor device with integrated mirror and method of producing a semiconductor device with integrated mirror
FI127415B (en) * 2015-04-16 2018-05-31 Turun Yliopisto Preparation of foreign oxide in a semiconductor
GB2563278B (en) * 2017-06-09 2022-10-26 Univ Southampton Optoelectronic device and method of manufacturing thereof
GB2566673B (en) * 2017-07-21 2022-10-26 Flexenable Ltd Thin-Film Transistor (TFT) Architecture for Liquid Crystal Displays
EP3665491A1 (de) 2017-08-07 2020-06-17 JENOPTIK Optical Systems GmbH Lagetole ranzunempfindliches kontaktierungsmodul zur kontaktierung optoelektronischer chips
GB2572426B (en) 2018-03-29 2021-05-12 Rockley Photonics Ltd Waveguide mirror and method of fabricating a waveguide mirror
GB2594152B (en) * 2018-03-29 2022-03-02 Rockley Photonics Ltd Waveguide mirror and method of fabricating a waveguide mirror
CN109188619A (zh) * 2018-09-29 2019-01-11 北京航天时代光电科技有限公司 一种用于光纤耦合对准的固定装置及方法
US10641953B1 (en) * 2018-10-26 2020-05-05 Arm Limited Optical waveguide connecting device
JP2020148830A (ja) * 2019-03-11 2020-09-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11500157B1 (en) * 2019-03-22 2022-11-15 Ciena Corporation Silicon Selective Epitaxial Growth (SEG) applied to a Silicon on Insulator (SOI) wafer to provide a region of customized thickness
US20220283366A1 (en) * 2019-08-23 2022-09-08 Nippon Telegraph And Telephone Corporation Optical Circuit
US11169328B2 (en) * 2019-09-20 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic structure and method for forming the same
US11585981B2 (en) * 2020-04-15 2023-02-21 Hirose Electric Co., Ltd. Multi-mode waveguide system and connector for photonic integrated circuit
US20220352119A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package having stress relief structure
US20220357538A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded silicon photonics chip in a multi-die package
CN115547814B (zh) * 2022-11-25 2023-03-28 杭州光智元科技有限公司 半导体结构及其制造方法、芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441266A (zh) * 2002-02-28 2003-09-10 松下电器产业株式会社 三维光学波导及其制造方法、光学模块和光学传输系统

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130342A (en) 1977-05-31 1978-12-19 Sperry Rand Corporation Passive optical channel crossover, switch and bend structure
DE3203929A1 (de) 1982-02-05 1983-08-11 Siemens AG, 1000 Berlin und 8000 München Loesbare kupplung fuer lichtleiter
FR2547071B1 (fr) 1983-05-31 1986-02-14 Cit Alcatel Dispositif opto-electronique de commutation spatiale
US4828358A (en) 1988-03-03 1989-05-09 American Telephone And Telegraph Company, At&T Bell Laboratories Testing in the manufacture, operation, and maintenance of optical device assemblies
JP2718013B2 (ja) 1989-01-12 1998-02-25 住友電気工業株式会社 光ファイバ配線装置
US5321498A (en) 1991-12-28 1994-06-14 Electronics & Telecommunications Research Institute Planar integrated crossover optical system
US5483174A (en) 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
US5371817A (en) 1993-02-16 1994-12-06 Eastman Kodak Company Multichannel optical waveguide page scanner with individually addressable electro-optic modulators
US5534784A (en) 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5963554A (en) 1995-12-26 1999-10-05 Samsung Electronics Co., Ltd. ATM switch device constructed from Banyan network and its installation method
US5631571A (en) 1996-04-03 1997-05-20 The United States Of America As Represented By The Secretary Of The Air Force Infrared receiver wafer level probe testing
KR100261230B1 (ko) 1997-07-14 2000-07-01 윤종용 집적광학 광 강도 변조기 및 그 제조방법
US6049641A (en) 1998-02-24 2000-04-11 Gemfire Corporation Connection system for optical redundancy
KR100329208B1 (ko) 1998-06-18 2002-03-21 니시무로 타이죠 기능소자와 그 제조방법 및 이 기능소자를 이용한 광디스크장치
JP4258860B2 (ja) 1998-09-04 2009-04-30 セイコーエプソン株式会社 光伝達手段を備えた装置
US6690845B1 (en) 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6222954B1 (en) 1999-09-17 2001-04-24 Light Bytes, Inc. Fault-tolerant fiber-optical beam control modules
US6477303B1 (en) 2000-05-15 2002-11-05 Litton Systems, Inc. MEMS optical backplane interface
US6335224B1 (en) 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
US7555333B2 (en) 2000-06-19 2009-06-30 University Of Washington Integrated optical scanning image acquisition and display
KR100837987B1 (ko) 2000-06-21 2008-06-16 텍사스 인스트루먼츠 인코포레이티드 용해 수지를 이용하는 마이크로 전기기계 시스템 장치의재코팅 방법
US6650810B1 (en) 2000-08-15 2003-11-18 Physical Optics Corporation Tunable filter
US7440449B2 (en) 2000-10-06 2008-10-21 Irvine Sensors Corp. High speed switching module comprised of stacked layers incorporating t-connect structures
US6985219B2 (en) 2000-12-21 2006-01-10 Credence Systems Corporation Optical coupling for testing integrated circuits
US7071025B2 (en) 2000-12-29 2006-07-04 Texas Instruments Incorporated Separating wafers coated with plastic films
US7183633B2 (en) 2001-03-01 2007-02-27 Analog Devices Inc. Optical cross-connect system
US6686993B1 (en) 2001-03-05 2004-02-03 Analog Devices, Inc. Probe card for testing optical micro electromechanical system devices at wafer level
US6678437B2 (en) 2001-03-30 2004-01-13 Analog Devices, Inc. Method of and architecture for optically switching light communication signals in fiber optic networks and the like
CN1152237C (zh) 2001-03-30 2004-06-02 清华大学 基于微机电技术的微型导航系统
US7061450B2 (en) 2001-04-09 2006-06-13 Microvision, Inc. Electronically scanned beam display
US6694073B2 (en) 2001-04-13 2004-02-17 Movaz Networks, Inc. Reconfigurable free space wavelength cross connect
US6970634B2 (en) 2001-05-04 2005-11-29 Cascade Microtech, Inc. Fiber optic wafer probe
JP2002357773A (ja) 2001-06-04 2002-12-13 Olympus Optical Co Ltd 光学コンポーネントとそれを用いた内視鏡、内視鏡光学系
US20030017640A1 (en) 2001-07-23 2003-01-23 Motorola, Inc. Optical interconnect and method for fabricating an optical interconnect in a photosensitive material
US6850081B1 (en) 2001-07-26 2005-02-01 Advanced Micro Devices, Inc. Semiconductor die analysis via fiber optic communication
US6556285B1 (en) 2001-08-20 2003-04-29 Glimmerglass Networks, Inc. Method and apparatus for optical beam alignment detection and control
US7295783B2 (en) 2001-10-09 2007-11-13 Infinera Corporation Digital optical network architecture
US6865311B2 (en) 2001-11-02 2005-03-08 Oplink Communications, Inc. Re-configurable dispersion compensation module (RDCM)
NL1019637C2 (nl) * 2001-12-21 2003-07-09 Lionix B V Inrichting en werkwijze voor het inkoppelen van licht in een vlakke golfgeleider, inrichting en werkwijze voor het uitkoppelen van licht uit een vlakke golfgeleider, en werkwijzen voor het vervaardigen van dergelijke inrichtingen.
US7020363B2 (en) 2001-12-28 2006-03-28 Intel Corporation Optical probe for wafer testing
US6765396B2 (en) 2002-04-04 2004-07-20 Freescale Semiconductor, Inc. Method, apparatus and software for testing a device including both electrical and optical portions
US7180929B2 (en) 2002-04-18 2007-02-20 Intel Corporation Wafer-level test structure for edge-emitting semiconductor lasers
US6909830B2 (en) 2002-07-16 2005-06-21 Enablence Holdings Llc Method and apparatus for on-wafer testing of an individual optical chip
US7016569B2 (en) 2002-07-31 2006-03-21 Georgia Tech Research Corporation Back-side-of-die, through-wafer guided-wave optical clock distribution networks, method of fabrication thereof, and uses thereof
US20040027644A1 (en) 2002-08-09 2004-02-12 Lockheed Martin Corporation Programmable photonic device and method
US6950570B1 (en) 2002-08-13 2005-09-27 Active Optical Networks, Inc. Integrated fiber, sensor and lens arrays for optical networks
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP4095404B2 (ja) 2002-10-25 2008-06-04 キヤノン株式会社 光接続装置、光電気混載装置、及びこれを用いた電子機器
US7184626B1 (en) 2003-04-07 2007-02-27 Luxtera, Inc Wafer-level testing of optical and optoelectronic chips
US7450812B2 (en) 2003-05-06 2008-11-11 Rosemount Inc. Compensated variable optical attenuator
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US6936491B2 (en) 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US6815973B1 (en) 2003-06-13 2004-11-09 Xilinx, Inc. Optical testing port and wafer level testing without probe cards
US7982765B2 (en) 2003-06-20 2011-07-19 Microvision, Inc. Apparatus, system, and method for capturing an image with a scanned beam of light
JP4090402B2 (ja) 2003-07-30 2008-05-28 日本オプネクスト株式会社 半導体光増幅器及びそれを用いた光モジュ−ル
DE202004021093U1 (de) 2003-12-24 2006-09-28 Cascade Microtech, Inc., Beaverton Aktiver Halbleiterscheibenmessfühler
CA2490603C (en) 2003-12-24 2012-12-11 National Research Council Of Canada Optical off-chip interconnects in multichannel planar waveguide devices
US7271461B2 (en) 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
WO2005094530A2 (en) 2004-03-24 2005-10-13 Sioptical, Inc. Optical crossover in thin silicon
US7016564B1 (en) 2004-08-26 2006-03-21 Nortel Networks Limited Apparatus for switching optical signals
US7379191B2 (en) 2005-05-20 2008-05-27 The Boeing Company Optical MEMS wavefront diagnostic transceivers and receiver
WO2006136194A1 (en) 2005-06-24 2006-12-28 Telecom Italia S.P.A. Method for fabricating a turning mirror for optical devices
US7569926B2 (en) 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US7529443B2 (en) 2005-10-31 2009-05-05 Tellabs Operations, Inc. Beam steering element with built-in detector and system for use thereof
US7215845B1 (en) 2006-01-20 2007-05-08 Apic Corporation Optical interconnect architecture
US7474420B2 (en) 2006-03-30 2009-01-06 Timbre Technologies, Inc. In-die optical metrology
US8867868B2 (en) 2006-10-03 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
US7639912B2 (en) 2007-01-31 2009-12-29 Hewlett-Packard Development Company, L.P. Apparatus and method for subterranean distribution of optical signals
KR101078518B1 (ko) 2007-03-09 2011-10-31 오무론 가부시키가이샤 패키지의 제조 방법, 패키지, 광 모듈 및 일체 성형용 금형
US7778501B2 (en) 2007-04-03 2010-08-17 Hewlett-Packard Development Company, L.P. Integrated circuits having photonic interconnect layers and methods for fabricating same
US7444042B1 (en) 2007-05-25 2008-10-28 National Semiconductor Corporation Optical switch
US7630603B2 (en) * 2007-07-26 2009-12-08 Hewlett-Packard Development Company, L.P. Optical waveguide ring resonator with photo-tunneling input/output port
TW200919593A (en) 2007-10-18 2009-05-01 Asia Pacific Microsystems Inc Elements and modules with micro caps and wafer level packaging method thereof
US7532785B1 (en) 2007-10-23 2009-05-12 Hewlett-Packard Development Company, L.P. Photonic interconnects for computer system devices
US8064739B2 (en) 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
US8260151B2 (en) * 2008-04-18 2012-09-04 Freescale Semiconductor, Inc. Optical communication integration
US8014682B2 (en) 2008-04-18 2011-09-06 Freescale Semiconductor, Inc. Free-space optical communication system
US8032030B2 (en) 2008-05-30 2011-10-04 Freescale Semiconductor, Inc. Multiple core system
US8267562B2 (en) 2009-03-18 2012-09-18 Siemens Industry, Inc. Multi-pole circuit breaker light guide trip indicator and installation method
US8916874B2 (en) 2009-04-01 2014-12-23 Oclaro Technology Limited Sacrificial waveguide test structures
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
EP2454787B1 (en) 2009-07-13 2018-02-28 Oclaro Technology Limited Integrated photodiode wavelength monitor
US8004080B2 (en) 2009-09-04 2011-08-23 Freescale Smeiconductor, Inc. Edge mounted integrated circuits with heat sink
US8267583B2 (en) 2009-10-19 2012-09-18 Oracle America, Inc. Three-dimensional macro-chip including optical interconnects
US8442368B1 (en) 2010-01-22 2013-05-14 The Ohio State University Research Foundation Cantilever couplers for intra-chip coupling to photonic integrated circuits
US9341792B2 (en) * 2010-06-29 2016-05-17 Cisco Technology, Inc. Vent structures for encapsulated components on an SOI-based photonics platform
US8290319B2 (en) 2010-08-25 2012-10-16 Oracle America, Inc. Optical communication in a ramp-stack chip package
KR101703096B1 (ko) * 2010-09-02 2017-02-07 삼성전자 주식회사 반도체 장치의 제조방법
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US9711947B2 (en) * 2010-12-20 2017-07-18 Hewlett Packard Enterprise Development Lp Vertical-cavity surface-emitting laser system and method for fabricating the same
JP2012151157A (ja) 2011-01-17 2012-08-09 Hitachi Ltd 水平共振器垂直出射レーザとその製造方法及び受光素子、並びに水平共振器垂直出射レーザアレイ
US20120324156A1 (en) 2011-06-17 2012-12-20 Naveen Muralimanohar Method and system of organizing a heterogeneous memory architecture
US9164231B2 (en) 2011-08-08 2015-10-20 Oracle International Corporation Ultra-compact photodetector on an optical waveguide
CN105336748B (zh) 2012-01-18 2019-05-03 斯考皮欧技术有限公司 Cmos电子器件与光子器件的垂直集成
US8750660B2 (en) 2012-02-09 2014-06-10 Mellanox Technologies Ltd. Integrated optical interconnect
US9557478B2 (en) 2012-08-28 2017-01-31 Acacia Communications, Inc. Electronic and optical co-packaging of coherent transceiver
WO2014130950A1 (en) 2013-02-25 2014-08-28 Reano Ronald M On-chip optical polarization controller
US9435952B2 (en) 2013-06-10 2016-09-06 Freescale Semiconductor, Inc. Integration of a MEMS beam with optical waveguide and deflection in two dimensions
US9091820B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Communication system die stack
US9810843B2 (en) 2013-06-10 2017-11-07 Nxp Usa, Inc. Optical backplane mirror
US9261556B2 (en) 2013-06-10 2016-02-16 Freescale Semiconductor, Inc. Optical wafer and die probe testing
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US10230458B2 (en) 2013-06-10 2019-03-12 Nxp Usa, Inc. Optical die test interface with separate voltages for adjacent electrodes
US9766409B2 (en) 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9442254B2 (en) 2013-06-10 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for beam control with optical MEMS beam waveguide

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441266A (zh) * 2002-02-28 2003-09-10 松下电器产业株式会社 三维光学波导及其制造方法、光学模块和光学传输系统

Also Published As

Publication number Publication date
EP2813873A1 (en) 2014-12-17
US9810843B2 (en) 2017-11-07
CN104241090A (zh) 2014-12-24
EP2813873B1 (en) 2017-03-29
US20140363120A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
CN104241090B (zh) 光学底板镜
US9094135B2 (en) Die stack with optical TSVs
JP6172679B2 (ja) 光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および光結合構造のための製造方法
KR102059891B1 (ko) 집적 도파관 커플러
US9995881B1 (en) TSV compatible fiber array coupler for silicon photonics
US6888989B1 (en) Photonic chip mounting in a recess for waveguide alignment and connection
CN105026966B (zh) 光子装置结构及制造方法
US10466415B2 (en) Semiconductor device and method of manufacturing the same
CN109477936A (zh) 集成结构以及其制造方法
US20200393622A1 (en) Laser patterned adapters with waveguides and etched connectors for low cost alignment of optics to chips
KR102007258B1 (ko) 광전 집적회로 기판의 제조방법
US20230003943A1 (en) Manufacture of semiconductor device with optical transmission channel between optical coupler and outside of the semiconductor device
US9709748B2 (en) Frontside coupled waveguide with backside optical connection using a curved spacer
CN116314232A (zh) 半导体结构及其形成方法
CN110361810A (zh) 光学集成电路
US8948224B2 (en) Semiconductor laser device and method of fabricating the same
US9897753B2 (en) Optical device and method of manufacturing the same
TW202229950A (zh) 光子裝置
KR101645256B1 (ko) 벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법
US20130163919A1 (en) Optoelectronic chips including coupler region and methods of manufacturing the same
JP6155947B2 (ja) シリコン光導波路装置の製造方法
CN108886236A (zh) 用于硅光子学中的iii-v芯片的宽带后视镜
US10578805B2 (en) Semiconductor device and manufacturing method thereof
CN111562688A (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
CN113490872A (zh) 光耦合器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

GR01 Patent grant
GR01 Patent grant