CN116314232A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN116314232A
CN116314232A CN202310401842.7A CN202310401842A CN116314232A CN 116314232 A CN116314232 A CN 116314232A CN 202310401842 A CN202310401842 A CN 202310401842A CN 116314232 A CN116314232 A CN 116314232A
Authority
CN
China
Prior art keywords
layer
waveguide
region
ridge waveguide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310401842.7A
Other languages
English (en)
Inventor
苏悦阳
郑凯
夏初晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Ic Technology Innovation Center Beijing Co ltd
Original Assignee
North Ic Technology Innovation Center Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Ic Technology Innovation Center Beijing Co ltd filed Critical North Ic Technology Innovation Center Beijing Co ltd
Priority to CN202310401842.7A priority Critical patent/CN116314232A/zh
Publication of CN116314232A publication Critical patent/CN116314232A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本申请提供半导体结构及其形成方法，所述半导体结构包括：SOI衬底，所述SOI衬底包括底硅层、绝缘层和顶硅层，所述SOI衬底包括光栅区域、第一波导区域、第二波导区域和第三波导区域；第一脊型波导，位于所述第一波导区域的顶硅层中；光栅结构，所述光栅结构包括位于所述光栅区域的顶硅层中的第一部分以及位于所述第一部分上方的第二部分，所述第二部分和第一部分为同步刻蚀形成。本申请提供一种半导体结构及其形成方法，可以降低硅基光电子无源器件的工艺难度。

Description

半导体结构及其形成方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
硅基光电子无源器件集成工艺，可以实现包括条形波导、脊形波导、边缘耦合器、垂直耦合光栅、方向耦合器、微环谐振器、星型耦合器、阵列波导光栅、偏振分束器等硅光子无源器件的制备。
然而目前的硅基光电子无源器件形成工艺仍然存在缺陷，因此有必要提供更有效、更可靠的技术方案。
发明内容
本申请提供一种半导体结构及其形成方法，可以降低硅基光电子无源器件的工艺难度，提高器件可靠性。
本申请的一个方面提供一种半导体结构的形成方法，包括：提供SOI衬底，所述SOI衬底包括底硅层、绝缘层和顶硅层，所述SOI衬底包括光栅区域、第一波导区域、第二波导区域和第三波导区域；在所述SOI衬底表面依次形成氧化层、多晶硅层和硬掩膜层；执行第一刻蚀工艺，刻蚀所述第一波导区域和第二波导区域中的硬掩膜层、多晶硅层、氧化层和顶硅层，在所述第一波导区域和第二波导区域的顶硅层中形成预备第一脊型波导；执行第二刻蚀工艺，刻蚀所述光栅区域中的硬掩膜层、多晶硅层、氧化层和顶硅层，形成光栅结构，并使所述预备第一脊型波导转化为第一脊型波导，所述光栅结构包括位于所述顶硅层中的第一部分以及位于所述多晶硅层中的第二部分。
在本申请的一些实施例中，所述第一刻蚀工艺包括：在所述硬掩膜层表面形成图案化的第一光阻层，所述图案化的第一光阻层定义所述第一脊型波导的位置；以所述图案化的第一光阻层为掩膜刻蚀所述硬掩膜层、多晶硅层、氧化层和顶硅层形成所述预备第一脊型波导；去除所述图案化的第一光阻层。
在本申请的一些实施例中，在所述第二刻蚀工艺中，还刻蚀所述第二波导区域中的预备第一脊型波导使所述预备第一脊型波导转化为条形波导，以及刻蚀所述第三波导区域中的硬掩膜层、多晶硅层、氧化层和顶硅层，在所述第三波导区域的顶硅层中形成第二脊型波导。
在本申请的一些实施例中，所述第二刻蚀工艺包括：在所述SOI衬底上形成覆盖所述SOI衬底的抗反射层并在所述抗反射层表面形成图案化的第二光阻层，所述图案化的第二光阻层定义所述光栅结构、第二脊型波导和条形波导的位置；以所述图案化的第二光阻层为掩膜刻蚀所述抗反射层、硬掩膜层、多晶硅层、氧化层和顶硅层形成所述光栅结构、第二脊型波导和条形波导；去除所述图案化的第二光阻层和抗反射层。
在本申请的一些实施例中，所述预备第一脊型波导包括主体部和从所述主体部底端向两侧延伸的延伸部，所述第二刻蚀工艺刻蚀去除所述第二波导区域中的预备第一脊型波导的延伸部使所述预备第一脊型波导转化为条形波导。
在本申请的一些实施例中，所述第二脊型波导包括主体部和从所述主体部底端向两侧延伸的延伸部，所述第二脊型波导的延伸部厚度大于所述第一脊型波导的延伸部厚度。
在本申请的一些实施例中，所述半导体结构的形成方法还包括：在所述SOI衬底上形成覆盖所述SOI衬底的第一介质层，所述第一介质层的顶面与所述硬掩膜层的顶面共面；去除高于所述多晶硅层顶面的硬掩膜层和第一介质层；执行第三刻蚀工艺去除所述第一波导区域、第二波导区域和第三波导区域中高于所述氧化层顶面的多晶硅层和第一介质层；在所述SOI衬底上形成覆盖所述SOI衬底的第二介质层。
在本申请的一些实施例中，所述第三刻蚀工艺包括：在所述多晶硅层和第一介质层表面形成图案化的第三光阻层，所述图案化的第三光阻层暴露所述第一波导区域、第二波导区域和第三波导区域的多晶硅层和第一介质层；以所述图案化的第三光阻层为掩膜刻蚀所述多晶硅层和第一介质层至所述氧化层表面去除所述第一波导区域、第二波导区域和第三波导区域中高于所述氧化层顶面的多晶硅层和第一介质层；去除所述图案化的第三光阻层。
本申请的另一个方面还提供一种半导体结构，包括：SOI衬底，所述SOI衬底包括底硅层、绝缘层和顶硅层，所述SOI衬底包括光栅区域、第一波导区域、第二波导区域和第三波导区域；第一脊型波导，位于所述第一波导区域的顶硅层中；光栅结构，所述光栅结构包括位于所述光栅区域的顶硅层中的第一部分以及位于所述第一部分上方的第二部分，所述第二部分和第一部分为同步刻蚀形成。
在本申请的一些实施例中，所述半导体结构还包括：条形波导和第二脊型波导，所述条形波导位于所述第二波导区域的顶硅层中，所述第二脊型波导位于所述第三波导区域的顶硅层中，所述条形波导和第二脊型波导为同步刻蚀形成。
在本申请的一些实施例中，所述第一脊型波导包括主体部和从所述主体部底端向两侧延伸的延伸部，所述第二脊型波导包括主体部和从所述主体部底端向两侧延伸的延伸部，所述第二脊型波导的延伸部厚度大于所述第一脊型波导的延伸部厚度。
在本申请的一些实施例中，所述半导体结构还包括：氧化层，位于所述光栅结构的第一部分顶面、所述第一脊型波导的顶面、所述条形波导的顶面和所述第二脊型波导的顶面；第一介质层，覆盖所述SOI衬底，所述第一介质层顶面与所述氧化层顶面共面；第二介质层，覆盖所述SOI衬底。
本申请提供一种半导体结构及其形成方法，光栅结构的第一部分和第二部分为同步刻蚀形成，因此光栅结构的第一部分和第二部分的对准精度高，可以提高光栅耦合效率，从而提高器件性能；第二脊型波导与条形波导同步刻蚀形成，减少一张高精度光罩的使用，可以降低硅基光电子无源器件的工艺难度。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。
其中：
图1至图14为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
基于绝缘体上硅(Silicon On Insulator，SOI)衬底，硅基光电子无源器件的制备主要由三种深度的波导成型工艺以及一种多晶硅光栅成型工艺来实现，包括：1)条形波导工艺，刻蚀深度常规为150纳米至220纳米，将SOI的顶硅层进行全刻蚀；2)深脊形波导工艺，刻蚀深度常规为70纳米至150纳米，部分刻蚀顶硅，也可用于调制器制备；3)浅脊形波导工艺，刻蚀深度常规为0至70纳米，常规同步进行硅光栅刻蚀用于垂直耦合测试；4)多晶硅光栅工艺，对硅光栅耦合效率有提高效果。
然而上述制备工艺中仍然存在以下缺陷：1)硅光栅和多晶硅光栅为两步成型，硅光栅和多晶硅光栅在垂直方向上容易出现尺寸不匹配或套刻精度不足的问题，影响光栅耦合效率；2)考虑到精度问题，上述四步工艺需要四层精度较高的光罩来实现，增加了工艺难度。
针对上述问题，本申请提供一种半导体结构及其形成方法，光栅结构的第一部分和第二部分为同步刻蚀形成，因此光栅结构的第一部分和第二部分的对准精度高，可以提高光栅耦合效率，从而提高器件性能和可靠性；第二脊型波导与条形波导同步刻蚀形成，减少一张高精度光罩的使用，可以降低硅基光电子无源器件的工艺难度。
图1至图14为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。下面结合附图对本申请实施例所述的半导体结构的形成方法进行详细说明。
参考图1所示，提供SOI衬底100，所述SOI衬底100包括底硅层101、绝缘层102和顶硅层103，所述SOI衬底100包括光栅区域111、第一波导区域112、第二波导区域113和第三波导区域114。具体地，所述SOI(绝缘体上硅)衬底100包括底硅层101、位于所述底硅层101表面的绝缘层102以及位于所述绝缘层102表面的顶硅层103。
在本申请的一些实施例中，本申请的半导体结构例如为一种基于SOI衬底的硅基光电子无源器件。
在本申请的一些实施例中，所述底硅层101的材料为硅，所述绝缘层102的材料为二氧化硅，所述顶硅层103的材料为硅。绝缘体上硅衬底(SOI衬底)是半导体结构中常见的衬底结构，因此这里不再对所述绝缘体上硅衬底100的形成过程以及详细结构进行说明。
在本申请的一些实施例中，所述光栅区域111用于形成光栅结构，所述第一波导区域112用于形成第一脊型波导(深脊型波导)，所述第二波导区域113用于形成条形波导，所述第三波导区域114用于形成第二脊型波导(浅脊型波导)。所述光栅区域111、第一波导区域112、第二波导区域113和第三波导区域114可以相邻或不相邻。
参考图2所示，在所述SOI衬底100表面依次形成氧化层120、多晶硅层130和硬掩膜层140。
在本申请的一些实施例中，所述氧化层120的材料例如为硅。形成所述氧化层120的方法包括热氧化工艺或化学气相沉积工艺等。
在本申请的一些实施例中，所述多晶硅层130的材料为多晶硅。所述多晶硅层130用于形成光栅结构，因此所述多晶硅层130的材料也可以是其他适合制作光栅结构的材料。形成所述多晶硅层130的方法包括化学气相沉积工艺或物理气相沉积工艺等。
在本申请的一些实施例中，所述硬掩膜层140的材料例如为氮化硅、氧化硅、氮氧化硅、硅碳氮、氮化钛等。形成所述硬掩膜层140的方法包括化学气相沉积工艺或物理气相沉积工艺等。
参考图3至图5所示，执行第一刻蚀工艺，刻蚀所述第一波导区域112和第二波导区域113中的硬掩膜层140、多晶硅层130、氧化层120和顶硅层103，在所述第一波导区域112和第二波导区域113的顶硅层103中形成预备第一脊型波导150a。
在本申请的一些实施例中，所述第一刻蚀工艺包括：参考图3所示，在所述硬掩膜层140表面形成图案化的第一光阻层151，所述图案化的第一光阻层151定义所述第一脊型波导150的位置；参考图4所示，以所述图案化的第一光阻层151为掩膜刻蚀所述硬掩膜层140、多晶硅层130、氧化层120和顶硅层103形成所述预备第一脊型波导150a；参考图5所示，去除所述图案化的第一光阻层151。
所述预备第一脊型波导150a指的是：第一脊型波导150的结构已经形成，然而该第一脊型波导150与其他结构仍然连在一起，没有独立，后续需要使预备第一脊型波导150a与其他结构独立，转化为真正的第一脊型波导150。
在本申请的一些实施例中，所述预备第一脊型波导150包括主体部和从所述主体部底端向两侧延伸的延伸部。所述预备第一脊型波导150呈“凸”字型，所述主体部为“凸”字中间的部分，所述延伸部为“凸”字两边的部分。所述预备第一脊型波导150的延伸部的厚度为1至220纳米。
参考图6至图8所示，执行第二刻蚀工艺，刻蚀所述光栅区域111中的硬掩膜层140、多晶硅层130、氧化层120和顶硅层103，形成光栅结构180，并使所述预备第一脊型波导150a与其他结构独立，转化为真正的第一脊型波导150。所述光栅结构180包括位于所述顶硅层103中的第一部分181以及位于所述多晶硅层130中的第二部分182。
在本申请的一些实施例中，在所述第二刻蚀工艺中，还刻蚀所述第二波导区域113中的预备第一脊型波导150a使所述预备第一脊型波导150a转化为条形波导160，以及刻蚀所述第三波导区域114中的硬掩膜层140、多晶硅层130、氧化层120和顶硅层103，在所述第三波导区域114的顶硅层103中形成第二脊型波导170。
在本申请的一些实施例中，所述第二刻蚀工艺包括：参考图6所示，在所述SOI衬底100上形成覆盖所述SOI衬底100的抗反射层190并在所述抗反射层190表面形成图案化的第二光阻层152，所述图案化的第二光阻层152定义所述光栅结构180、第二脊型波导170和条形波导160的位置；参考图7所示，以所述图案化的第二光阻层152为掩膜刻蚀所述抗反射层190、硬掩膜层140、多晶硅层130、氧化层120和顶硅层103形成所述光栅结构180、第二脊型波导170和条形波导160；参考图8所示，去除所述图案化的第二光阻层152和抗反射层190。
在本申请的一些实施例中，所述第二脊型波导170包括主体部和从所述主体部底端向两侧延伸的延伸部，所述第二脊型波导170的延伸部厚度大于所述第一脊型波导150的延伸部厚度。所述第二脊型波导170的延伸部的厚度为1至220纳米。
在本申请的一些实施例中，所述第二刻蚀工艺刻蚀去除所述第二波导区域113中的预备第一脊型波导150a的延伸部使所述预备第一脊型波导150a转化为条形波导160。
在本申请的技术方案中，所述光栅结构180的第一部分181和第二部分182是同步刻蚀形成的，因此所述第一部分181和第二部分182在垂直方向上的对准精度得到保证，且尺寸一致，能够提高光栅结构180的光栅耦合效率，提高器件性能。
在本申请的技术方案中，第二脊型波导170和条形波导160同步形成，节省一张高精度的光照，降低工艺难度，提高工艺效率。
在本申请的一些实施例中，所述SOI衬底100还包括其他结构，例如锗光电二极管、调制器、CMOS晶体管等。锗光电二极管、调制器、CMOS晶体管的形成可以与所述第一脊型波导、第二脊型波导、条形波导的形成工艺集成在一起，即形成所述第一脊型波导、第二脊型波导、条形波导的同时，形成所述锗光电二极管、调制器、CMOS晶体管等结构。只需要改变形成所述第一脊型波导、第二脊型波导、条形波导的光罩结构，在其他区域对应刻蚀形成所述锗光电二极管、调制器、CMOS晶体管的结构即可。
参考图9所示，在所述SOI衬底100上形成覆盖所述SOI衬底100的第一介质层191，所述第一介质层191的顶面与所述硬掩膜层140的顶面共面。
在本申请的一些实施例中，所述第一介质层191的材料例如为氧化硅或氮化硅等。形成所述第一介质层191的方法包括化学气相沉积工艺或物理气相沉积工艺等。
参考图10所示，去除高于所述多晶硅层130顶面的硬掩膜层140和第一介质层191。
在本申请的一些实施例中，去除高于所述多晶硅层130顶面的硬掩膜层140和第一介质层191的方法例如为化学机械研磨工艺。
参考图11至图13所示，执行第三刻蚀工艺去除所述第一波导区域112、第二波导区域113和第三波导区域114中高于所述氧化层120顶面的多晶硅层130和第一介质层191。
在本申请的一些实施例中，所述第三刻蚀工艺包括：参考图11所示，在所述多晶硅层130和第一介质层191表面形成图案化的第三光阻层153，所述图案化的第三光阻层153暴露所述第一波导区域112、第二波导区域113和第三波导区域114的多晶硅层130和第一介质层191；参考图12所示，以所述图案化的第三光阻层153为掩膜刻蚀所述多晶硅层130和第一介质层191至所述氧化层120表面去除所述第一波导区域112、第二波导区域113和第三波导区域114中高于所述氧化层120顶面的多晶硅层13和第一介质层191；参考图13所示，去除所述图案化的第三光阻层153。
参考图14所示，在所述SOI衬底100上形成覆盖所述SOI衬底100的第二介质层192。
在本申请的一些实施例中，所述第二介质层192的材料例如为氧化硅或氮化硅等。形成所述第二介质层192的方法包括化学气相沉积工艺或物理气相沉积工艺等。
在一些工艺中，需要至少四层精度较高的光罩来制备硅基光电子无源器件。而本申请的技术方案中只需要三张光罩(图案化的第一光阻层151、图案化的第二光阻层152和图案化的第三光阻层153)，并且图案化的第三光阻层153不是高精度的光罩，因此本申请的技术方案降低了工艺难度，提高了工艺效率。
本申请提供一种半导体结构的形成方法，光栅结构的第一部分和第二部分为同步刻蚀形成，因此光栅结构的第一部分和第二部分的对准精度高，可以提高光栅耦合效率，从而提高器件性能和可靠性；第二脊型波导与条形波导同步刻蚀形成，减少一张高精度光罩的使用，可以降低硅基光电子无源器件的工艺难度。
本申请的实施例还提供一种半导体结构，参考图14所示，包括：SOI衬底100，所述SOI衬底100包括底硅层101、绝缘层102和顶硅层103，所述SOI衬底100包括光栅区域111、第一波导区域112、第二波导区域113和第三波导区域114；第一脊型波导150，位于所述第一波导区域112的顶硅层103中；光栅结构180，所述光栅结构180包括位于所述光栅区域111的顶硅层103中的第一部分181以及位于所述第一部分181上方的第二部分182，所述第二部分182和第一部分181为同步刻蚀形成。
参考图14所示，所述SOI(绝缘体上硅)衬底100包括底硅层101、位于所述底硅层101表面的绝缘层102以及位于所述绝缘层102表面的顶硅层103。
在本申请的一些实施例中，本申请的半导体结构例如为一种基于SOI衬底的硅基光电子无源器件。
在本申请的一些实施例中，所述底硅层101的材料为硅，所述绝缘层102的材料为二氧化硅，所述顶硅层103的材料为硅。绝缘体上硅衬底(SOI衬底)是半导体结构中常见的衬底结构，因此这里不再对所述绝缘体上硅衬底100的形成过程以及详细结构进行说明。
在本申请的一些实施例中，所述光栅区域111用于形成光栅结构，所述第一波导区域112用于形成第一脊型波导(深脊型波导)，所述第二波导区域113用于形成条形波导，所述第三波导区域114用于形成第二脊型波导(浅脊型波导)。所述光栅区域111、第一波导区域112、第二波导区域113和第三波导区域114可以相邻或不相邻。
在本申请的一些实施例中，所述第一脊型波导150包括主体部和从所述主体部底端向两侧延伸的延伸部。所述第一脊型波导150呈“凸”字型，所述主体部为“凸”字中间的部分，所述延伸部为“凸”字两边的部分。所述第一脊型波导150的延伸部的厚度为1至220纳米。
在本申请的一些实施例中，所述半导体结构还包括：条形波导160和第二脊型波导170，所述条形波导160位于所述第二波导区域113的顶硅层103中，所述第二脊型波导170位于所述第三波导区域114的顶硅层103中，所述条形波导160和第二脊型波导170为同步刻蚀形成。
在本申请的一些实施例中，所述第二脊型波导170包括主体部和从所述主体部底端向两侧延伸的延伸部，所述第二脊型波导170的延伸部厚度大于所述第一脊型波导150的延伸部厚度。所述第二脊型波导170的延伸部的厚度为1至220纳米。
在一些半导体结构中，条形波导和第二脊型波导是分开形成的，因此需要分别使用两张高精度光罩。而本申请的技术方案中所述条形波导160和第二脊型波导170为同步刻蚀形成，只需要使用一张光罩，因此本申请的技术方案降低了工艺难度，提高了工艺效率。
在本申请的一些实施例中，所述SOI衬底100还包括其他结构，例如锗光电二极管、调制器、CMOS晶体管等。
在本申请的一些实施例中，所述半导体结构还包括：氧化层120，位于所述光栅结构180的第一部分181顶面、所述第一脊型波导150的顶面、所述条形波导160的顶面和所述第二脊型波导170的顶面；第一介质层191，覆盖所述SOI衬底100，所述第一介质层191顶面与所述氧化层120顶面共面；第二介质层192，覆盖所述SOI衬底100。
在本申请的一些实施例中，所述氧化层120的材料例如为硅。
在本申请的一些实施例中，所述第一介质层191的材料例如为氧化硅或氮化硅等。
在本申请的一些实施例中，所述第二介质层192的材料例如为氧化硅或氮化硅等。
在本申请的技术方案中，所述光栅结构180的第一部分181和第二部分182是同步刻蚀形成的，因此所述第一部分181和第二部分182在垂直方向上的对准精度得到保证，且尺寸一致，能够提高光栅结构180的光栅耦合效率，提高器件性能。
在本申请的一些实施例中，所述光栅结构180的第一部分181为硅光栅，所述光栅结构180的第二部分182为多晶硅光栅。
本申请提供一种半导体结构及其形成方法，光栅结构的第一部分和第二部分为同步刻蚀形成，因此光栅结构的第一部分和第二部分的对准精度高，可以提高光栅耦合效率，从而提高器件性能和可靠性；第二脊型波导与条形波导同步刻蚀形成，减少一张高精度光罩的使用，可以降低硅基光电子无源器件的工艺难度。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”或者“包括着”，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (12)

1.一种半导体结构的形成方法，其特征在于，包括：
提供SOI衬底，所述SOI衬底包括底硅层、绝缘层和顶硅层，所述SOI衬底包括光栅区域、第一波导区域、第二波导区域和第三波导区域；
在所述SOI衬底表面依次形成氧化层、多晶硅层和硬掩膜层；
执行第一刻蚀工艺，刻蚀所述第一波导区域和第二波导区域中的硬掩膜层、多晶硅层、氧化层和顶硅层，在所述第一波导区域和第二波导区域的顶硅层中形成预备第一脊型波导；
执行第二刻蚀工艺，刻蚀所述光栅区域中的硬掩膜层、多晶硅层、氧化层和顶硅层，形成光栅结构，并使所述预备第一脊型波导转化为第一脊型波导，所述光栅结构包括位于所述顶硅层中的第一部分以及位于所述多晶硅层中的第二部分。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺包括：
在所述硬掩膜层表面形成图案化的第一光阻层，所述图案化的第一光阻层定义所述第一脊型波导的位置；
以所述图案化的第一光阻层为掩膜刻蚀所述硬掩膜层、多晶硅层、氧化层和顶硅层形成所述预备第一脊型波导；
去除所述图案化的第一光阻层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第二刻蚀工艺中，还刻蚀所述第二波导区域中的预备第一脊型波导使所述预备第一脊型波导转化为条形波导，以及刻蚀所述第三波导区域中的硬掩膜层、多晶硅层、氧化层和顶硅层，在所述第三波导区域的顶硅层中形成第二脊型波导。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺包括：
在所述SOI衬底上形成覆盖所述SOI衬底的抗反射层并在所述抗反射层表面形成图案化的第二光阻层，所述图案化的第二光阻层定义所述光栅结构、第二脊型波导和条形波导的位置；
以所述图案化的第二光阻层为掩膜刻蚀所述抗反射层、硬掩膜层、多晶硅层、氧化层和顶硅层形成所述光栅结构、第二脊型波导和条形波导；
去除所述图案化的第二光阻层和抗反射层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述预备第一脊型波导包括主体部和从所述主体部底端向两侧延伸的延伸部，所述第二刻蚀工艺刻蚀去除所述第二波导区域中的预备第一脊型波导的延伸部使所述预备第一脊型波导转化为条形波导。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二脊型波导包括主体部和从所述主体部底端向两侧延伸的延伸部，所述第二脊型波导的延伸部厚度大于所述第一脊型波导的延伸部厚度。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：
在所述SOI衬底上形成覆盖所述SOI衬底的第一介质层，所述第一介质层的顶面与所述硬掩膜层的顶面共面；
去除高于所述多晶硅层顶面的硬掩膜层和第一介质层；
执行第三刻蚀工艺去除所述第一波导区域、第二波导区域和第三波导区域中高于所述氧化层顶面的多晶硅层和第一介质层；
在所述SOI衬底上形成覆盖所述SOI衬底的第二介质层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第三刻蚀工艺包括：
在所述多晶硅层和第一介质层表面形成图案化的第三光阻层，所述图案化的第三光阻层暴露所述第一波导区域、第二波导区域和第三波导区域的多晶硅层和第一介质层；
以所述图案化的第三光阻层为掩膜刻蚀所述多晶硅层和第一介质层至所述氧化层表面去除所述第一波导区域、第二波导区域和第三波导区域中高于所述氧化层顶面的多晶硅层和第一介质层；
去除所述图案化的第三光阻层。
9.一种半导体结构，其特征在于，包括：
SOI衬底，所述SOI衬底包括底硅层、绝缘层和顶硅层，所述SOI衬底包括光栅区域、第一波导区域、第二波导区域和第三波导区域；
第一脊型波导，位于所述第一波导区域的顶硅层中；
光栅结构，所述光栅结构包括位于所述光栅区域的顶硅层中的第一部分以及位于所述第一部分上方的第二部分，所述第二部分和第一部分为同步刻蚀形成。
10.如权利要求9所述的半导体结构，其特征在于，还包括：条形波导和第二脊型波导，所述条形波导位于所述第二波导区域的顶硅层中，所述第二脊型波导位于所述第三波导区域的顶硅层中，所述条形波导和第二脊型波导为同步刻蚀形成。
11.如权利要求10所述的半导体结构，其特征在于，所述第一脊型波导包括主体部和从所述主体部底端向两侧延伸的延伸部，所述第二脊型波导包括主体部和从所述主体部底端向两侧延伸的延伸部，所述第二脊型波导的延伸部厚度大于所述第一脊型波导的延伸部厚度。
12.如权利要求10所述的半导体结构，其特征在于，还包括：
氧化层，位于所述光栅结构的第一部分顶面、所述第一脊型波导的顶面、所述条形波导的顶面和所述第二脊型波导的顶面；
第一介质层，覆盖所述SOI衬底，所述第一介质层顶面与所述氧化层顶面共面；
第二介质层，覆盖所述SOI衬底。
CN202310401842.7A 2023-04-14 2023-04-14 半导体结构及其形成方法 Pending CN116314232A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310401842.7A CN116314232A (zh) 2023-04-14 2023-04-14 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310401842.7A CN116314232A (zh) 2023-04-14 2023-04-14 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116314232A true CN116314232A (zh) 2023-06-23

Family

ID=86799679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310401842.7A Pending CN116314232A (zh) 2023-04-14 2023-04-14 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN116314232A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117706685A (zh) * 2024-02-06 2024-03-15 上海铭锟半导体有限公司 一种硬掩模保护的硅光波导表面氧化平滑方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117706685A (zh) * 2024-02-06 2024-03-15 上海铭锟半导体有限公司 一种硬掩模保护的硅光波导表面氧化平滑方法
CN117706685B (zh) * 2024-02-06 2024-04-30 上海铭锟半导体有限公司 一种硬掩模保护的硅光波导表面氧化平滑方法

Similar Documents

Publication Publication Date Title
CN104241090B (zh) 光学底板镜
US8815704B2 (en) Semiconductor substrate for photonic and electronic structures and method of manufacture
CN112771426A (zh) 用于iii-v/硅混合集成的方法
WO2016195732A1 (en) Back end of line process integrated optical device fabrication
US20090111200A1 (en) Method for Fabricating Electronic and Photonic Devices on a Semiconductor Substrate
CN113568105B (zh) 一种波导层间耦合结构及其制备方法
KR20150113095A (ko) 포토닉 디바이스 구조물 및 제조 방법
CN116314232A (zh) 半导体结构及其形成方法
US10139563B2 (en) Method for making photonic chip with multi-thickness electro-optic devices and related devices
US11079544B2 (en) Waveguide absorbers
CN102323646A (zh) 光栅耦合器及其制作方法
US20220334329A1 (en) Method for iii-v/silicon hybrid integration
EP4205184A1 (en) Diode with light-sensitive intrinsic region
US11966078B2 (en) Optoelectronic device and method of manufacture thereof
US20220115546A1 (en) Photodetectors including a coupling region with multiple tapers
US20220043203A1 (en) Photonic chip and method of manufacture
US9709748B2 (en) Frontside coupled waveguide with backside optical connection using a curved spacer
US10746925B2 (en) Silicon nitride grating couplers
US9182543B2 (en) Optical integrated circuits, semiconductor devices including the same, and methods of manufacturing the same
CN109683354B (zh) 一种中红外波段调制器及其制备方法
TW200839330A (en) Low-loss optical device structure
US11953728B2 (en) Method for III-v/silicon hybrid integration
KR100440257B1 (ko) 광집적 회로의 제작 방법
CN112713214B (zh) 通过将晶片转移到接收衬底来制造光子芯片的方法
CN114428377B (zh) 与一个或多个气隙集成的光栅耦合器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination