CN104220910B - 使用嵌入式电介质波导和金属波导的芯片间通信 - Google Patents

使用嵌入式电介质波导和金属波导的芯片间通信 Download PDF

Info

Publication number
CN104220910B
CN104220910B CN201380018528.5A CN201380018528A CN104220910B CN 104220910 B CN104220910 B CN 104220910B CN 201380018528 A CN201380018528 A CN 201380018528A CN 104220910 B CN104220910 B CN 104220910B
Authority
CN
China
Prior art keywords
microstrip line
ground level
package substrate
circuit board
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380018528.5A
Other languages
English (en)
Other versions
CN104220910A (zh
Inventor
J·A·赫尔嵩末
R·F·佩恩
M·科尔斯
B·S·哈伦
H·阿里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN104220910A publication Critical patent/CN104220910A/zh
Application granted granted Critical
Publication of CN104220910B publication Critical patent/CN104220910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/122—Dielectric loaded (not air)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

提供了一种装置。存在具有封装基板(304‑A)和集成电路(IC)(302‑A)的电路组件(206‑A1)。封装基板具有微带线(208‑A1)，并且IC固定到封装基板且电气耦合到微带线。电路板(202‑A)也固定到封装基板。电介质波导(204‑A)固定到电路板。电介质波导具有电介质芯体(310‑A)，该电介质芯体(310‑A)延伸到位于电介质波导和微带线之间的过渡区(314‑A)，并且微带线被配置为与电介质波导形成通信链路。

Description

使用嵌入式电介质波导和金属波导的芯片间通信
技术领域
本申请总体涉及芯片到芯片通信，更具体地涉及使用电介质波导的芯片到芯片通信。
背景技术
最广泛使用的互连系统(在大多数电子器件中采用)采用集成到印刷电路板(PCB)或背板的金属迹线。对于该类型的系统，集成电路(IC)被固定到PCB，以便电气耦合到迹线中的一条或多条，从而允许芯片间或芯片到芯片的通信。这种布置的问题是，已达到数据速率或数据传输的物理极限，因此，已经或正在开发若干不同类型的通信链路：光学链路和无线链路。这些开发中的技术每一个均采用传输介质的使用，即用于光学链路的光纤和用于无线链路的金属波导。
转到图1和图2，可以看到使用无线链路或光学链路的互连系统100的示例。在该示例中，传输介质104(其为金属波导或光纤)被集成到PCB 102。IC 106-1和106-2被固定到PCB 102并且与传输介质104的每个相应端邻近。于是，在理论上，收发器108-1和108-2(对于光学链路是光学收发器，而对于无线链路是射频(RF)收发器)可以允许在IC 106-1和106-2之间进行芯片间通信。然而，在实践中，该芯片间通信不是简单的任务。例如，假设系统100采用光纤链路，则光学收发器108-1和108-2将具有片上发光二极管(LED)和/或光电二极管(这对于现有工艺技术是困难的)，其具有光轴。通常，(用于传输的)LED是具有特定波长或频率的激光二极管，并且传输介质104(对于该示例是光纤)的大小被设计为适应从LED发射的光的波长。通常，传输介质104(对于该示例是光纤)是改善带宽的单模光纤，其具有与从LED发射的光的波长相关的直径。例如，对于近红外(即，波长在约0.7μm和约3μm之间)，单模光纤一般将具有在约8μm和约10μm之间的直径。因此，在传输介质104(对于该示例是光纤)的光轴和LED(或光电二极管)的光轴之间的未对准(即使是几微米)可能导致低劣的互连或没有互连。因此，精密加工或其它更独特的微观光学的结构一般是必要的。这对于金属波导同样如此；即精密加工对于正确对准一般是必要的。用于亚毫米波的金属波导同样是相当有损耗的，从而基本上限制了波导工作的距离。
因此，存在对改进的互连系统的需求。
常规系统的一些其它示例是：美国专利5,754,948；美国专利7,768,457；美国专利7,379,713；美国专利7,330,702；美国专利6,967,347；以及美国专利授权前公开2009/0009408。
发明内容
因此本发明的实施例提供了一种装置。该装置包括：具有第一侧、第二侧和第一地平面的电路板，其中第一地平面形成在电路板的第一侧上；固定到电路板的第一侧的封装基板，其中封装基板包括：电气耦合到第一地平面的第二地平面；与第一和第二地平面基本上平行的微带线，其中微带线具有：第一部分，其覆盖第二地平面的至少一部分并且与第二地平面隔开第一距离，其中微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及第二部分，其覆盖第一地平面的至少一部分并且与第一地平面隔开第二距离，其中第二距离大于第一距离，并且其中微带线的第二部分的大小被设计具有传播具有该波长的辐射的阻抗，并且其中微带线的第二部分位于过渡区内；集成电路(IC)，其固定到封装基板并且电气耦合到微带线的第一部分；以及固定到电路板的电介质波导，其中电介质波导包括覆盖第一地平面的至少一部分并且延伸到过渡区中的芯体。
在一些具体实施方式中，该波长小于或等于约1mm。
在一些具体实施方式中，电介质波导进一步包括包层，并且其中芯体具有第一介电常数，并且其中包层具有第二介电常数，并且其中第一介电常数大于第二介电常数。
在一些具体实施方式中，封装基板具有第一侧和第二侧，并且其中微带线形成在封装基板的第一侧上，并且其中IC固定到封装基板的第一侧，并且其中第一地平面形成在封装基板的第二侧上。
在一些具体实施方式中，至少一个焊球固定到第一和第二地平面。
在一些具体实施方式中，阻抗大约是50Ω。
在一些具体实施方式中，微带线的第一部分大致是具有约25μm宽度的矩形，并且其中微带线的第二部分大致是具有约50μm宽度的矩形。
在另一方面中，提供了一种装置。该装置包括具有第一侧、第二侧和多个电路板地平面的电路板，其中每个电路板地平面形成在电路板的第一侧上；多个封装基板，其中每个封装基板固定到电路板的第一侧，并且其中每个封装基板搭配电路板地平面中的至少一个，其中每个封装基板包括：电气耦合到其电路板地平面的封装基板地平面；与其封装基板地平面和其电路板地平面基本上平行的微带线，其中微带线具有：第一部分，其覆盖其封装基板地平面的至少一部分并且与其封装基板地平面隔开第一距离，其中微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及第二部分，其覆盖其电路板地平面的至少一部分并且与其电路板地平面隔开第二距离，其中第二距离大于第一距离，并且其中微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中微带线的第二部分位于过渡区内；多个IC，其中每个IC固定到封装基板中的至少一个并且电气耦合到其微带线的第一部分；以及固定到电路板的电介质波导网络，其中来自电介质波导网络的芯体覆盖每个电路板地平面的至少一部分并且延伸到其过渡区中。
在一些具体实施方式中，电介质波导网络进一步包括具有包层的多个电介质波导，并且其中芯体具有第一介电常数，并且其中包层具有第二介电常数，并且其中第一介电常数大于第二介电常数。
在一些具体实施方式中，每个封装基板具有第一侧和第二侧，并且其中微带线形成在封装基板的第一侧上，并且其中IC固定到封装基板的第一侧，并且其中封装基板地平面形成在封装基板的第二侧上。
在一些具体实施方式中，至少一个焊球固定到电路板地平面和每个封装基板的封装基板地平面。
在另一方面中，提供了一种装置。该装置包括：具有第一侧、第二侧、第一地平面和第二地平面的电路板，其中第一和第二地平面形成在电路板的第一侧上，并且其中第一和第二地平面彼此隔开；固定到电路板的第一侧的第一封装基板，其中第一封装基板包括：电气耦合到第一地平面的第三地平面；与第一和第三地平面基本上平行的第一微带线，其中第一微带线具有：第一部分，其覆盖第三地平面的至少一部分并且与第三地平面隔开第一距离，其中第一微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及第二部分，其覆盖第一地平面的至少一部分并且与第一地平面隔开第二距离，其中第二距离大于第一距离，并且其中第一微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中第一微带线的第二部分位于第一过渡区内；第一IC，其固定到封装基板并且电气耦合到第一微带线的第一部分；固定到电路板的第一侧的第二封装基板，其中第二封装基板包括：电气耦合到第二地平面的第四地平面；与第二和第四地平面基本上平行的第二微带线，其中第二微带线具有：第一部分，其覆盖第四地平面的至少一部分并且与第四地平面隔开第三距离，其中第二微带线的第一部分的大小被设计为具有传播具有该波长的辐射的阻抗；以及第二部分，其覆盖第二地平面的至少一部分并且与第二地平面隔开第四距离，其中第四距离大于第三距离，并且其中第二微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中第二微带线的第二部分位于第二过渡区内；第二IC，其固定到封装基板并且电气耦合到第二微带线的第一部分；以及电介质波导，其具有：具有第一端和第二端的芯体，其中芯体固定到电路板并且覆盖第一和第二地平面的至少一部分，并且其中芯体的第一端延伸到第一过渡区中，并且其中芯体的第二端延伸到第二过渡区中，并且其中芯体具有第一介电常数；以及固定到芯体的包层，其中包层具有第二介电常数，并且其中第一介电常数大于第二介电常数。
在一些具体实施方式中，第一和第二封装基板中的每个具有第一侧和第二侧，并且其中其微带线形成在封装基板的第一侧上，并且其中其IC固定到封装基板的第一侧，并且其中其第一地平面形成在封装基板的第二侧上。
在一些具体实施方式中，至少一个焊球固定到第一和第三地平面，并且至少一个焊球固定到第二和第四地平面。
在一些具体实施方式中，第一和第二微带线中的每个的第一部分大致是矩形，并且其中第一和第二微带线中的每个的第二部分大致是矩形。
在另一方面中，提供了一种装置。该装置包括：具有第一侧、第二侧和第一地平面的电路板；形成在电路板的第一侧中的槽，其中第一地平面位于槽的至少一部分下面；固定到电路板的第一侧的封装基板，其中封装基板包括：电气耦合到第一地平面的第二地平面；与第一和第二地平面基本上平行的微带线，其中微带线具有：第一部分，其覆盖第二地平面的至少一部分并且与第二地平面隔开第一距离，其中微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及第二部分，其覆盖第一地平面的至少一部分并且与第一地平面隔开第二距离，其中第二距离大于第一距离，并且其中第二微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中微带线的第二部分位于过渡区内；集成电路(IC)，其固定到封装基板并且电气耦合到微带线的第一部分；以及电介质芯体，其覆盖第一地平面的至少一部分，延伸到过渡区中，并且固定在槽中。
在一些具体实施方式中，该装置进一步包括包层，并且其中芯体具有第一介电常数，并且其中包层具有第二介电常数，并且其中第一介电常数大于第二介电常数。
在一些具体实施方式中，电路板进一步包括从第一地平面延伸到电路板的第一侧的通孔，并且其中至少一个焊球固定到第二地平面和通孔。
在一些具体实施方式中，微带线的第一部分大致是矩形。
在另一方面中，提供了一种装置。该装置包括：具有第一侧、第二侧和多个电路板地平面的电路板；形成在电路板的第一侧中的槽网络，其中每个电路板地平面位于槽网络至少一部分下面；多个封装基板，其中每个封装基板固定到电路板的第一侧，并且其中每个封装基板搭配(collocated)电路板地平面中的至少一个，其中每个封装基板包括：电气耦合到其电路板地平面的封装基板地平面；与其封装基板地平面和其电路板地平面基本上平行的微带线，其中微带线具有：第一部分，其覆盖其封装基板地平面的至少一部分并且与其封装基板地平面隔开第一距离，其中微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及第二部分，其覆盖其电路板地平面的至少一部分并且与其电路板地平面隔开第二距离，其中第二距离大于第一距离，并且其中微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中微带线的第二部分位于过渡区内；多个IC，其中每个IC固定到封装基板中的至少一个并且电气耦合到其微带线的第一部分；以及电介质芯体网络，其固定在槽网络中并且具有多个端部，其中来自电介质波导网络的每个端部覆盖电路板地平面中的至少一个的至少一部分，并且延伸到其过渡区中。
在一些具体实施方式中，电介质波导网络进一步包括具有包层的多个电介质波导，并且其中芯体具有第一介电常数，并且其中包层具有第二介电常数，并且其中第一介电常数大于第二介电常数。
在一些具体实施方式中，电路板进一步包括多个通孔，其中每个通孔在电路板的第一侧和电路板地平面中的至少一个之间延伸，并且其中至少一个焊球固定到至少一个通孔和至少一个封装基板地平面。
在另一方面中，提供了一种装置。该装置包括：电路板，其具有第一侧、第二侧、第一地平面和第二地平面；形成在电路板的第一侧中并且具有第一端和第二端的槽，其中槽的第一端覆盖第一地平面的至少一部分，并且其中槽的第二端覆盖第二地平面的至少一部分；固定到电路板的第一侧的第一封装基板，其中第一封装基板包括：电气耦合到第一地平面的第三地平面；与第一和第三地平面基本上平行的第一微带线，其中第一微带线具有：第一部分，其覆盖第三地平面的至少一部分并且与第三地平面隔开第一距离，其中第一微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及第二部分，其覆盖第一地平面的至少一部分并且与第一地平面隔开第二距离，其中第二距离大于第一距离，并且其中第一微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中第一微带线的第二部分位于第一过渡区内；第一IC，其固定到封装基板并且电气耦合到第一微带线的第一部分；固定到电路板的第一侧的第二封装基板，其中第二封装基板包括：电气耦合到第二地平面的第四地平面；与第二和第四地平面基本上平行的第二微带线，其中第二微带线具有：第一部分，其覆盖第四地平面的至少一部分并且与第四地平面隔开第三距离，其中第二微带线的第一部分的大小被设计为具有传播具有该波长的辐射的阻抗；以及第二部分，其覆盖第二地平面的至少一部分并且与第二地平面隔开第四距离，其中第四距离大于第三距离，并且其中第二微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中第二微带线的第二部分位于第二过渡区内；第二IC，其固定到封装基板并且电气耦合到第二微带线的第一部分；以及具有第一端和第二端的电介质芯体，其中芯体固定到槽中，并且其中电介质芯体的第一端覆盖第一地平面的至少一部分，并且其中电介质芯体的第二端覆盖第二地平面的至少一部分，并且其中芯体的第一端延伸到第一过渡区中，并且其中芯体的第二端延伸到第二过渡区中，并且其中电介质芯体具有比电路板的介电常数大的介电常数。
在另一方面中，提供了一种装置。该装置包括：具有第一侧、第二侧、第一地平面和第一微带线的电路板，其中第一微带线大致与第一地平面平行；形成在电路板的第一侧中的槽，其中第一地平面位于槽的至少一部分下面；固定到电路板的第一侧的封装基板，其中封装基板包括：电气耦合到第一地平面的第二地平面；与第一和第二地平面基本上平行的第二微带线，其中第二微带线具有：第一部分，其覆盖第二地平面的至少一部分并且与第二地平面隔开第一距离，其中第二微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及第二部分，其覆盖第一地平面的至少一部分并且与第一地平面隔开第二距离，其中第二距离大于第一距离，并且其中第二微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中微带线的第二部分位于过渡区内，并且其中第二微带线的第二部分电气耦合到第一微带线；集成电路(IC)，其固定到封装基板并且电气耦合到第二微带线的第一部分；金属波导，其固定在槽中，位于过渡区中并且电气耦合到第一微带线；以及电介质芯体，其覆盖第一地平面的至少一部分，延伸到金属波导中并且固定在槽中。
在一些具体实施方式中，封装基板具有第一侧和第二侧，并且其中第二微带线形成在封装基板的第一侧上，并且其中IC固定到封装基板的第一侧，并且其中第一地平面形成在封装基板的第二侧上，并且其中封装基板进一步包括从第二微带线的第二部分延伸到封装基板的第二侧的通孔，并且其中至少一个焊球固定到通孔和第一微带线。
在一些具体实施方式中，通孔进一步包括第一通孔，并且其中电路板进一步包括从第一地平面延伸到电路板的第一侧的第二通孔，并且其中至少一个焊球固定到第二地平面和第二通孔。
在一些具体实施方式中，金属波导进一步包括：与第一微带线共面并且电气耦合到第一微带线的第一极板；与第一极板共面并且电气耦合到第一极板的第二极板；以及在第二极板和第一地平面之间延伸的多个波导通孔。
在另一方面中，提供了一种装置。该装置包括：具有第一侧、第二侧、多个电路板地平面和多个电路板微带线的电路板；形成在电路板的第一侧中的槽网络，其中每个电路板地平面位于槽网络的至少一部分下面；多个封装基板，其中每个封装基板固定到电路板的第一侧，并且其中每个封装基板搭配电路板地平面中的至少一个和电路板微带线中的至少一个，其中每个封装基板包括：电气耦合到其电路板地平面的封装基板地平面；与其封装基板地平面和其电路板地平面基本上平行的封装基板微带线，其中封装基板微带线具有：第一部分，其覆盖其封装基板地平面的至少一部分并且与其封装基板地平面隔开第一距离，其中封装基板微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及第二部分，其覆盖其电路板地平面的至少一部分并且与其电路板地平面隔开第二距离，其中第二距离大于第一距离，并且其中封装基板微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中封装基板微带线的第二部分位于过渡区内；多个IC，其中每个IC固定到封装基板中的至少一个并且电气耦合到其微带线的第一部分；多个金属波导，其中每个金属波导固定在槽网络中，位于封装基板中的至少一个的过渡区中，并且电气耦合到电路板微带线中的至少一个；以及电介质芯体网络，其固定在槽网络中并且具有多个端部，其中来自电介质波导网络的每个端部覆盖电路板地平面中的至少一个的至少一部分，并且延伸到其金属波导中。
在一些具体实施方式中，电介质波导网络进一步包括具有包层的多个电介质波导，并且其中芯体具有第一介电常数，并且其中包层具有第二介电常数，并且其中第一介电常数大于第二介电常数。
在一些具体实施方式中，每个封装基板具有第一侧和第二侧，并且其中微带线形成在封装基板的第一侧上，并且其中IC固定到封装基板的第一侧，并且其中封装基板地平面形成在封装基板的第二侧上，并且其中每个封装基板进一步包括从其封装基板微带线的第二部分延伸到其封装基板的第二侧的封装基板通孔，并且其中至少一个焊球固定到封装基板通孔和其电路板微带线。
在另一方面中，提供了一种装置。该装置包括：电路板，其具有第一侧、第二侧、第一地平面、第二地平面、第一微带线和第二微带线，其中第一和第二微带线形成在电路板的第一侧上，并且其中第一微带线搭配第一地平面并且大致与第一地平面平行，并且其中第二微带线搭配第二地平面并且大致与第二地平面平行；形成在电路板的第一侧中并且具有第一端和第二端的槽，其中槽的第一端覆盖第一地平面的至少一部分，并且其中槽的第二端覆盖第二地平面的至少一部分；固定到电路板的第一侧的第一封装基板，其中第一封装基板包括：电气耦合到第一地平面的第三地平面；与第一和第三地平面基本上平行的第三微带线，其中第三微带线具有：第一部分，其覆盖第三地平面的至少一部分并且与第三地平面隔开第一距离，其中第三微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及第二部分，其覆盖第一地平面的至少一部分并且与第一地平面隔开第二距离，其中第二距离大于第一距离，并且其中第三微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中第三微带线的第二部分位于第一过渡区内；第一IC，其固定到封装基板并且电气耦合到第三微带线的第一部分；固定到电路板的第一侧的第二封装基板，其中第二封装基板包括：电气耦合到第二地平面的第四地平面；与第二和第四地平面基本上平行的第四微带线，其中第四微带线具有：第一部分，其覆盖第四地平面的至少一部分并且与第四地平面隔开第三距离，其中第四微带线的第一部分的大小被设计为具有传播具有该波长的辐射的阻抗；以及第二部分，其覆盖第二地平面的至少一部分并且与第二地平面隔开第四距离，其中第四距离大于第三距离，并且其中第四微带线的第二部分的大小被设计为具有传播具有该波长的辐射的阻抗，并且其中第二微带线的第二部分位于第二过渡区内；第二IC，其固定到封装基板并且电气耦合到第四微带线的第一部分；第一金属波导，其固定在槽中，位于第一过渡区中并且电气耦合到第一微带线；第二金属波导，其固定在槽中，位于第二过渡区中并且电气耦合到第二微带线；具有第一端和第二端的电介质芯体，其中芯体固定到槽中，并且其中电介质芯体的第一端覆盖第一地平面的至少一部分，并且其中电介质芯体的第二端覆盖第二地平面的至少一部分，并且其中芯体的第一端延伸到第一金属波导中，并且其中芯体的第二端延伸到第二金属波导中，并且其中电介质芯体具有比电路板的介电常数大的介电常数。
在一些具体实施方式中，封装基板具有第一侧和第二侧，并且其中微带线形成在封装基板的第一侧上，并且其中IC固定到封装基板的第一侧，并且其中第一地平面形成在封装基板的第二侧上，并且其中第一封装基板进一步包括从第三基板微带线的第二部分延伸到第一封装基板的第二侧的第一通孔，并且其中至少一个焊球固定到第一通孔和第一微带线，并且其中第二封装基板进一步包括从第四基板微带线的第二部分延伸到第二封装基板的第二侧的第二通孔，并且其中至少一个焊球固定到第二通孔和第二微带线。
在一些具体实施方式中，第一和第二金属波导中的每个进一步包括：与其微带线共面并且电气耦合到其微带线的第一极板；与第一极板共面并且电气耦合到第一极板的第二极板；以及在第二极板和其电路板地平面之间延伸的多个波导通孔。
附图说明
图1是常规互连系统的示例的图示。
图2是图1的互连系统沿着剖面线I-I的剖面图。
图3是根据本发明的互连系统的示例的图示。
图4和图5分别是图3的互连系统沿着剖面线II-II和III-III的示例剖面图。
图5是示出用于图3和图4的微带线的示例布置的立体图。
图7是根据本发明的互连系统的示例的图示。
图8是图7的互连系统沿着剖面线IV-IV的示例剖面图。
图9是根据本发明的互连系统的示例的图示。
图10是图9的互连系统沿着剖面线VI-VI的示例剖面图。
图11是图7和图9的互连系统分别沿着剖面线V-V和VII-VII的示例剖面图。
图12是图10和图11的金属波导的立体图。
具体实施方式
转到图3-6，可以看到根据本发明的互连系统200-A的示例。在该示例系统200-A中，电路组件206-A1和206-A2能够通过被固定(即，胶合)到PCB 202-A的电介质波导204-A彼此通信。电路组件206-A1和206-A2可以由IC 302-A形成，IC 302-A通过球栅阵列(BGA)或焊球(其以虚线示出)固定到封装基板304-A(其可以例如是PCB)。封装基板304-A接着可以用BGA或焊球(即，焊球301-A)固定到PCB 202-A，从而允许IC 302-A电气耦合到至少一个焊球。在封装基板304-A和PCB 202-A之间还可以包括底部填充层303-A，从而为电路组件206-1和206-2提供额外的机械支撑。封装基板304-A和PCB 202-A可以分开例如约0.25mm。电介质波导系统的其它示例可以在2010年9月21日提交的题为“HIGH SPEED DIGITALINTERCONNECT AND METHOD”的共同未决的美国专利申请12/887,270以及2010年9月21日提交的题为“CHIP TO DIELECTRIC WAVEGUIDE INTERFACE FOR SUB-MILLIMETER WAVECOMMUNICATIONS LINK”的共同未决的美国专利申请12/887,323中找到。每个共同未决的申请出于所有目的通过引用合并到此。
为提供芯片间链路，封装基板304-A和PCB 202-A包括天线系统。用于该示例(其示出电路组件206-A1)的天线系统一般包括微带线(其是与封装基板304-A集成的导电层)、地平面306-A(其是与封装基板304-A集成的导电层)以及地平面308-A(其是与封装基板308-A集成的导电层)。如示出并且例如，地平面308-A通过焊球301-A(其可以允许地平面306-A和308-A电气耦合到一起)耦合到地平面306-A。如在该示例中示出，电介质波导204-A被固定到与电路组件206-A1和206-A2相同的一侧或表面，并且延伸到过渡区314-A中，在过渡区314-A中，芯体310-A的一部分位于地平面308-A和微带线208-A1的部分之间。通常，微带线208-A1(其通过封装基板304-A电气耦合到IC 302-A)的大小被设计为传输亚毫米(即，波长在约0.5mm和约1mm之间或小于约1mm)或太赫兹辐射(即，在约100GHz和约1THz之间)。对于该示例，微带线208-A1具有两个部分，其边界在过渡区314-A处，从而允许RF或无线信号被传输到电介质波导204-A。微带线208-A1的一个部分(其被示为从IC 302-A延伸到过渡区314-A)大致与地平面306-A平行，从而允许电场在微带线208-A1和封装基板304-A中的地平面306-A之间延伸。因为微带线208-A1和地平面306-A之间存在相对短的距离(即，约0.2mm)，所以微带线208-A1的这个部分可以是窄的，以实现期望的阻抗(即，约50Ω)。在过渡区处，微带线208-A1及其地平面(其为地平面308-A)之间的间隔存在台阶增加(即，约0.25mm)。由于增加，微带线208-A1的该部分更宽，以便具有匹配阻抗(即，约50Ω)。于是，这可以允许RF信号直接从电路组件206-A1和206-A2传播。虽然在过渡区314-A处的边界是陡峭的，但是大多数问题(即，反射)可以通过在IC 302-A内使用信号处理(即，预失真)来补偿或过滤。
微带线208-A1也可以具有其它形状。在图5中，可以看到用于微带线208-A1的示例配置。对于该配置，微带线208-A1具有两个部分209和211。如示出，部分209可以作用电气耦合到IC 302-A的馈线，而部分211相对于部分209的宽度展宽。这个展宽可以借助锥形(taper)来实现，但是如示出，部分211的电气耦合到部分209的端部是圆的。
为了进一步提高效率，电介质波导204-A和PCB 202-A可以合适配置。通常并且如在该示例中所示，芯体310-A(其可以例如由Rogers公司的聚酰胺、聚脂、RO3006TM或RO3010TM形成，并且可以例如具有约0.5mm的高度)被固定到PCB 202-A(其可以例如由Rogers公司的RO3003TM形成)，包层312-A基本上围绕芯体310-A的其余部分。包层312-A和PCB 202-A均具有比芯体310-A低的介电常数，并且包层312-A可以具有与PCB 202-A相同或类似的介电常数。这允许电场被限制到芯体310-A。此外，电介质波导204-A的大小可以被设计为适应从天线系统发射的辐射的波长(即，亚毫米波长)。
替代地，如在图7-12中示出，电介质波导312-B、C可以与PCB 202-B、C集成。对于这些示例，可以在PCB 202-B、C中布线槽/沟道，并且电介质波导204-B、C可以被固定到PCB202-B、C的槽中。如所示并且与芯体310-A类似，芯体310-B、C延伸到过渡区314-B、C中。PCB202-B、C也可以用作包层312-B、C，如在图11的示例中示出，但是替代地，在槽中可以包括包层材料。此外，可以省略包层312-B、C的在PCB 202-B、C上方延伸的部分(其以虚线示出)。固定到槽的芯体310-B、C的端部也可以是锥形的(例如，如在图8中示出)或为“方形”(例如，如在图10中示出)。当为锥形时，台阶可以例如以大约5密耳在深度上递增。
在图7和图8中，可以看到用于天线系统和过渡区314-B的一个示例配置(系统200-B)。用于电路组件206-B1的天线系统(例如)一般由微带线208-B1(其位于封装基板304-B中并且电气耦合到IC 302-B)和地平面306-B(其位于封装基板304-B内，并且大致与微带线208-B1的一部分平行且与之隔开)组成。例如，微带线208-B1的该部分(其被示为从IC 302-B延伸到与过渡区314-B的边界)和地平面306-B可以隔开约0.2mm。地平面308-B(其如示出并且例如位于PCB 202-B中)在过渡区314-B内与微带线208-B1的该部分平行且与之隔开。在微带线208-B1之间的距离也可以例如与地平面308-B隔开约1mm的距离。通过具有这种配置，微带线208-B1的宽度以及在微带线208-B1和地平面308-B之间的距离的大小可以被设计为提供期望的阻抗(即，约50Ω)。通常，对于该示例，微带线208-B1的各部分大致是矩形，其中在过渡区中的部分更宽。例如，宽度可以具有实现约50Ω的期望阻抗的宽度。如在该示例中示出，还存在通孔316，其从地平面308-B的一侧延伸，从而允许地平面308-B(即，通过焊球301-B)电气耦合到地平面306-B。
在图9和图10中，可以看到用于天线系统和过渡区314-C的另一个示例配置(系统200-C)。用于电路组件206-C1的天线系统(例如)一般由微带线208-C1(其位于封装基板304-C中并且电气耦合到IC302-C)、微带线320-1(其位于PCB 202-C中)、地平面306-C(其位于封装基板304-C内并且大致与微带线208-C1的一部分平行)和通孔318(其在封装基板304-C的一侧和微带线208-C1之间延伸，并且其允许微带线208-C1通过焊球301-C”电气耦合到微带线320-1)组成。例如，微带线208-C1的该部分(其被示为从IC 302-C延伸到与过渡区314-C的边界)和地平面306-C可以隔开约0.2mm。地平面308-C(其如示出并且例如位于PCB 202-C中)在过渡区314-C内与微带线208-C1的该部分平行并且与之隔开。在微带线208-C1之间的距离也可以例如与地平面308-C隔开约1mm的距离。通过具有这种配置，微带线208-C1的宽度以及在微带线208-C1和地平面306-C之间的距离的大小可以被设计为提供期望的阻抗(即，约50Ω)。通常，对于该示例，微带线208-C1的一个部分(其被示为从IC302-C延伸到过渡区314-C)具有大小被设计为提供期望阻抗(即，约50Ω)的宽度(即，约25μm)，并且另一个部分(其被示为从过渡区314-C的边界延伸到封装基板304-C的边缘)的大小被设计为允许过渡到微带线320-1(其大小也被设计为承载该辐射)和地平面308-C之间的区域。通常，被示为从IC302-C延伸到过渡区314-C的微带线208-C1的那部分一般比被示为从过渡区314-C的边界延伸到封装基板304-C的边缘的微带线208-C1的那部分宽。如在该示例中示出，还存在通孔316，其从地平面308-C的一侧延伸，从而允许地平面308-C(即，通过焊球301-C’)电气耦合到地平面306-C。
作为过渡区314-C的一部分，还存在电介质波导204-C的芯体310-C在其中延伸的金属波导322，并且金属波导322的示例在图12中示出。为了实现与电介质波导204-C的期望耦合(用于系统200-B的任一个)，金属波导322可以由极板402和404、地平面308-C与通孔408形成。如在该示例中示出，极板404(其例如可以由铜形成，并且电气耦合到微带线320-1)包括狭窄部分和锥形部分，并且大致与极板402(例如其可以由铜形成)平行。极板404的狭窄部分的宽度被选择为实现期望的阻抗(即，以便匹配来自系统200-C的天线系统的阻抗)。极板402也可以与极板404大致共面并且电气耦合到极板404。此外，通孔408在该示例中被示为在极板402和地平面308-C之间延伸，使得极板402和404以及地平面308-C电气耦合到一起。通孔408也是间隔开的，使得电介质波导204-C可以延伸到金属波导322中。此外，电介质波导204-C的端部的形状会影响过渡区314-C的特性，并且在该示例中，电介质波导的端部(其延伸到金属波导322中)是锥形的。然而，其它形状是可能的。
本领域技术人员将理解，在所主张的发明的范围内，可以进行许多修改，并且许多其它实施例是可能的。

Claims (19)

1.一种用于使用嵌入式电介质波导和金属波导的芯片间通信的装置，其包括：
电路板，其具有第一侧、第二侧、第一地平面和第一微带线，其中所述第一微带线大致与所述第一地平面平行；
槽，其形成在所述电路板的第一侧中，其中所述第一地平面位于所述槽的至少一部分下面；
封装基板，其固定到所述电路板的第一侧，其中所述封装基板包括：
第二地平面，其电气耦合到所述第一地平面；
第二微带线，其基本上与所述第一和第二地平面平行，其中所述第二微带线具有：
第一部分，其覆盖所述第二地平面的至少一部分并且与所述第二地平面隔开第一距离，其中所述第二微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及
第二部分，其覆盖所述第一地平面的至少一部分并且与所述第一地平面隔开第二距离，其中所述第二距离大于所述第一距离，并且其中所述第二微带线的第二部分的大小被设计为具有传播具有所述波长的辐射的所述阻抗，并且其中所述微带线的第二部分位于过渡区内，并且其中所述第二微带线的第二部分电气耦合到所述第一微带线；
集成电路即IC，其固定到所述封装基板并且电气耦合到所述第二微带线的第一部分；
金属波导，其固定在所述槽中，位于所述过渡区中，并且电气耦合到所述第一微带线；以及
电介质芯体，其覆盖所述第一地平面的至少一部分，延伸到所述金属波导中，并且固定在所述槽中。
2.根据权利要求1所述的装置，其中所述波长小于或等于约1mm。
3.根据权利要求2所述的装置，其中所述装置进一步包括包层，并且其中所述芯体具有第一介电常数，并且其中所述包层具有第二介电常数，并且其中所述第一介电常数大于所述第二介电常数。
4.根据权利要求2所述的装置，其中所述封装基板具有第一侧和第二侧，并且其中所述第二微带线形成在所述封装基板的第一侧上，并且其中所述IC固定到所述封装基板的第一侧，并且其中所述第一地平面形成在所述封装基板的第二侧上，并且其中所述封装基板进一步包括通孔，所述通孔从所述第二微带线的第二部分延伸到所述封装基板的第二侧，并且其中至少一个焊球固定到所述通孔和所述第一微带线。
5.根据权利要求4所述的装置，其中所述通孔进一步包括第一通孔，并且其中所述电路板进一步包括第二通孔，所述第二通孔从所述第一地平面延伸到所述电路板的第一侧，并且其中至少一个焊球固定到所述第二地平面和所述第二通孔。
6.根据权利要求5所述的装置，其中所述阻抗大约是50Ω。
7.根据权利要求6所述的装置，其中所述金属波导进一步包括：
第一极板，其与所述第一微带线共面并且电气耦合到所述第一微带线；
第二极板，其与所述第一极板共面并且电气耦合到所述第一极板，以及
多个波导通孔，其在所述第二极板和所述第一地平面之间延伸。
8.一种用于使用嵌入式电介质波导和金属波导的芯片间通信的装置，其包括：
电路板，其具有第一侧、第二侧、多个电路板地平面和多个电路板微带线；
槽网络，其形成在所述电路板的第一侧中，其中每个电路板地平面位于所述槽网络的至少一部分下面；
多个封装基板，其中每个封装基板固定到所述电路板的第一侧，并且其中每个封装基板搭配所述电路板地平面中的至少一个和所述电路板微带线中的至少一个，其中每个封装基板包括：
封装基板地平面，其电气耦合到其电路板地平面；
封装基板微带线，其基本上与其封装基板地平面和其电路板地平面平行，其中所述封装基板微带线具有：
第一部分，其覆盖其封装基板地平面的至少一部分并且与其封装基板地平面隔开第一距离，其中所述封装基板微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及
第二部分，其覆盖其电路板地平面的至少一部分并且与其电路板地平面隔开第二距离，其中所述第二距离大于所述第一距离，并且其中所述封装基板微带线的第二部分的大小被设计为具有传播具有所述波长的辐射的所述阻抗，并且其中所述封装基板微带线的第二部分位于过渡区内；
多个IC，其中每个IC固定到所述封装基板中的至少一个并且电气耦合到其微带线的第一部分；
多个金属波导，其中每个金属波导固定在所述槽网络中，位于所述封装基板中的至少一个的过渡区中，并且电气耦合到所述电路板微带线中的至少一个；以及
介电芯体网络，其固定在所述槽网络中并且具有多个端部，其中来自电介质波导网络的每个端部覆盖所述电路板地平面中的至少一个的至少一部分，并且延伸到其金属波导中。
9.根据权利要求8所述的装置，其中所述波长小于或等于约1mm。
10.根据权利要求9所述的装置，其中所述电介质波导网络进一步包括具有包层的多个电介质波导，并且其中所述芯体具有第一介电常数，并且其中所述包层具有第二介电常数，并且其中所述第一介电常数大于所述第二介电常数。
11.根据权利要求9所述的装置，其中每个封装基板具有第一侧和第二侧，并且其中所述微带线形成在所述封装基板的第一侧上，并且其中所述IC固定到所述封装基板的第一侧，并且其中所述封装基板地平面形成在所述封装基板的第二侧上，并且其中每个封装基板进一步包括封装基板通孔，所述封装基板通孔从其封装基板微带线的第二部分延伸到其封装基板的第二侧，并且其中至少一个焊球固定到所述封装基板通孔和其电路板微带线。
12.根据权利要求11所述的装置，其中所述电路板进一步包括多个电路板通孔，其中每个通孔在所述电路板的第一侧和所述电路板地平面中的至少一个之间延伸，并且其中至少一个焊球固定到至少一个电路板通孔和至少一个封装基板地平面。
13.根据权利要求12所述的装置，其中所述阻抗大约是50Ω。
14.根据权利要求13所述的装置，其中每个金属波导进一步包括：
第一极板，其与其电路板微带线共面并且电气耦合到其电路板微带线；
第二极板，其与所述第一极板共面并且电气耦合到所述第一极板，以及
多个波导通孔，其在所述第二极板和其电路板地平面之间延伸。
15.一种用于使用嵌入式电介质波导和金属波导的芯片间通信的装置，其包括：
电路板，其具有第一侧、第二侧、第一地平面、第二地平面、第一微带线和第二微带线，其中所述第一和第二微带线形成在所述电路板的第一侧上，并且其中所述第一微带线搭配第一地平面并且大致与所述第一地平面平行，并且其中所述第二微带线搭配第二地平面并且大致与所述第二地平面平行；
槽，其形成在所述电路板的第一侧中并且具有第一端和第二端，其中所述槽的第一端覆盖所述第一地平面的至少一部分，并且其中所述槽的第二端覆盖所述第二地平面的至少一部分；
第一封装基板，其固定到所述电路板的第一侧，其中所述第一封装基板包括：
第三地平面，其电气耦合到所述第一地平面；
第三微带线，其基本上与所述第一和第三地平面平行，其中所述第三微带线具有：
第一部分，其覆盖所述第三地平面的至少一部分，并且与所述第三地平面隔开第一距离，其中所述第三微带线的第一部分的大小被设计为具有传播具有一波长的辐射的阻抗；以及
第二部分，其覆盖所述第一地平面的至少一部分，并且与所述第一地平面隔开第二距离，其中所述第二距离大于所述第一距离，并且其中所述第三微带线的第二部分的大小被设计为具有传播具有所述波长的辐射的所述阻抗，并且其中所述第三微带线的第二部分位于第一过渡区内；
第一IC，其固定到所述第一封装基板并且电气耦合到所述第三微带线的第一部分；
第二封装基板，其固定到所述电路板的第一侧，其中所述第二封装基板包括：
第四地平面，其电气耦合到所述第二地平面；
第四微带线，其基本上与所述第二和第四地平面平行，其中所述第四微带线具有：
第一部分，其覆盖所述第四地平面的至少一部分并且与所述第四地平面隔开第三距离，其中所述第四微带线的第一部分的大小被设计为具有传播具有所述波长的辐射的所述阻抗；以及
第二部分，其覆盖所述第二地平面的至少一部分并且与所述第二地平面隔开第四距离，其中所述第四距离大于所述第三距离，并且其中所述第四微带线的第二部分的大小被设计为具有传播具有所述波长的辐射的所述阻抗，并且其中所述第二微带线的第二部分位于第二过渡区内；
第二IC，其固定到所述第二封装基板并且电气耦合到所述第四微带线的第一部分；
第一金属波导，其固定在所述槽中，位于所述第一过渡区中，并且电气耦合到所述第一微带线；
第二金属波导，其固定在所述槽中，位于所述第二过渡区中，并且电气耦合到所述第二微带线；
具有第一端和第二端的电介质芯体，其中所述芯体固定到所述槽中，并且其中所述电介质芯体的第一端覆盖所述第一地平面的至少一部分，并且其中所述电介质芯体的第二端覆盖所述第二地平面的至少一部分，并且其中所述芯体的第一端延伸到所述第一金属波导中，并且其中所述芯体的第二端延伸到所述第二金属波导中，并且其中所述电介质芯体具有比所述电路板的介电常数大的介电常数。
16.根据权利要求15所述的装置，其中所述波长小于或等于约1mm。
17.根据权利要求16所述的装置，其中所述封装基板具有第一侧和第二侧，并且其中所述微带线形成在所述封装基板的第一侧上，并且其中所述IC固定到所述封装基板的第一侧，并且其中所述第一地平面形成在封装基板的第二侧上，并且其中所述第一封装基板进一步包括第一通孔，所述第一通孔从所述第三微带线的第二部分延伸到所述第一封装基板的第二侧，并且其中至少一个焊球固定到所述第一通孔和所述第一微带线，并且其中所述第二封装基板进一步包括第二通孔，所述第二通孔从所述第四微带线的第二部分延伸到所述第二封装基板的第二侧，并且其中至少一个焊球固定到所述第二通孔和所述第二微带线。
18.根据权利要求17所述的装置，其中所述阻抗大约是50Ω。
19.根据权利要求18所述的装置，其中所述第一和第二金属波导中的每个进一步包括：
第一极板，其与其微带线共面并且电气耦合到其微带线；
第二极板，其与所述第一极板共面并且电气耦合到所述第一极板，以及
多个波导通孔，其在所述第二极板和其电路板地平面之间延伸。
CN201380018528.5A 2012-04-04 2013-04-04 使用嵌入式电介质波导和金属波导的芯片间通信 Active CN104220910B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/439,646 2012-04-04
US13/439,646 US20130265734A1 (en) 2012-04-04 2012-04-04 Interchip communication using embedded dielectric and metal waveguides
PCT/US2013/035322 WO2013152226A1 (en) 2012-04-04 2013-04-04 Interchip communication using embedded dielectric and metal waveguides

Publications (2)

Publication Number Publication Date
CN104220910A CN104220910A (zh) 2014-12-17
CN104220910B true CN104220910B (zh) 2017-11-28

Family

ID=49292154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380018528.5A Active CN104220910B (zh) 2012-04-04 2013-04-04 使用嵌入式电介质波导和金属波导的芯片间通信

Country Status (4)

Country Link
US (1) US20130265734A1 (zh)
JP (1) JP2015515213A (zh)
CN (1) CN104220910B (zh)
WO (1) WO2013152226A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130265733A1 (en) * 2012-04-04 2013-10-10 Texas Instruments Incorporated Interchip communication using an embedded dielectric waveguide
US9405064B2 (en) * 2012-04-04 2016-08-02 Texas Instruments Incorporated Microstrip line of different widths, ground planes of different distances
US9601819B2 (en) * 2013-02-27 2017-03-21 Texas Instruments Incorporated Dielectric waveguide with extending connector and affixed deformable material
US9373878B2 (en) * 2013-03-19 2016-06-21 Texas Instruments Incorporated Dielectric waveguide with RJ45 connector
US9515368B2 (en) 2014-03-11 2016-12-06 Nxp B.V. Transmission line interconnect
US9715131B2 (en) 2014-09-11 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package including dielectric waveguide
CN104836619B (zh) 2015-03-30 2017-08-29 青岛海信宽带多媒体技术有限公司 一种光器件
CN104767103B (zh) 2015-03-30 2017-12-19 青岛海信宽带多媒体技术有限公司 一种激光器用连接结构及激光器组件
US10319689B2 (en) * 2015-12-01 2019-06-11 Nxp Usa, Inc. Antenna assembly for wafer level packaging
DE102016102109A1 (de) * 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes fan-out-gehäuse mit dielektrischem wellenleiter
JP6643714B2 (ja) 2016-03-10 2020-02-12 富士通株式会社 電子装置及び電子機器
US11211345B2 (en) 2017-06-19 2021-12-28 Intel Corporation In-package RF waveguides as high bandwidth chip-to-chip interconnects and methods for using the same
KR20200025543A (ko) * 2018-08-30 2020-03-10 삼성전자주식회사 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자
DE102019101276A1 (de) * 2019-01-18 2020-07-23 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Wellenleiteranordnung, Wellenleiterübergang und Verwendung einer Wellenleiteranordnung
US11581272B2 (en) * 2019-03-22 2023-02-14 Intel Corporation Contactless high-frequency interconnect
CN113078431B (zh) * 2021-03-26 2022-03-15 电子科技大学 一种宽带高平坦度太赫兹片间互连结构
CN115308850A (zh) * 2021-05-08 2022-11-08 鹏鼎控股(深圳)股份有限公司 光电复合电路板以及光电复合电路板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3932823A (en) * 1975-04-23 1976-01-13 The United States Of America As Represented By The Secretary Of The Navy Microstrip to waveguide adapter
US6175287B1 (en) * 1997-05-28 2001-01-16 Raytheon Company Direct backside interconnect for multiple chip assemblies
US6215585B1 (en) * 1992-09-10 2001-04-10 Fujitsu Limited Optical circuit system and components of same technical field
CN1499668A (zh) * 2002-10-29 2004-05-26 Tdk株式会社 高频模块及模转换结构与方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289404A (ja) * 1996-04-24 1997-11-04 Honda Motor Co Ltd リボンとボンディングワイヤとマイクロ波回路用パッケージ
JP3209183B2 (ja) * 1998-07-08 2001-09-17 日本電気株式会社 高周波信号用集積回路パッケージ及びその製造方法
JP4540275B2 (ja) * 2000-12-22 2010-09-08 イビデン株式会社 Ｉｃチップ実装用基板、および、ｉｃチップ実装用基板の製造方法
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US6646526B2 (en) * 2002-03-14 2003-11-11 M/A-Com, Inc. Surface mountable microwave filter configuration and method of fabricating same
US7327022B2 (en) * 2002-12-30 2008-02-05 General Electric Company Assembly, contact and coupling interconnection for optoelectronics
US7276988B2 (en) * 2004-06-30 2007-10-02 Endwave Corporation Multi-substrate microstrip to waveguide transition
JP5289445B2 (ja) * 2008-07-31 2013-09-11 京セラ株式会社 整合回路、配線基板、整合回路を備える送信器、受信器、送受信器およびレーダ装置
KR101225038B1 (ko) * 2009-06-16 2013-01-23 전북대학교산학협력단 마이크로스트립라인을 이용한 태그 안테나 및 그 제작방법, 알에프아이디 태그
US8019187B1 (en) * 2009-08-17 2011-09-13 Banpil Photonics, Inc. Super high-speed chip to chip interconnects
JP5412372B2 (ja) * 2010-04-30 2014-02-12 株式会社フジクラ 半導体実装装置
US9405064B2 (en) * 2012-04-04 2016-08-02 Texas Instruments Incorporated Microstrip line of different widths, ground planes of different distances
US20130265733A1 (en) * 2012-04-04 2013-10-10 Texas Instruments Incorporated Interchip communication using an embedded dielectric waveguide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3932823A (en) * 1975-04-23 1976-01-13 The United States Of America As Represented By The Secretary Of The Navy Microstrip to waveguide adapter
US6215585B1 (en) * 1992-09-10 2001-04-10 Fujitsu Limited Optical circuit system and components of same technical field
US6175287B1 (en) * 1997-05-28 2001-01-16 Raytheon Company Direct backside interconnect for multiple chip assemblies
CN1499668A (zh) * 2002-10-29 2004-05-26 Tdk株式会社 高频模块及模转换结构与方法

Also Published As

Publication number Publication date
US20130265734A1 (en) 2013-10-10
WO2013152226A1 (en) 2013-10-10
CN104220910A (zh) 2014-12-17
JP2015515213A (ja) 2015-05-21

Similar Documents

Publication Publication Date Title
CN104220910B (zh) 使用嵌入式电介质波导和金属波导的芯片间通信
CN104204878B (zh) 通过电介质波导在集成电路之间进行通信的装置
CN104220909B (zh) 使用介电波导的芯片间通信
CN100514104C (zh) 光模组及其制造方法、光通信装置、电子设备
US6807065B2 (en) Multilayer printed circuit board
US8410874B2 (en) Vertical quasi-CPWG transmission lines
US10103418B2 (en) First EM-tunnel embedded in a first PCB and free space coupled to a second EM-tunnel embedded in a second PCB
CN104602449B (zh) 用于毫米波电路板的系统和方法
US10622695B2 (en) Multi-width waveguide including first and second waveguide regions of differing widths and heights for providing impedance matching to an integrated circuit
CN111308620A (zh) 一种光模块
US6767140B2 (en) Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology
CN1906797A (zh) 三角共形的传输结构
JP2006059883A (ja) インターフェイスモジュール付ｌｓｉパッケージ
CN115220160B (zh) 一种光模块
WO2005064739A1 (en) Multi-channel waveguide structure
US8465214B2 (en) Arrangement comprising an electrical conductor track carrier and an optoelectronic component, and a method for producing such an arrangement
TWI602347B (zh) 具有空穴波導結構之毫米波天線結構以及其陣列天線
US7135764B2 (en) Shielded semiconductor chip carrier having a high-density external interface
JP2021517773A (ja) 導波管およびボードを連結するコネクタ
JP2010003504A (ja) ハーネスアセンブリ及びその製造方法並びにｌｓｉケーブルアセンブリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant