CN104201113A - 系统级封装的气密性密封结构及其制造方法 - Google Patents
系统级封装的气密性密封结构及其制造方法 Download PDFInfo
- Publication number
- CN104201113A CN104201113A CN201410449609.7A CN201410449609A CN104201113A CN 104201113 A CN104201113 A CN 104201113A CN 201410449609 A CN201410449609 A CN 201410449609A CN 104201113 A CN104201113 A CN 104201113A
- Authority
- CN
- China
- Prior art keywords
- cover plate
- solder sheet
- substrate
- sealing structure
- preforming solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 238000003466 welding Methods 0.000 claims abstract description 12
- 229910000679 solder Inorganic materials 0.000 claims description 72
- 239000000758 substrate Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 22
- 238000001465 metallisation Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 9
- 230000004927 fusion Effects 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910001020 Au alloy Inorganic materials 0.000 claims description 4
- 239000003353 gold alloy Substances 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 230000004907 flux Effects 0.000 abstract 4
- 238000010276 construction Methods 0.000 description 11
- 238000004806 packaging method and process Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种系统级封装的气密性密封结构及其制造方法，本发明属于集成电路封装技术领域。气密性密封结构包括基板、预成型焊料片一和盖板，基板上具有绝缘层，绝缘层上覆盖有金属化密封环，盖板包括盖板本体和位于盖板本体四周边缘的凸起部，凸起部与盖板本体之间形成盖板空腔体，预成型焊料片一位于基板和盖板之间，凸起部通过预成型焊料片一熔融密封焊接与基板固定连接形成金属密封区。本发明采用盖板、垫片和基板之间用预成型焊料片熔封形成密封空腔，以达到气密性密封而保护系统器件中各类芯片的目的。采用盖板的凸台设计，让凸台与芯片接触支撑，使盖板、芯片结合为紧密整体，消除了薄型盖板变形和芯片散热等问题，增强密封结构强度。
Description
技术领域
本发明涉及一种集成电路中系统级封装的气密性密封结构及其制造方法，本发明属于集成电路封装技术领域。
背景技术
随着电子产品多功能、高性能和小型化、薄型化、轻量化发展，TSV技术的成熟，尤其是高性能、多功能、高可靠性、低成本可获得性强的3D系统封装技术发展迅速，现有硅基3D-TSV封装的产品主要集中在非气密性，如SD卡等，而圆片级玻璃键合密封技术也仅能适用于MEMS，不能适应多工艺、异质等芯片的集成，即系统级基板主要是硅通孔的硅基板，不能将GaAs等微波器件、各种MEMS器件、RF器件、存储器、处理器等IC集成在同一块高密度基板上并实现气密性封装，以满足航天航空、医学等有高可靠要求的环境下使用。
现有的气密性陶瓷封装工艺技术由于陶瓷介电常数通常较高，布线密度受材料和工艺的限制，以及陶瓷层厚度不可能太薄等原因无法满足高性能、高密度、薄型化等要求；塑料封装目前还受材料性能等限制，无法解决真空下释放和膨胀、高能射线辐照的裂解等问题。
采用TSV技术制作的硅基板在组装集成各种器件后，需要实现气密性封装以防止外部环境水汽等浸蚀，需要能保护MEMS等内部结构不受环境影响和破坏；且系统级气密性封装不影响系统级封装产品的电性能。
现有系统级气密性封装主要是陶瓷、金属等气密性封装，所具有的集成度、性能、体积、重量等还不能满足需求；现有圆片级或芯片级气密密封通过无介质的硅硅键合或阳极键合，或者通过介质材料而结合在一起，使用的介质材料主要是低温玻璃、粘接剂等，还没有用金属与金属熔封的、大尺寸系统级密封结构和密封工艺，目前主要存在的问题是结构强度不足、热性能差等问题。
发明内容
本发明要解决的技术问题是：为了解决系统级封装的气密性密封结构的结构强度不足、热性能差的问题，本发明提供一种系统级封装的气密性密封结构及其制造方法来解决上述问题。
本发明解决其技术问题所采用的技术方案是：一种系统级封装的气密性密封结构，包括基板、预成型焊料片一和盖板，基板上具有绝缘层，绝缘层上覆盖有金属化密封环，盖板包括盖板本体和位于盖板本体四周边缘的凸起部，凸起部与盖板本体之间形成盖板空腔体，预成型焊料片一位于基板和盖板之间，凸起部通过预成型焊料片一熔融密封焊接与基板固定连接形成金属密封区。
系统级封装的气密性密封结构还包括垫片和预成型焊料片二，垫片位于基板和预成型焊料片一之间，垫片通过预成型焊料片二熔融密封焊接在基板的金属化密封环上，凸起部通过预成型焊料片一熔融密封焊接在垫片上。在基板和盖板间放置垫片，在熔融密封焊接过程中起到缓冲作用，有效的保证了气密性封装的可靠性。
进一步的，所述基板上具有芯片、引线键合、通孔、布线以及引出端焊盘，芯片、引线键合、通孔和布线均位于金属密封区内。
为了增强密封结构强度，消除了薄型盖板变形、甚至碎裂的可能，使盖板和芯片结合为紧密整体，保证产品的可靠性，所述盖板本体上具有凸台，凸台正对着芯片上表面，凸台与芯片之间具有预成型焊料片三，凸台通过预成型焊料片三熔融焊接与芯片固定连接。
优选的，基板为硅基板或锗基板，盖板材料为硅或锗或玻璃，预成型焊料片一材料为预成型的Au80Sn20或SAC305合金焊料片。
系统级封装的气密性密封结构的制造方法，包括如下步骤：
1)通过圆片设备工艺制作基板，形成绝缘层、金属化密封环，在基板内安装芯片、引线键合，开设通孔；
2)通过光刻刻蚀工艺制作盖板，形成凸起部、盖板空腔体和凸台；
3)通过光刻刻蚀工艺制作垫片，垫片表面形状与凸起部表面形状一致；
4)在基板的金属化密封环上从下往上依序放置预成型焊料片二、垫片、预成型焊料片一、盖板，使用专用定位夹具固定装夹，采用熔融焊接形成金属密封区。
进一步的，所述预成型焊料片一和预成型焊料片二为同一种预成型焊料片，所述步骤4)中对预成型焊料片二、垫片、预成型焊料片一、盖板进行熔融焊接是在惰性气体中，温度为高于预成型焊料片的熔点20℃～50℃的环境中进行的，温度保持在熔点以上并恒温1-5分钟。
为了防止预成型焊料片一和预成型焊料片二的偏移，在步骤3)和步骤4)之间，采用点焊工艺预先将预成型焊料片一固定在盖板的凸起部上，将预成型焊料片二固定在垫片上。
为了解决芯片散热要求高的问题，在步骤3)和步骤4)之间，采用点焊工艺预先将预成型焊料片三固定在盖板的凸台上，再采用熔融焊接，使凸台与芯片固定连接。芯片热量能及时通过盖板热传导出去，解决了芯片散热效果差的问题。
进一步的，所述半导体圆片制造工艺包括深反应离子刻蚀形成通孔、等离子体增强化学气相沉积法制备绝缘层、通孔中通过电镀填充金属。
本发明的有益效果是：
a.本发明采用盖板、垫片和基板之间用预成型焊料片熔封形成密封空腔，以达到气密性密封而保护系统器件中各类芯片的目的。
b.本发明通过采用大尺寸跨度盖板的凸台设计，让凸台与芯片接触支撑，使盖板、芯片结合为紧密整体，消除了薄型盖板变形和芯片散热等问题，增强密封结构强度和器件热性能。
c.本发明使用垫片结构，解决了系统封装腔体高度问题。
d.本发明使用原材料优选硅基材质作基板、盖板和垫片，形成匹配封接结构，解决了陶瓷、金属等气密性封装结构失配所体带来的问题。
e.本发明利用现有组装设备和工艺即可实现气密性封装,方便易行。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明系统级封装的气密性密封结构实施例一的结构示意图。
图2是本发明系统级封装的气密性密封结构实施例二的结构示意图。
图中1、基板；2、盖板；3、预成型焊料片一；4、垫片；5、预成型焊料片二；6、预成型焊料片三；7、芯片；8、引线键合；9、通孔；11、绝缘层；12、金属化密封环；21、盖板本体；22、凸起部；23、盖板空腔体；24、凸台。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1所示为本发明一种系统级封装的气密性密封结构的实施例一，包括基板1、盖板2、垫片4、预成型焊料片一3和预成型焊料片二5。基板上具有绝缘层11，绝缘层11上覆盖有金属化密封环12。基板1上还具有芯片7、引线键合8、通孔9、布线以及引出端焊盘，芯片7、引线键合8、通孔9和布线均位于金属密封区内。
盖板2包括盖板本体21、位于盖板本体21四周边缘的凸起部22以及位于盖板中间的凸台24，凸起部22、凸台24与盖板本体21之间形成盖板空腔体23。凸台24正对着芯片7上表面，凸台24与芯片7之间具有预成型焊料片三6，凸台24通过预成型焊料片三6熔融焊接与芯片7固定连接。
基板1的金属化密封环12上，从下往上依序覆盖有预成型焊料片二5、垫片4、预成型焊料片一3和盖板2，垫片4通过预成型焊料片二5熔融密封焊接在基板1的金属化密封环12上，凸起部22通过预成型焊料片一3熔融密封焊接在垫片4上，基板1、垫片4和盖板2整体密封形成金属密封区。
基板1为硅基板，盖板2材料为硅，预成型焊料片一3、预成型焊料片二5和预成型焊料片三6材料为预成型的Au80Sn20合金焊料片。
如图2所示为本发明一种系统级封装的气密性密封结构的实施例二，其分为三个结构单元，左结构单元101、中结构单元102和右结构单元103，左结构单元101结构与实施例一相同；中结构单元102结构与实施例一相似，将基板1上的引线键合8替换为用倒扣焊的方式组装基板1上的芯片7；右结构单元103由于芯片较小，盖板2在芯片上的跨度较小，且芯片上由于设计要求不宜压置东西，所以取消采用实施例一中的凸台24结构，其他结构与实施例一相同。实施例二是实施例一的相似结构演化的组合使用方式。
实施例三：系统级封装的气密性密封结构的制造方法包括如下步骤：
1)通过半导体圆片制造工艺制作基板1，形成绝缘层11、金属化密封环12，在基板1内安装芯片7、引线键合8，开设通孔9。其中，半导体圆片制造工艺包括深反应离子刻蚀形成通孔9、等离子体增强化学气相沉积法制备绝缘层11、通孔9中通过电镀填充金属。
2)通过光刻刻蚀工艺制作盖板2，即在盖板2上涂光刻胶，曝光显影，再刻蚀形成形成凸起部22、盖板空腔体23和凸台24，并去掉密封区胶，然后在盖板2正面密封区域通过溅射淀积金属层，最后去掉胶。
3)通过光刻刻蚀工艺制作垫片4，垫片4表面形状与凸起部22表面形状一致。并在垫片4上通过溅射或蒸发淀积金属层。
4)在基板1的金属化密封环12上放置盖板2和垫片4，中间分别贴装预成型焊料片二5和预成型焊料片一3，以及在盖板2的凸台24上贴装预成型焊料片三6。采用点焊工艺预先将预成型焊料片固定在盖板2的凸起部22和凸台24上以及垫片4上，以防止焊料偏移。为防止对位偏移过大，使用专用定位夹具将垫片4、盖板2以及贴装预成型焊料片二5、预成型焊料片一3和预成型焊料片三6固定，并在基板1、盖板5、垫片4与夹具之间放置专用垫片、压块后再装夹。
5)将步骤4)组装完成的系统级器件通过合金烧结的方式进行焊接，焊接在惰性气体中，且温度为高于预成型焊料片的熔点20℃～50℃的环境中进行，温度保持在熔点以上并恒温1-5分钟。从而一次性完成系统级封装的气密性封装。
本发明的基板1可以为硅基板、锗基板等。盖板2材料可采用硅、锗、玻璃等。预成型焊料片可以为预成型的Au80Sn20、SAC305等合金焊料片。本发明的结构特征和工艺同样也适用于锗、GaAs等材料体系的系统级气密性封装。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (10)
1.一种系统级封装的气密性密封结构，其特征在于：包括基板（1）、预成型焊料片一（3）和盖板（2），基板上具有绝缘层（11），绝缘层（11）上覆盖有金属化密封环（12），盖板（2）包括盖板本体（21）和位于盖板本体（21）四周边缘的凸起部（22），凸起部（22）与盖板本体（21）之间形成盖板空腔体（23），预成型焊料片一（3）位于基板（1）和盖板（2）之间，凸起部（22）通过预成型焊料片一（3）熔融密封焊接与基板（1）固定连接形成金属密封区。
2.根据权利要求1所述的系统级封装的气密性密封结构，其特征在于：包括垫片（4）和预成型焊料片二（5），垫片（4）位于基板（1）和预成型焊料片一（3）之间，垫片（4）通过预成型焊料片二（5）熔融密封焊接在基板（1）的金属化密封环（12）上，凸起部（22）通过预成型焊料片一（3）熔融密封焊接在垫片（4）上。
3.根据权利要求1所述的系统级封装的气密性密封结构，其特征在于：所述基板1上具有芯片（7）、引线键合（8）、通孔（9）、布线以及引出端焊盘，芯片（7）、引线键合（8）、通孔（9）和布线均位于金属密封区内。
4.根据权利要求3所述的系统级封装的气密性密封结构，其特征在于：所述盖板本体上具有凸台（24），凸台（24）正对着芯片（7）上表面，凸台（24）与芯片（7）之间具有预成型焊料片三（6），凸台（24）通过预成型焊料片三（6）熔融焊接与芯片（7）固定连接。
5.根据权利要求1所述的系统级封装的气密性密封结构，其特征在于：基板（1）为硅基板或锗基板，盖板（2）材料为硅或锗或玻璃，预成型焊料片一（3）材料为预成型的Au80Sn20或SAC305合金焊料片。
6.系统级封装的气密性密封结构的制造方法，其特征在于：包括如下步骤： 1）通过半导体圆片制造工艺制作基板（1），形成绝缘层（11）、金属化密封环（12），在基板（1）内安装芯片（7）、引线键合（8），开设通孔（9）；
2）通过光刻刻蚀工艺制作盖板（2），形成凸起部（22)、盖板空腔体(23)和凸台(24)；
3）通过光刻刻蚀工艺制作垫片（4），垫片（4）表面形状与凸起部（22）表面形状一致；
4）在基板的金属化密封环（12）上从下往上依序放置预成型焊料片二（5）、垫片（4）、预成型焊料片一（3）、盖板（2），使用专用定位夹具固定装夹，采用熔融焊接形成金属密封区。
7.根据权利要求6所述的系统级封装的气密性密封结构的制造方法，其特征在于：所述预成型焊料片一（3）和预成型焊料片二（5）为同一种预成型焊料片，所述步骤4）中对预成型焊料片二（5）、垫片（4）、预成型焊料片一（3）、盖板（2）进行熔融焊接是在惰性气体中，温度为高于预成型焊料片的熔点20℃～50℃的环境中进行的，温度保持在熔点以上并恒温1-5分钟。
8.根据权利要求6所述的系统级封装的气密性密封结构的制造方法，其特征在于：在步骤3）和步骤4）之间，采用点焊工艺预先将预成型焊料片一（3）固定在盖板（2）的凸起部（22）上，将预成型焊料片二（5）固定在垫片（4）上。
9.根据权利要求6所述的系统级封装的气密性密封结构的制造方法，其特征在于：在步骤3）和步骤4）之间，采用点焊工艺预先将预成型焊料片三（6）固定在盖板（2）的凸台（24）上，再采用熔融焊接，使凸台（24）与芯片（4）固定连接。
10.根据权利要求6所述的系统级封装的气密性密封结构的制造方法，其特征在于：所述半导体圆片制造工艺包括深反应离子刻蚀形成通孔（9）、等离子体增强化学气相沉积法制备绝缘层（11）、通孔（9）中通过电镀填充金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410449609.7A CN104201113B (zh) | 2014-09-04 | 2014-09-04 | 系统级封装的气密性密封结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410449609.7A CN104201113B (zh) | 2014-09-04 | 2014-09-04 | 系统级封装的气密性密封结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104201113A true CN104201113A (zh) | 2014-12-10 |
| CN104201113B CN104201113B (zh) | 2017-06-16 |
Family
ID=52086386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410449609.7A Active CN104201113B (zh) | 2014-09-04 | 2014-09-04 | 系统级封装的气密性密封结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201113B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538371A (zh) * | 2015-01-13 | 2015-04-22 | 河北博威集成电路有限公司 | 一种高可靠性低成本的半导体芯片封装体 |
| CN105826275A (zh) * | 2016-03-21 | 2016-08-03 | 中国电子科技集团公司第五十五研究所 | 硅基多通道tr组件及设计方法 |
| CN106757221A (zh) * | 2016-12-05 | 2017-05-31 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种陶瓷基板表面选择性制备金锡共晶焊料的方法 |
| CN106803500A (zh) * | 2016-11-28 | 2017-06-06 | 西安科锐盛创新科技有限公司 | 裸芯片与印制电路板连接和保护结构及其制造方法 |
| CN110010481A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种密闭型系统级光电模块封装方式和工艺 |
| CN110104606A (zh) * | 2019-05-08 | 2019-08-09 | 苏州新沃微电子有限公司 | 一种mems红外传感器的封装结构 |
| CN112018049A (zh) * | 2019-05-31 | 2020-12-01 | 华为技术有限公司 | 一种芯片封装结构及一种电子设备 |
| CN113410148A (zh) * | 2021-05-26 | 2021-09-17 | 深圳市时代速信科技有限公司 | 一种芯片封装的焊接方法及芯片封装方法 |
| CN114373867A (zh) * | 2021-12-16 | 2022-04-19 | 武汉大学 | 钙钛矿太阳能电池气密性封装结构 |
| CN116207050A (zh) * | 2023-05-05 | 2023-06-02 | 成都恪赛科技有限公司 | 一种相控阵tr芯片封装结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5554092B2 (ja) * | 2010-03-05 | 2014-07-23 | セイコーインスツル株式会社 | 電子デバイスパッケージの製造方法 |
| CN103021973A (zh) * | 2012-12-12 | 2013-04-03 | 中国电子科技集团公司第五十八研究所 | 一种集成电路气密性封装散热结构 |
| CN103681619B (zh) * | 2013-12-18 | 2016-09-07 | 中国电子科技集团公司第五十八研究所 | 一种硅基气密性密封结构及其制造方法 |
-
2014
- 2014-09-04 CN CN201410449609.7A patent/CN104201113B/zh active Active
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538371A (zh) * | 2015-01-13 | 2015-04-22 | 河北博威集成电路有限公司 | 一种高可靠性低成本的半导体芯片封装体 |
| CN105826275A (zh) * | 2016-03-21 | 2016-08-03 | 中国电子科技集团公司第五十五研究所 | 硅基多通道tr组件及设计方法 |
| CN106803500A (zh) * | 2016-11-28 | 2017-06-06 | 西安科锐盛创新科技有限公司 | 裸芯片与印制电路板连接和保护结构及其制造方法 |
| CN106803500B (zh) * | 2016-11-28 | 2019-02-22 | 深兰科技（上海）有限公司 | 裸芯片与印制电路板连接和保护结构及其制造方法 |
| CN106757221A (zh) * | 2016-12-05 | 2017-05-31 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种陶瓷基板表面选择性制备金锡共晶焊料的方法 |
| CN110010481B (zh) * | 2018-10-10 | 2020-12-29 | 浙江集迈科微电子有限公司 | 一种密闭型系统级光电模块封装方式和工艺 |
| CN110010481A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种密闭型系统级光电模块封装方式和工艺 |
| CN110104606A (zh) * | 2019-05-08 | 2019-08-09 | 苏州新沃微电子有限公司 | 一种mems红外传感器的封装结构 |
| CN112018049A (zh) * | 2019-05-31 | 2020-12-01 | 华为技术有限公司 | 一种芯片封装结构及一种电子设备 |
| CN113410148A (zh) * | 2021-05-26 | 2021-09-17 | 深圳市时代速信科技有限公司 | 一种芯片封装的焊接方法及芯片封装方法 |
| CN113410148B (zh) * | 2021-05-26 | 2022-06-14 | 深圳市时代速信科技有限公司 | 一种芯片封装的焊接方法及芯片封装方法 |
| CN114373867A (zh) * | 2021-12-16 | 2022-04-19 | 武汉大学 | 钙钛矿太阳能电池气密性封装结构 |
| CN116207050A (zh) * | 2023-05-05 | 2023-06-02 | 成都恪赛科技有限公司 | 一种相控阵tr芯片封装结构 |
| CN116207050B (zh) * | 2023-05-05 | 2023-07-07 | 成都恪赛科技有限公司 | 一种相控阵tr芯片封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104201113B (zh) | 2017-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104201113A (zh) | 系统级封装的气密性密封结构及其制造方法 | |
| TWI781061B (zh) | 形成微電子組件的方法 | |
| US10832942B2 (en) | Non-embedded silicon bridge chip for multi-chip module | |
| TWI667714B (zh) | 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統 | |
| US20140264808A1 (en) | Chip arrangements, chip packages, and a method for manufacturing a chip arrangement | |
| CN109411370B (zh) | 一种倒装焊芯片的htcc系统级封装结构及封装方法 | |
| GB2493246A (en) | Miniaturized electrical component comprising an MEMS and an ASIC and production method | |
| KR20140111936A (ko) | 3d 실딩 케이스 및 그 형성 방법 | |
| KR102391517B1 (ko) | 반도체 디바이스 패키지 및 그 제조 방법 | |
| CN109103165B (zh) | Ltcc基板三维堆叠结构及其气密封装方法 | |
| WO2022105161A1 (zh) | 天线封装结构及天线封装结构制造方法 | |
| TWM623931U (zh) | 晶片封裝組件 | |
| CN110961741A (zh) | 一种ltcc基板钎焊方法 | |
| CN110854083B (zh) | 半导体芯片的封装结构及其封装工艺 | |
| CN103296009A (zh) | 带有ebg的屏蔽结构、3d封装结构及其制备方法 | |
| JP2012209449A (ja) | 半導体装置の製造方法 | |
| TW201250976A (en) | Semiconductor structure with recess and manufacturing method thereof | |
| US9374923B2 (en) | Monolithic LTCC seal frame and lid | |
| CN112349691B (zh) | 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构 | |
| JP2014175567A (ja) | セラミックパッケージ | |
| CN112687636B (zh) | 一种金属陶瓷封装外壳、器件及制备方法 | |
| CN115274568A (zh) | 一种射频前端三维集成结构 | |
| CN114156237A (zh) | 三维集成气密性封装互连结构及其制作方法 | |
| CN210956664U (zh) | 一种封装器件 | |
| CN104051432A (zh) | 电子元件封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |