CN104199222A - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN104199222A
CN104199222A CN201410455688.2A CN201410455688A CN104199222A CN 104199222 A CN104199222 A CN 104199222A CN 201410455688 A CN201410455688 A CN 201410455688A CN 104199222 A CN104199222 A CN 104199222A
Authority
CN
China
Prior art keywords
pixel electrode
pixel
sub
electrode
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410455688.2A
Other languages
English (en)
Other versions
CN104199222B (zh
Inventor
金慧俊
李岩松
王苗苗
徐鑫
邵琬童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai AVIC Optoelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410455688.2A priority Critical patent/CN104199222B/zh
Priority to US14/562,753 priority patent/US9349756B2/en
Publication of CN104199222A publication Critical patent/CN104199222A/zh
Priority to DE102015100032.6A priority patent/DE102015100032B4/de
Application granted granted Critical
Publication of CN104199222B publication Critical patent/CN104199222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Abstract

本发明公开了一种阵列基板、显示面板及显示装置，其中，阵列基板包括多个具有2×2子像素区矩阵的像素单元，每个子像素区包括至少两个子像素电极，且第一子像素区和第三子像素区中各有至少一个子像素电极中的条状电极与第一方向平行，第二子像素区和第四子像素区中各有至少一个子像素电极的条状电极与第二方向平行，且第一方向和第二方向相互交叉，其中，与第一方向平行的条状电极所在的子像素电极和与所述第二方向平行的条状电极所在的子像素电极围成的区域是第一区域，所述第一区域中设置有子像素开关。本发明提供的技术方案，在摩擦配向方向产生偏差或者偏振片发生歪斜的情况下，可以有效地避免横纹问题。

Description

一种阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
液晶显示装置具有轻薄、功耗低和低辐射等优点，被广泛应用于各种领域。随着液晶显示技术的发展，液晶显示装置的显示效果不断得到改善。
在现有技术的液晶显示装置中，位于阵列基板上的各行像素电极中的条状电极采用一种伪双畴结构排列方式，即对于任意相邻两行像素电极中的条状电极，一行条状电极的平行方向与另一行条状电极的平行方向不同。在制作液晶显示装置过程中，当摩擦配向方向在摩擦时产生偏差或者偏振片在贴附时发生歪斜，在显示的时候，会出现奇数行和偶数行亮度不均的现象，从而会导致液晶显示装置产生横纹。
发明内容
有鉴于此，本发明实施例提供一种阵列基板、显示面板及显示装置，可以解决在偏光片贴附发生歪斜或者摩擦配向方向产生偏差的情况下，显示装置在显示的时候会出现奇数行和偶数行的像素电极产生的亮度不一，从而引起的横纹问题。
本发明实施例提供了一种阵列基板，包括：多个像素单元，所述像素单元包括2×2子像素区矩阵，所述2×2子像素区矩阵包括依次排列的第一子像素区、第二子像素区、第三子像素区和第四子像素区；
每个所述子像素区包括至少两个子像素电极；
每个所述子像素电极中包括条状电极；
所述第一子像素区和所述第三子像素区中各有至少一个子像素电极中的所述条状电极与第一方向平行；
所述第二子像素区和所述第四子像素区中各有至少一个子像素电极中的所述条状电极与第二方向平行；
所述第一方向和第二方向相互交叉，所述第一方向和第二方向之间的夹角大于0度，且小于等于90度；
其中，与所述第一方向平行的条状电极所在的子像素电极和与所述第二方向平行的条状电极所在的子像素电极围成的区域是第一区域，所述第一区域中设置有子像素开关。
本发明实施例还提供了一种显示面板，包括：第一基板、第二基板和位于第一基板和第二基板之间的液晶层，其中，所述第一基板包括上述的阵列基板。
本发明实施例还提供了一种显示装置，包括上述的显示面板。
本发明实施例提供的阵列基板、显示面板及显示装置，由于在每一行子像素电极中均有与第一方向平行的条状电极和与第二方向平行的条状电极，如果摩擦配向方向在摩擦时产生偏差或者偏振片在贴附时发生歪斜时，在阵列基板上的每一行子像素电极对应的亮度均可以呈现亮暗相间的效果，这样奇数行和偶数行子像素电极所对应的亮度就没有明显的差异，从而可以避免出现横纹问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a是现有技术提供的像素电极的结构示意图；
图1b是本发明实施例一提供的一种阵列基板的结构示意图；
图1c是本发明实施例一提供的一种子像素电极的结构示意图；
图1d是本发明实施例一提供的另一种子像素电极的结构示意图；
图2a是本发明实施例二提供的另一种像素单元的结构示意图；
图2b是本发明实施例二提供的第三种像素单元的结构示意图；
图3a是本发明实施例三提供的一种像素单元的结构示意图；
图3b是本发明实施例三提供的另一种像素单元的结构示意图；
图3c是本发明实施例三提供的第三种像素单元的结构示意图；
图3d是本发明实施例三提供的第四种像素单元的结构示意图；
图4a是本发明实施例四提供的一种像素单元的结构示意图；
图4b是本发明实施例四提供的另一种像素单元的结构示意图；
图4c是图4b中的像素单元设置有公共电极线的结构示意图；
图5a是本发明实施例五提供的一种像素单元的结构示意图；
图5b是本发明实施例五提供的另一种像素单元的结构示意图；
图5c是图5b中的像素单元设置有公共电极线的结构示意图；
图6a是本发明实施例六提供的一种子像素电极的结构示意图；
图6b是本发明实施例六提供的一种阵列基板的结构示意图；
图7a是本发明实施例七提供的一种显示面板的结构示意图；
图7b是本发明实施例七提供的一种彩膜基板的结构示意图；
图8是本发明实施例八提供的一种显示装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在液晶显示装置中，通过像素电极和公共电极之间形成的电场来控制液晶分子的转动，以实现液晶显示装置的显示效果，因此，各行像素电极中的条状电极的排列方式会影响所述像素电极与公共电极之间形成的电场，从而会影响对液晶分子转动情况，进而影响液晶显示装置的显示效果。
图1a是现有技术提供的像素电极的结构示意图。参见图1a，对于液晶显示装置中的阵列基板上的任意相邻两行的像素电极11，在第一行(为阵列基板上的奇数行或者偶数行)的像素电极11中的条状电极均与第一方向X1平行，在第二行(与第一行相对应，为阵列基板上的偶数行或者奇数行)的像素电极11中的条状电极均与第二方向X2平行，且第一方向X1与第二方向X2之间的夹角为α，这样就形成了现有技术的条状电极排列的伪双畴结构。此外，在图1a中，带箭头的虚线X3表示夹角α的角平分线方向，并且阵列基板上位于同一列的像素电极的颜色相同(在图中未示出)，例如，可以均为红色像素电极、绿色像素电极、蓝色像素电极和白色像素电极中的一种。
对于图1a中各行像素电极11中的条状电极排列方式，在制作液晶显示装置时，为了确保良好的显示效果，需要使摩擦配向方向和偏振片的偏振方向与夹角α的角平分线方向X3保持一致。如果偏振片在贴附时发生歪斜，会导致偏振片的偏振方向与夹角α的角平分线方向X3不一致，如图1a中，夹角α的角平分线方向X3与摩擦配向方向X4一致，而与偏振片的偏振方向X5不一致，也就是说，偏振方向X5与第一方向X1和第二方向X2的夹角不相等，这样会使透过阵列基板上的奇数行和偶数行像素的光的偏振角度不一样；或者如果摩擦配向方向在摩擦时产生偏差，导致摩擦配向方向与夹角α的角平分线方向X3不一致，这样会使阵列基板上奇数行和偶数行像素电极中的条状电极与液晶分子的初始偏转角度不相等。针对上述的情况，当液晶显示装置工作时，其奇数行像素电极对应的亮度为暗(或者亮)时，偶数行像素电极对应的亮度正好相反，为亮(或者暗)，也就是说，这样会使整个液晶显示装置的奇数行和偶数行像素电极对应的亮度不一样，从而会产生横纹。
实施例一
基于以上描述，本发明实施例一提供了如下的解决方案。
本发明实施例一提供一种阵列基板。图1b是本发明实施例一提供的一种阵列基板的结构示意图。参见图1b，所述阵列基板包括：多个像素单元PU，所述像素单元PU包括2×2子像素区矩阵，所述2×2子像素区矩阵包括依次排列的第一子像素区Z1、第二子像素区Z2、第三子像素区Z3和第四子像素区Z4；每个所述子像素区包括至少两个子像素电极；每个所述子像素电极中包括条状电极；所述第一子像素区Z1和所述第三子像素区Z3中至少有一个子像素电极中的所述条状电极与第一方向Y1平行；所述第二子像素区Z2和所述第四子像素区Z4中至少有一个子像素电极中的所述条状电极与第二方向Y2平行；所述第一方向Y1和第二方向Y2相互交叉，所述第一方向Y1和第二方向Y2之间的夹角大于0度，且小于等于90度(在图1b中第一方向Y1和第二方向Y2之间的夹角为大于0度且小于90度)；其中，与所述第一方向Y1平行的条状电极所在的子像素电极和与所述第二方向Y2平行的条状电极所在的子像素电极围成的区域是第一区域Z5，所述第一区域Z5中设置有子像素开关(在图中未示出)。
具体地，在图1b中，像素单元PU中第一子像素区Z1、第二子像素区Z2、第三子像素区Z3和第四子像素区Z4按顺时针方向依次排列，每个子像素区包括按1×2矩阵排列的两个子像素电极，并且第一子像素区Z1和第三子像素区Z3中的所有子像素电极中的条状电极与第一方向Y1平行；第二子像素区Z2和第四子像素区Z4中的所有子像素电极中的条状电极与第二方向Y2平行。其中，像素单元PU包括顺时针依次排列第一子像素电极P1、第二子像素电极P2、第三子像素电极P3、第四子像素电极P4、第五子像素电极P5、第六子像素电极P6、第七子像素电极P7和第八子像素电极P8，其中，第一子像素电极P1和第二子像素电极P2在所述第一子像素区Z1，所述第三子像素电极P3和第四子像素电极P4在所述第二子像素区Z2，所述第五子像素电极P5和第六子像素电极P6在所述第三子像素区Z3，所述第七子像素电极P7和第八子像素电极P8在所述第四子像素区Z4。
需要说明的是，图1b仅仅是本发明的阵列基板的一个具体示例，关于位于其上的像素单元中的四个子像素区的排列方式(可以为顺时钟方向或者逆时针方向)、每个子像素区中的子像素电极的个数以及与第一方向Y1和与第二方向Y2平行的条状电极所在的子像素电极的个数等，在此不作限定。
具体地，由于第一子像素区、第二子像素区、第三子像素区和第四子像素区依次排列，因此，第一子像素区和第三子像素区位于不同行，第二子像素区和第四子像素区位于不同行。又由于每个子像素区包括至少两个子像素电极，且每个子像素电极中包括条状电极，以及第一子像素区和第三子像素区中至少有一个子像素电极中的条状电极与第一方向平行，第二子像素区和第四子像素区中至少有一个子像素电极中的条状电极与第二方向平行，因此，使得像素单元中位于同一行的所有子像素电极中的条状电极并不是只与第一方向或者第二方向平行，而是位于同一行的所有子像素电极中的条状电极可以是一部分与第一方向平行，而剩余部分与第二方向平行。
如果摩擦配向方向在摩擦时产生偏差，即摩擦配向方向与第一方向和第二方向之间夹角的角平分线方向不一致，也就是说，与第一方向平行的条状电极和与第二方向平行的条状电极与液晶分子的初始偏转方向不相等，或者如果偏振片在贴附时发生歪斜，即偏振片的偏振方向与第一方向和第二方向之间夹角的角平分线方向不一致，也就是说，透过与第一方向平行的条状电极的光的偏振角度和透过与第二方向平行的条状电极的光的偏振角度不相等，对于这两种情况，当与第一方向平行的条状电极所在的子像素电极对应的亮度呈现亮时，与第二方向平行的条状电极所在的子像素电极对应的亮度会呈现暗。然而，本发明通过采用上述排列方式设置各行子像素电极中的条状电极，使得每一行的子像素电极中既有与第一方向平行的条状电极，又有与第二方向平行的条状电极，如果摩擦配向方向在摩擦时产生偏差或者偏振片发生歪斜，每一行子像素电极对应的亮度可以呈现亮暗相间的效果，也就是说，在阵列基板上的奇数行和偶数行子像素电极对应的亮度均可以呈现亮暗相间的显示效果，这样在奇数行和偶数行子像素电极对应的亮度之间就没有明显的的亮度差异，与现有技术中的条形电极的排列方式在摩擦配向方向产生偏差或者偏振片发生歪斜的情况下奇数行和偶数行子像素电极对应的亮度明显不同相比，本发明的技术方案可以避免现有技术中出现的横纹问题。需要说明的是，在本发明的技术方案中，由于位于同一列的相邻两个子像素电极中的条状电极的平行方向不同，因此，同一列子像素电极所对应的亮度也是亮暗相间的显示效果，不会产生竖纹问题。
通过上述的各行子像素电极中的条状电极的排列方式(对应条状电极与第一方向平行或者与第二方向平行)，可以解决现有技术中出现的横纹问题，但是与第一方向平行的条状电极所在的子像素电极和与第二方向平行的条状电极所在的子像素电极围成的区域为空置区域，即本发明所述的第一区域，由于该区域与设置子像素电极的区域的透光率不同，必然会影响阵列基板的显示效果。为了避免对显示效果的影响，在第一区域中设置子像素电极和子像素开关，当彩膜基板与阵列基板贴合后，位于彩膜基板上的黑色矩阵可以对第一区域中设置的子像素开关进行遮挡，这样不但对第一区域进行了有效地利用，而且也保证了阵列基板的显示效果。
需要说明的是，上述的第一区域可以由位于同一个像素单元中的子像素电极来围成，也可以由相邻像素单元之间的子像素电极来围成。在本发明的各个实施例中，在像素单元中的第一区域由该像素单元中的子像素电极围成，在像素单元的边缘位置处的第一区域可以理解为由该像素单元中的子像素电极和与该像素单元相邻的像素单元中的子像素电极围成。
本发明实施例一提供的阵列基板，由于在每一行子像素电极中均有与第一方向平行的条状电极和与第二方向平行的条状电极，如果摩擦配向方向在摩擦时产生偏差或者偏振片在贴附时发生歪斜时，在阵列基板上的每一行子像素电极对应的亮度均可以呈现亮暗相间的显示效果，这样奇数行和偶数行子像素电极所对应的亮度就没有明显的差异，从而可以避免出现横纹问题。
在上述本发明实施例一中，优选为所述四个子像素区中每个所述子像素电极的长度是相等的；所述第一子像素区和所述第三子像素区中各有至少一个子像素电极与第一方向平行；所述第二子像素区和所述第四子像素区中各有至少一个子像素电极与第二方向平行。例如，参见图1c，与第一方向Y1平行的子像素电极Pj可以位于第一子像素区或者第三子像素区，该子像素电极Pj的宽度为d1，长度为d2；参见图1d，与第二方向Y2平行的子像素电极Pk可以位于第二子像素区或者第四子像素区，该子像素电极Pk的宽度为d1，长度为d2。需要说明的是，由于在上述第一子像素区和第三子像素区中各有至少一个子像素电极中的条状电极与第一方向平行以及第二子像素区和第四子像素区中各有至少一个子像素电极的条状电极与第二方向平行的基础上，进一步使第一子像素区和第三子像素区中各有至少一个子像素电极与第一方向平行以及第二子像素区和第四子像素区中各有至少一个子像素与第二方向平行，这样可以使与第一方向平行的子像素电极和与第二方向平行的子像素电极所围成的第一区域的空间更加大一些，从而会更加容易在该区域中设置子像素开关。
基于上述原理，阵列基板的结构有多种具体的实现方式，例如像素单元中每个子像素区中的子像素电极的个数、各行子像素电极中的条状电极的排列方式以及相应的子像素开关、数据线和栅极线的设置情况等，只要能在摩擦配向方向产生偏差或者偏振片发生歪斜的情况下可以起到避免横纹问题即可，下面将就优选实施例进行详细说明。
实施例二
在图1b所示的像素单元中，第一子像素区Z1和第三子像素区Z3中的所有子像素电极中的条状电极与第一方向Y1平行，第二子像素区Z2和第四子像素区Z4中的所有子像素电极中的条状电极与第二方向Y2平行，以及形成的第一区域Z5包括：第二子像素电极P2、第三子像素电极P3第六子像素电极P6和第七子像素电极P7形成的第一区域Z5以及第一子像素电极P1、第四子像素电极P4、第五子像素电极P5和第八子像素电极P8与各自相邻的像素单元中的子像素电极形成的第一区域Z5。因此，对于每个子像素电极，都有第一区域Z5与之对应，这样可以在相应的第一区域Z5中设置子像素开关，用于控制相应的子像素电极。对于这样的像素单元，在同一行的子像素电极中，与第一方向Y1平行的条状电极所在的子像素电极的数目和与第二方向Y2平行的条状电极所在的子像素电极的数目相等，如果摩擦配向方向在摩擦时产生偏差或者偏振片在贴附时发生歪斜，那么位于同一行的子像素电极对应的亮度呈现比较均匀的亮暗相间分布，并且位于同一列的相邻两个子像素电极中的条状电极的平行方向不同，这样同一列子像素电极所对应的亮度也是亮暗相间的显示效果，不会产生竖纹问题，因此，阵列基板上各行子像素电极对应的亮度分布比较均匀，从而可以更好地避免现有技术中的横纹问题。
然而，在图1b中的像素单元仅是关于每个子像素区包括两个子像素电极以及各子像素电极中的条状电极排列方式的一个具体的示例，在另一个具体示例中，也可以是第一子像素区Z1和第三子像素区Z3中各有一个子像素电极中的条状电极与第一方向Y1平行，对应地，第二子像素区Z2和第四子像素区Z4中各有一个子像素电极中的条状电极与第二方向Y2平行。例如，参见图2a，第一子像素电极P1和第六子像素电极P6中的条状电极与第一方向Y1平行，第三子像素电极P3和第八子像素电极P8中的条状电极与第二方向Y2平行，另外，第二子像素电极P2和第五子像素电极P5中的条状电极与第二方向Y2平行，第四子像素电极P4和第七子像素电极P7中的条状电极与第一方向Y1平行。或者参见图2b，第二子像素电极P2和第五子像素电极P5中的条状电极与第一方向Y1平行，第四子像素电极P4和第七子像素电极P7中的条状电极与第二方向Y2平行，另外，第一子像素电极P1和第六子像素电极P6中的条状电极与第二方向Y2平行，第三子像素电极P3和第八子像素电极P8中的条状电极与第一方向Y1平行。
需要说明的是，关于图2a和图2b中所形成的第一区域Z5的描述，请参考对图1b的相关描述，在此不再赘述。
实施例三
在实施例一所述的阵列基板的结构的基础上，本实施例的阵列基板上的像素单元可以进一步为：所述四个子像素区分别包括三个子像素电极，所述四个子像素区均包括1×3子像素电极矩阵；所述第一子像素区和所述第三子像素区中各有至少一个子像素电极中的所述条状电极与所述第一方向平行；所述第二子像素区和所述第四子像素区中各有至少一个子像素电极的所述条状电极与所述第二方向平行。
图3a是本发明实施例三提供的一种像素单元的结构示意图。参见图3a，在像素单元中，第一子像素区Z1和第三子像素区Z3中各有一个子像素电极中的条状电极与第一方向Y1平行；第二子像素区Z2和第四子像素区Z4中各有一个子像素电极的条状电极与第二方向Y2平行。
进一步地，参见图3a，像素单元包括顺时针依次排列第一子像素电极P1、第二子像素电极P2、第三子像素电极P3、第四子像素电极P4、第五子像素电极P5、第六子像素电极P6、第七子像素电极P7、第八子像素电极P8、第九子像素电极P9、第十子像素电极P10、第十一子像素电极P11和第十二子像素电极P12，所述第一子像素电极P1、第二子像素电极P2和第三子像素电极P3在所述第一子像素区Z1中，所述第四子像素电极P4、第五子像素电极P5和第六子像素电极P6在所述第二子像素区Z2中，所述第七子像素电极P7、第八子像素电极P8和第九子像素电极P9在所述第三子像素区Z3中，所述第十子像素电极P10、第十一子像素电极P11和第十二子像素电极P12在所述第四子像素区Z4中，其中，第一子像素电极P1、第四子像素电极P4、第五子像素电极P5、第七子像素电极P7、第十子像素电极P10和第十一子像素电极P11中的条状电极与第一方向Y1平行，第二子像素电极P2、第三子像素电极P3、第六子像素电极P6、第八子像素电极P8和第九子像素电极P9和第十二子像素电极P12中的条状电极与第二方向Y2平行。
此外，在图3a中，形成的第一区域Z5包括：第一子像素电极P1、第二子像素电极P2、第十一子像素电极P11和第十二子像素电极P12形成的第一区域Z5、第五子像素电极P5、第六子像素电极P6、第七子像素电极P7和第八子像素电极P8形成的第一区域Z5、第三子像素电极P3和第四子像素电极P4形成的第一区域Z5、第九子像素电极P9和第十子像素电极P10形成的第一区域Z5以及第一子像素电极P1、第六子像素电极P6、第七子像素电极P7和第十二子像素电极P12与各自相邻的像素单元中子像素电极形成的第一区域Z5。因此，对于每个子像素电极，都有第一区域Z5与之对应，这样可以在相应的第一区域Z5中设置子像素开关，用于控制相应的子像素电极。
除了图3a所示的一个具体的示例，在另一个具体示例中，参见图3b，也可以是第三子像素电极P3和第九子像素电极P9中的条状电极与第一方向Y1平行，第四子像素电极P4和第十子像素电极P10中的条状电极与第二方向Y2平行，并且第一子像素电极P1、第二子像素电极P2、第七子像素电极P7和第八子像素电极P8中的条状电极均与第二方向Y2平行，第五子像素电极P5、第六子像素电极P6、第十一子像素电极P11和第十二子像素电极P12中条状电极均与第一方向Y1平行。
此外，也可以是第一子像素区Z1和第三子像素区Z3中各有两个子像素电极中的条状电极与第一方向Y1平行，对应地，第二子像素区Z2和第四子像素区Z4中各有两个子像素电极中的条状电极与第二方向Y2平行。例如，参见图3c，第一子像素电极P1和第二子像素电极P2中的条状电极以及第七子像素电极P7和第八子像素电极P8中的条状电极与第一方向Y1平行，第五子像素电极P5和第六子像素电极P6中的条状电极以及第十一子像素电极P11和第十二子像素电极P12中的条状电极与第二方向Y2平行，另外第四子像素电极P4和第十子像素电极P10中的条状电极与第一方向Y1平行，第三子像素电极P3和第九子像素电极P9中的条状电极与第二方向Y2平行；或者参见图3d，第二子像素电极P2和第三子像素电极P3中的条状电极以及第八子像素电极P8和第九子像素电极P9中的条状电极与第一方向Y1平行，第四子像素电极P4和第五子像素电极P5中的条状电极以及第十子像素电极P10和第十一子像素电极P11中的条状电极与第二方向Y2平行，另外第六子像素电极P6和第十二子像素电极P12中的条状电极与第一方向Y1平行，第一子像素电极P1和第七子像素电极P7中的条状电极与第二方向Y2平行。
需要说明的是，关于图3b、图3c和图3d中所形成的第一区域Z5的描述，请参考对图3a的相关描述，在此不再赘述。
在上述各实施例中，进一步地，所述像素单元中的子像素电极为红色子像素电极、绿色子像素电极、蓝色子像素电极和白色子像素电极中的一种。
在上述各实施例中，优选为所述第一子像素区和第四子像素区中同一列的子像素电极的颜色不同，所述第二子像素区和第三子像素区中同一列的子像素电极的颜色不同。例如，对于图1b中的像素单元，第一子像素电极P1到第八子像素电极P8可以依次为红色子像素电极、绿色子像素电极、蓝色子像素电极、白色子像素电极、绿色子像素电极、红色子像素电极、白色子像素电极和蓝色子像素电极。通过这样设置子像素电极，可以使相邻两行中同一颜色子像素电极中的条状电极的平行方向相同，从而可以更好地避免现有技术中的横纹问题。
接下来，进一步地以优选实施例的方式给出像素单元中子像素开关、数据线和栅极线的设置情况。
实施例四
图4a是本发明实施例四提供的一种像素单元的结构示意图。需要说明的是，图4a是与图1b相对应的像素单元中的数据线、栅极线和像素开关的设置情况。参见图4a，所述像素单元还包括：用于控制八个子像素电极的八个子像素开关(T1-T8)，分别设置于第一区域Z5内；两条栅极线，所述两条栅极线为第一栅极线G1和第二栅极线G2；以及四条与所述栅极线(G1和G2)交叉设置的数据线，所述四条数据线为第一数据线D1、第二数据线D2、第三数据线D3和第四数据线D4；所述第一栅极线G1与所述第一子像素电极P1、第二子像素电极P2、第三子像素电极P3和第四子像素电极P4电连接；所述第二栅极线G2与所述第五子像素电极P5、第六子像素电极P6、第七子像素电极P7和第八子像素电极P8电连接；所述第一数据线D1与所述第一子像素电极P1和第八子像素电极P8电连接，所述第二数据线D2与所述第二子像素电极P2和第七子像素电极P7电连接，所述第三数据线D3与所述第三子像素电极P3和第六子像素电极P6电连接，所述第四数据线D4与所述第四子像素电极P4和第五子像素电极P5电连接；其中，各所述栅极线(G1和G2)和数据线(D1-D4)分别与每个子像素电极对应的子像素开关电连接。
如图4a所示，在像素单元中，与位于同一行的子像素电极的电连接的栅极线采用了双行驱动的方案，该方案如下：所述第一栅极线G1在所述像素单元中包括两条相互平行的支线，所述第一栅极线G1的两条支线是第一支线G11和第二支线G12，其中，所述第一子像素区Z1和第二子像素区Z2位于所述第一支线G11和第二支线G12之间；所述第二栅极线G2在所述像素单元中包括两条相互平行的支线，所述第二栅极线G2的两条支线是第三支线G21和第四支线G22，其中，所述第三子像素区Z3和第四子像素区Z4位于所述第三支线G21和第四支线G22之间。
需要说明的是，第一栅极线G1的第一支线G11和第二支线G12可以通过一条平行于数据线的支线或者其他走线电连接起来，从而可以保证第一支线G11和第二支线G12同时驱动位于第一子像素区Z1和第二子像素区Z2中的各个子像素电极；第二栅极线G2的第三支线G21和第四支线G22可以通过一条平行于数据线的支线或者其他走线电连接起来，从而可以保证第三支线G21和第四支线G22同时驱动位于第三子像素区Z3和第四子像素区Z4中的各个子像素电极。
如图4a所示，所述第一数据线D1设置在所述第一子像素区Z1和第四子像素区Z4远离所述第二子像素区Z2一侧，所述第二数据线D2设置在所述第一子像素区Z1和所述第四子像素区Z4靠近所述第二子像素区Z2一侧，所述第三数据线D3设置在所述第二子像素区Z2和第三子像素区Z3靠近所述第一子像素区Z1一侧，所述第四数据线D4设置在所述第二子像素区Z2和第三子像素区Z3远离所述第一子像素区Z1一侧。
如图4a所示，具体地，第一子像素开关T1的栅极与第一栅极线G1的第一支线G11电连接，源极与第一数据线D1电连接，漏极与第一子像素电极P1电连接；第二子像素开关T2的栅极与第一栅极线G1的第二支线G12电连接，源极与第二数据线D2电连接，漏极与第二子像素电极P2电连接；第三子像素开关T3的栅极与第一栅极线G1的第二支线G12电连接，源极与第三数据线D3电连接，漏极与第三子像素电极P3电连接；第四子像素开关T4的栅极与第一栅极线G1的第一支线G11电连接，源极与第四数据线D4电连接，漏极与第四子像素电极P4电连接；第五子像素开关T5的栅极与第二栅极线G2的第四支线G22电连接，源极与第四数据线D4电连接，漏极与第五子像素电极P5电连接；第六子像素开关T6的栅极与第二栅极线G2的第三支线G21电连接，源极与第三数据线D3电连接，漏极与第六子像素电极P6电连接；第七子像素开关T7的栅极与第二栅极线G2的第三支线G21电连接，源极与第二数据线D2电连接，漏极与第七子像素电极P7电连接；第八子像素开关T8的栅极与第二栅极线G2的第四支线G22电连接，源极与第一数据线D1电连接，漏极与第八子像素电极P8电连接。
图4a仅仅是与图1b相对应的像素单元中的数据线、栅极线和像素开关的设置情况的一个具体示例，在另一个具体示例中，与位于同一行的子像素电极电连接的栅极线也可以采用单行驱动的方案。参见图4b，所述第一栅极线G1在所述第一区域Z5有一条平行于数据线方向的支线G13，使得所述第一栅极线G1与所述第二子像素电极P2和第三子像素电极P3电连接；所述第二栅极线G2在所述第三子像素区Z3远离所述第四子像素区Z4的一侧有一条平行于数据线方向上的支线G23，使得所述第二栅极线G2与所述第五子像素电极P5电连接，且所述第二栅极线G2在所述第四子像素区Z4远离所述第三子像素区Z3的一侧有一条平行于数据线方向上的支线G24，使得所述第二栅极线G2与所述第八子像素电极P8电连接。
在图4b所示的位于阵列基板上的像素单元中设置有数据线、栅极线和像素开关的结构的基础上，进一步地，参见图4c，所述像素单元还包括：第一公共电极线C1和第二公共电极线C2，其中，所述第一公共电极线C1与所述第一栅极线G1平行，且所述第一子像素区Z1和第二子像素区Z2位于所述第一公共电极线C1和所述第一栅极线G1之间；所述第二公共电极线C1与所述第二栅极线G2平行，且所述第三子像素区Z3和第四子像素区Z4位于所述第二公共电极线C2和所述第二栅极线G2之间；所述第一公共电极线C1在所述第一子像素电极P1和所述第二子像素电极P2之间有一条支线C11，所述第一公共电极线C1在所述第三子像素电极P3和所述第四子像素电极P4之间有一条支线C12，所述第二公共电极线C2在所述第五子像素电极P5和第六子像素电极P6之间有一条支线C21，所述第二公共电极线C2在所述第七子像素电极P7和所述第八子像素电极P8之间有一条支线C22。通过在上述的子像素电极之间设置公共电极线的支线，由于该公共电极线的支线与相应子像素电极存在交叠的部分，且交叠部分的公共电极线的支线和子像素电极形成存储电容，因此，在进行显示时，所形成的存储电容可以降低显示画面的闪烁。
实施例五
图5a是本发明实施例五提供的一种像素单元的结构示意图。需要说明的是，图5a是与实施例三中图3a相对应的像素单元中的数据线、栅极线和像素开关的设置情况。参见图5a，所述像素单元还包括：用于控制十二个子像素电极(P1-P12)的十二个子像素开关(T1-T12)，分别设置于第一区域Z5内；两条栅极线，所述两条栅极线为第一栅极线G1和第二栅极线G2；以及六条与所述栅极线(G1和G2)交叉设置的数据线，所述六条数据线为第一数据线D1、第二数据线D2、第三数据线D3、第四数据线D4、第五数据线D5和第六数据线D6；所述第一栅极线G1与所述第一子像素电极P1、第二子像素电极P2、第三子像素电极P3、第四子像素电极P4、第五子像素电极P5和第六子像素电极P5电连接；所述第二栅极线G2与所述第七子像素电极P7、第八子像素电极P8、第九子像素电极P9、第十子像素电极P10、第十一子像素电极P11和第十二子像素电极P12电连接；所述第一数据线D1与所述第一子像素电极P1和第十二子像素电极P12电连接，所述第二数据线D2与所述第二子像素电极P2和第十一子像素电极P11电连接，所述第三数据线D3与所述第三子像素电极P3和第十子像素电极P10电连接，所述第四数据线D4与所述第四子像素电极P4和第九子像素电极P9电连接，所述第五数据线D5与所述第五子像素电极P5和第八子像素电极P8电连接，所述第六数据线D6与所述第六子像素电极P6和第七子像素电极P7电连接；其中，各所述栅极线(G1和G2)和数据线(D1-D6)分别与每个所述子像素电极对应的子像素开关电连接。
如图5a所示，在像素单元中，与位于同一行的子像素电极电连接的栅极线采用了双行驱动的方案，该方案如下：所述第一栅极线G1在所述像素单元中包括两条相互平行的支线，所述第一栅极线G1的两条支线是第一支线G11和第二支线G12，其中，所述第一子像素区Z1和第二子像素区Z2位于所述第一支线G11和第二支线G12之间；所述第二栅极线G2在所述像素单元中包括两条相互平行的支线，所述第二栅极线G2的两条支线是第三支线G21和第四支线G22，其中，所述第三子像素区Z3和第四子像素区Z4位于所述第三支线G21和第四支线G22之间。
需要说明的是，第一栅极线G1的第一支线G11和第二支线G12可以通过一条平行于数据线的支线或者其他走线电连接起来，从而可以保证第一支线G11和第二支线G12同时驱动位于第一子像素区Z1和第二子像素区Z2中的各个子像素电极；第二栅极线G2的第三支线G21和第四支线G22可以通过一条平行于数据线的支线或者其他走线电连接起来，从而可以保证第三支线G21和第四支线G22同时驱动位于第三子像素区Z3和第四子像素区Z4中的各个子像素电极。
如图5a所示，所述第一数据线D1设置在所述第一子像素电极P1和第十二子像素电极P12靠近所述第二子像素电极P2一侧，所述第二数据线D2设置在所述第二子像素电极P2和所述第十一子像素电极P11远离所述第三子像素电极P3一侧，所述第三数据线D3设置在所述第三子像素电极P3和第十子像素电极P10远离所述第二子像素电极P2一侧，所述第四数据线D4设置在所述第四子像素电极P4和第九子像素电极P9远离所述第五子像素电极P5一侧，所述第五数据线D5设置在所述第五子像素电极P5和第八子像素电极P8远离所述第四子像素电极P4一侧，所述第六数据线D6设置在所述第六子像素电极P6和第七子像素电极P7靠近所述第五子像素电极P5一侧。
需要说明的是，关于图5a中各个子像素开关与数据线、栅极线和子像素电极电连接的描述，请参考对图4a的相关描述，在此不再赘述。
图5a仅仅是与实施例三中图3a相对应的像素单元中的数据线、栅极线和像素开关的设置情况的一个具体示例，在另一个具体示例中，与位于同一行的子像素电极电连接的栅极线也可以采用单行驱动的方案。参见图5b，所述第一栅极线G1在第一区域Z1中设置有平行于数据线方向的第五支线G14和第六支线G15，所述第五支线G14使得所述第一栅极线G1与所述第一子像素电极P1和第二子像素电极P2电连接，所述第六支线G15使得所述第一栅极线G1与所述第五子像素电极P5和第六子像素电极P6电连接；所述第二栅极线G2在所述第四子像素区Z4靠近所述第三子像素区Z3的一侧有一条平行于数据线方向的支线G25，使得所述第二栅极线G2与所述第九子像素电极P9和第十子像素电极P10电连接。
在图5b所示的位于阵列基板上的像素单元中设置有数据线、栅极线和像素开关的结构的基础上，进一步地，参见图5c，所述像素单元还包括：第一公共电极线C1和第二公共电极线C2，其中，所述第一公共电极线C1与所述第一栅极线G1平行，且所述第一子像素区Z1和第二子像素区Z2位于所述第一公共电极线C1和所述第一栅极线G1之间；所述第二公共电极线C2与所述第二栅极线C2平行，且所述第三子像素区Z3和第四子像素区Z4位于所述第二公共电极线C2和所述第二栅极线G2之间；所述第一公共电极线C1在所述第二子像素电极P2和所述第三子像素电极P3之间有一条支线C11，所述第一公共电极线C1在所述第四子像素电极P4和所述第五子像素电极P5之间有一条支线C12，所述第二公共电极线C2在所述第八子像素电极P8和第九子像素电极P9之间有一条支线C21，所述第二公共电极线C2在所述第十子像素电极P10和所述第十一子像素电极P11之间有一条支线C22。通过在上述的子像素电极之间设置公共电极线的支线，由于该公共电极线的支线与相应子像素电极存在交叠的部分，且交叠部分的公共电极线的支线和子像素电极形成存储电容，因此，在进行显示时，所形成的存储电容可以降低显示画面的闪烁。
需要说明的是，在上述实施例四和实施例五中的各个子像素开关，可以采用薄膜晶体管(Thin Film Transistor，简称TFT)来制作。
还需要说明的是，在上述实施例二和实施例三中所给出的各个实施例的像素单元中的数据线、栅极线和子像素开关以及公共电极线的设置情况，请参考图4a-图4c和图5a-图5c及其相关描述，在此不再一一赘述。
如上所述，给出了与第一方向Y1平行的条状电极所在的子像素电极和与所述第二方向Y2平行的条状电极所在的子像素电极围成的第一区域以及对第一区域进行设置的一些优选的实施例。接下来，就根据实际的工艺水平，给出可以应用上述各个实施例的示例。
实施例六
在实际设计子像素电极时，由于受到工艺水平的限制，子像素电极中的狭缝宽度和狭缝之间的条状电极宽度的尺寸都会受到限制。在一定工艺水平下，如果能够制作的狭缝的最小宽度为A，条状电极的最小宽度为B，位于子像素电极边缘的狭缝到所述子像素电极的边缘的必要距离为C，那么子像素电极的宽度K可以表示为：K＝2C+n×A+(n-1)×B，其中，n代表该子像素电极中狭缝的数目。需要说明的是，上述的狭缝的最小宽度A、条状电极的最小宽度B、必要距离C和子像素电极的宽度K均为沿垂直于子像素电极的长边方向的大小。图6a是本发明实施例六提供的一种子像素电极的结构示意图。参见图6a，子像素电极Pn包括3条具有最小宽度为A的狭缝PA和2条位于狭缝PA之间的且具有最小宽度为B的条状电极PB，并且位于子像素电极Pn边缘的狭缝PA到该边缘的必要距离为C，相应地，子像素电极Pn的宽度K为：K＝2C+3A+2B，其中，A、B、C和K均为沿Y3方向(垂直于子像素电极Pn的长边方向)的大小，且K与d1满足的关系为：K＝d1sinβ。
图6b是本发明实施例六提供的一种阵列基板的结构示意图。参见图6b，在阵列基板12上设置的一行子像素电极，其中，子像素电极P1到子像素电极Pm中的条状电极PB均与第一方向Y1平行，m为大于1的整数；M代表相邻两个子像素电极之间的距离，d代表在这行空出空间的宽度，且M和d均为沿Y3方向的大小，其中，d满足的条件是：d＜m(A+B)且d＜M+K(即d＜M+2C+2A+B)，这表明空出的空间，即不能再设置一个子像素电极(由条件d＜M+K决定)，也不能在每个子像素电极中增加一条狭缝(由条件d＜m(A+B)决定)。对于此种情况，在现有技术中，通常将每个子像素电极的狭缝宽度拉宽，使得拉宽狭缝后的子像素电极能够刚好排满阵列基板上的一行，并使空出的空间消失。这样虽然解决了空出空间的问题，但是由于对每个子像素电极的狭缝宽度进行了拉宽，因此，在显示时，会出现比较严重的黑畴现象。
本发明上述各个实施例中由于具有第一区域，因此，在一行具有相同数目子像素电极的情况下，本发明上述各个实施例中的一行子像素电极占据的空间要大于图6b中一行子像素电极占据的空间，从而可以使图6b中空出的空间消失。需要说明的是，如果阵列基板的尺寸不能够容纳本发明上述各个实施例中的一行子像素电极，那么可以对各个子像素电极进行适当地压缩，例如，将子像素电极的狭缝的最小宽度为A、条状电极的最小宽度为B和位于子像素电极边缘的狭缝到该边缘的必要距离为C中的一个或者多个通过压缩的方式适当地减小，以使阵列基板刚好能够容纳所述子像素电极。
实施例七
本发明实施例七提供一种显示面板。图7a是本发明实施例七提供的一种显示面板的结构示意图。参见图7a，显示面板包括：包括：第一基板21、第二基板22和位于第一基板21和第二基板22之间的液晶层23，其中，液晶层23包括液晶分子231。上述的第二基板22可以为彩膜基板，第一基板21为上述各实施例所述的阵列基板。
需要说明的是，彩膜基板要与阵列基板对应设置。例如，在阵列基板上，当像素单元中的子像素电极的设置情况为图1b所示的设置情况时，并且当第一子像素电极P1到第八子像素电极P8可以依次为红色子像素电极、绿色子像素电极、蓝色子像素电极、白色子像素电极、绿色子像素电极、红色子像素电极、白色子像素电极和蓝色子像素电极时，与此对应地，彩膜基板中的色阻层的设置情况参见图7b。在图7b中，R代表红色色阻，G代表绿色色阻以及B代表蓝色色阻，在色阻之间的阴影部分表示被彩膜基板中的黑色矩阵阻挡的部分。
还需要说明的是，上述显示面板可以具有触控功能，也可以不具有触控功能，在实际制作时，可以根据具体的需要进行选择和设计。其中，触控功能可以为电磁触控功能、电容触控功能或者电磁电容触控功能等。
本实施例提供的显示面板，由于采用了上述各实施例的阵列基板，且该阵列基板通过设置各行子像素电极中的条状电极的排列方式，在摩擦配向方向产生偏差或者偏振片贴附时发生歪斜的情况下可以有效地避免横纹问题，因此，显示面板同样具有该有益效果。
实施例八
本发明实施例八提供一种显示装置。图8是本发明实施例八提供的一种显示装置的结构示意图。参见图8，显示装置30包括显示面板31，还可以包括驱动电路和其他用于支持显示装置30正常工作的器件。其中，所述显示面板31为上述实施例六中所述的显示面板。上述的显示装置30可以为手机、台式电脑、笔记本、平板电脑、电子纸中的一种。
本实施例提供的显示装置，由于采用了在摩擦配向方向产生偏差或者偏振片贴附时发生歪斜的情况下可以有效地避免横纹问题的显示面板，因此，显示装置同样具有该有益效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (22)

1.一种阵列基板，其特征在于，包括：多个像素单元，所述像素单元包括2×2子像素区矩阵，所述2×2子像素区矩阵包括依次排列的第一子像素区、第二子像素区、第三子像素区和第四子像素区；
每个所述子像素区包括至少两个子像素电极；
每个所述子像素电极中包括条状电极；
所述第一子像素区和所述第三子像素区中各有至少一个子像素电极中的所述条状电极与第一方向平行；
所述第二子像素区和所述第四子像素区中各有至少一个子像素电极中的所述条状电极与第二方向平行；
所述第一方向和第二方向相互交叉，所述第一方向和第二方向之间的夹角大于0度，且小于等于90度；
其中，与所述第一方向平行的条状电极所在的子像素电极和与所述第二方向平行的条状电极所在的子像素电极围成的区域是第一区域，所述第一区域中设置有子像素开关。
2.根据权利要求1所述的阵列基板，其特征在于，所述四个子像素区中每个所述子像素电极的长度是相等的；
所述第一子像素区和所述第三子像素区中各有至少一个子像素电极与第一方向平行；
所述第二子像素区和所述第四子像素区中各有至少一个子像素电极与第二方向平行。
3.根据权利要求2所述的阵列基板，其特征在于，所述四个子像素区分别包括两个子像素电极，所述四个子像素区均包括1×2子像素电极矩阵；
所述第一子像素区和所述第三子像素区中各有至少一个子像素电极中的所述条状电极与所述第一方向平行；
所述第二子像素区和所述第四子像素区中各有至少一个子像素电极中的所述条状电极与所述第二方向平行。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一子像素区和所述第三子像素区中的所有子像素电极中的所述条状电极与所述第一方向平行；
所述第二子像素区和所述第四子像素区中的所有子像素电极中的所述条状电极与所述第二方向平行。
5.根据权利要求4所述的阵列基板，其特征在于，所述像素单元包括顺时针依次排列第一子像素电极、第二子像素电极、第三子像素电极、第四子像素电极、第五子像素电极、第六子像素电极、第七子像素电极和第八子像素电极。
6.根据权利要求5所述的阵列基板，其特征在于，所述像素单元还包括：用于控制八个子像素电极的八个子像素开关，分别设置于所述第一区域内；
两条栅极线，所述两条栅极线为第一栅极线和第二栅极线；以及
四条与所述栅极线交叉设置的数据线，所述四条数据线为第一数据线、第二数据线、第三数据线和第四数据线；
所述第一栅极线与所述第一子像素电极、第二子像素电极、第三子像素电极和第四子像素电极电连接；所述第二栅极线与所述第五子像素电极、第六子像素电极、第七子像素电极和第八子像素电极电连接；
所述第一数据线与所述第一子像素电极和第八子像素电极电连接，所述第二数据线与所述第二子像素电极和第七子像素电极电连接，所述第三数据线与所述第三子像素电极和第六子像素电极电连接，所述第四数据线与所述第四子像素电极和第五子像素电极电连接；
其中，各所述栅极线和数据线分别与每个子像素电极对应的子像素开关电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一栅极线在所述像素单元中包括两条相互平行的支线，所述第一栅极线的两条支线是第一支线和第二支线，其中，所述第一子像素区和第二子像素区位于所述第一支线和第二支线之间；
所述第二栅极线在所述像素单元中包括两条相互平行的支线，所述第二栅极线的两条支线是第三支线和第四支线，其中，所述第三子像素区和第四子像素区位于所述第三支线和第四支线之间。
8.根据权利要求6所述的阵列基板，其特征在于，所述第一栅极线在所述第一区域有一条平行于数据线方向的支线，使得所述第一栅极线与所述第二子像素电极和第三子像素电极电连接；
所述第二栅极线在所述第三子像素区远离所述第四子像素区的一侧有一条平行于数据线方向上的支线，使得所述第二栅极线与所述第五子像素电极电连接，且所述第二栅极线在所述第四子像素区远离所述第三子像素区的一侧有一条平行于数据线方向上的支线，使得所述第二栅极线与所述第八子像素电极电连接。
9.根据权利要求7或8所述的阵列基板，其特征在于，所述第一数据线设置在所述第一子像素区和第四子像素区远离所述第二子像素区一侧，所述第二数据线设置在所述第一子像素区和所述第四子像素区靠近所述第二子像素区一侧，所述第三数据线设置在所述第二子像素区和第三子像素区靠近所述第一子像素区一侧，所述第四数据线设置在所述第二子像素区和第三子像素区远离所述第一子像素区一侧。
10.根据权利要求8所述的阵列基板，其特征在于，所述像素单元还包括：第一公共电极线和第二公共电极线，其中，所述第一公共电极线与所述第一栅极线平行，且所述第一子像素区和第二子像素区位于所述第一公共电极线和所述第一栅极线之间；
所述第二公共电极线与所述第二栅极线平行，且所述第三子像素区和第四子像素区位于所述第二公共电极线和所述第二栅极线之间；
所述第一公共电极线在所述第一子像素电极和所述第二子像素电极之间有一条支线，所述第一公共电极线在所述第三子像素电极和所述第四子像素电极之间有一条支线，所述第二公共电极线在所述第五子像素电极和第六子像素电极之间有一条支线，所述第二公共电极线在所述第七子像素电极和所述第八子像素电极之间有一条支线。
11.根据权利要求2所述的阵列基板，其特征在于，所述四个子像素区分别包括三个子像素电极，所述四个子像素区均包括1×3子像素电极矩阵；
所述第一子像素区和所述第三子像素区中各有至少一个子像素电极中的所述条状电极与所述第一方向平行；
所述第二子像素区和所述第四子像素区中各有至少一个子像素电极中的所述条状电极与所述第二方向平行。
12.根据权利要求11所述的阵列基板，其特征在于，所述第一子像素区和所述第三子像素区中各有一个子像素电极中的所述条状电极与所述第一方向平行；
所述第二子像素区和所述第四子像素区中各有一个子像素电极中的所述条状电极与所述第二方向平行。
13.根据权利要求12所述的阵列基板，其特征在于，所述像素单元包括顺时针依次排列第一子像素电极、第二子像素电极、第三子像素电极、第四子像素电极、第五子像素电极、第六子像素电极、第七子像素电极、第八子像素电极、第九子像素电极、第十子像素电极、第十一子像素电极和第十二子像素电极。
14.根据权利要求13所述的阵列基板，其特征在于，所述像素单元还包括：用于控制十二个子像素电极的十二个子像素开关，分别设置于第一区域内；
两条栅极线，所述两条栅极线为第一栅极线和第二栅极线；以及
六条与所述栅极线交叉设置的数据线，所述六条数据线为第一数据线、第二数据线、第三数据线、第四数据线、第五数据线和第六数据线；
所述第一栅极线与所述第一子像素电极、第二子像素电极、第三子像素电极、第四子像素电极、第五子像素电极和第六子像素电极电连接；所述第二栅极线与所述第七子像素电极、第八子像素电极、第九子像素电极、第十子像素电极、第十一子像素电极和第十二子像素电极电连接；
所述第一数据线与所述第一子像素电极和第十二子像素电极电连接，所述第二数据线与所述第二子像素电极和第十一子像素电极电连接，所述第三数据线与所述第三子像素电极和第十子像素电极电连接，所述第四数据线与所述第四子像素电极和第九子像素电极电连接，所述第五数据线与所述第五子像素电极和第八子像素电极电连接，所述第六数据线与所述第六子像素电极和第七子像素电极电连接；
其中，各所述栅极线和数据线分别与每个所述子像素电极所对应的子像素开关电连接。
15.根据权利要求14所述的阵列基板，其特征在于，所述第一栅极线在所述像素单元中包括两条相互平行的支线，所述第一栅极线的两条支线是第一支线和第二支线，其中，所述第一子像素区和第二子像素区位于所述第一支线和第二支线之间；
所述第二栅极线在所述像素单元中包括两条相互平行的支线，所述第二栅极线的两条支线是第三支线和第四支线，其中，所述第三子像素区和第四子像素区位于所述第三支线和第四支线之间。
16.根据权利要求14所述的阵列基板，其特征在于，所述第一栅极线在第一区域中设置有平行于数据线方向的第五支线和第六支线，所述第五支线使得所述第一栅极线与所述第一子像素电极和第二子像素电极电连接，所述第六支线使得所述第一栅极线与所述第五子像素电极和第六子像素电极电连接；
所述第二栅极线在所述第四子像素区靠近所述第三子像素区的一侧有一条平行于数据线方向的支线，使得所述第二栅极线与所述第九子像素电极和第十子像素电极电连接。
17.根据权利要求15或16所述的阵列基板，其特征在于，所述第一数据线设置在所述第一子像素电极和第十二子像素电极靠近所述第二子像素电极一侧，所述第二数据线设置在所述第二子像素电极和所述第十一子像素电极远离所述第三子像素电极一侧，所述第三数据线设置在所述第三子像素电极和第十子像素电极远离所述第二子像素电极一侧，所述第四数据线设置在所述第四子像素电极和第九子像素电极远离所述第五子像素电极一侧，所述第五数据线设置在所述第五子像素电极和第八子像素电极远离所述第四子像素电极一侧，所述第六数据线设置在所述第六子像素电极和第七子像素电极靠近所述第五子像素电极一侧。
18.根据权利要求16所述的阵列基板，其特征在于，所述像素单元还包括：第一公共电极线和第二公共电极线，其中，所述第一公共电极线与所述第一栅极线平行，且所述第一子像素区和第二子像素区位于所述第一公共电极线和所述第一栅极线之间；
所述第二公共电极线与所述第二栅极线平行，且所述第三子像素区和第四子像素区位于所述第二公共电极线和所述第二栅极线之间；
所述第一公共电极线在所述第二子像素电极和所述第三子像素电极之间有一条支线，所述第一公共电极线在所述第四子像素电极和所述第五子像素电极之间有一条支线，所述第二公共电极线在所述第八子像素电极和第九子像素电极之间有一条支线，所述第二公共电极线在所述第十子像素电极和所述第十一子像素电极之间有一条支线。
19.根据权利要求3或11所述的阵列基板，其特征在于，所述像素单元中的子像素电极为红色子像素电极、绿色子像素电极、蓝色子像素电极和白色子像素电极中的一种。
20.根据权利要求19所述的阵列基板，其特征在于，所述第一子像素区和第四子像素区中同一列的子像素电极的颜色不同，所述第二子像素区和第三子像素区中同一列的子像素电极的颜色不同。
21.一种显示面板，其特征在于，包括：第一基板、第二基板和位于第一基板和第二基板之间的液晶层，其中，所述第一基板包括如权利要求1-20任一项所述的阵列基板。
22.一种显示装置，其特征在于，包括权利要求21所述的显示面板。
CN201410455688.2A 2014-09-09 2014-09-09 一种阵列基板、显示面板及显示装置 Active CN104199222B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410455688.2A CN104199222B (zh) 2014-09-09 2014-09-09 一种阵列基板、显示面板及显示装置
US14/562,753 US9349756B2 (en) 2014-09-09 2014-12-07 Array substrate, display panel and display device
DE102015100032.6A DE102015100032B4 (de) 2014-09-09 2015-01-05 Rastersubstrat, Anzeigefeld und Anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410455688.2A CN104199222B (zh) 2014-09-09 2014-09-09 一种阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN104199222A true CN104199222A (zh) 2014-12-10
CN104199222B CN104199222B (zh) 2018-03-30

Family

ID=52084529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410455688.2A Active CN104199222B (zh) 2014-09-09 2014-09-09 一种阵列基板、显示面板及显示装置

Country Status (3)

Country Link
US (1) US9349756B2 (zh)
CN (1) CN104199222B (zh)
DE (1) DE102015100032B4 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045013A (zh) * 2015-09-15 2015-11-11 京东方科技集团股份有限公司 像素阵列、显示面板及显示装置
CN106597764A (zh) * 2017-02-23 2017-04-26 深圳市华星光电技术有限公司 液晶面板以及液晶显示装置
CN106773371A (zh) * 2016-12-29 2017-05-31 武汉华星光电技术有限公司 一种阵列基板及显示面板
CN107219700A (zh) * 2017-06-22 2017-09-29 上海天马微电子有限公司 一种液晶显示面板及显示装置
WO2019019583A1 (zh) * 2017-07-24 2019-01-31 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
WO2019057069A1 (zh) * 2017-09-22 2019-03-28 惠科股份有限公司 显示面板及液晶显示器
CN110780479A (zh) * 2019-11-27 2020-02-11 上海天马微电子有限公司 显示面板和显示装置
CN110873984A (zh) * 2018-09-04 2020-03-10 三星显示有限公司 液晶显示装置
CN111090197A (zh) * 2020-01-08 2020-05-01 深圳市华星光电半导体显示技术有限公司 像素结构及显示面板
CN112698532A (zh) * 2019-10-23 2021-04-23 群创光电股份有限公司 显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509336B (zh) * 2013-10-23 2015-11-21 Au Optronics Corp 畫素單元、畫素陣列以及液晶顯示面板
US9904091B2 (en) * 2015-04-01 2018-02-27 Shanghai Tianma Micro-electronics Co., Ltd. Display panel of touch screen and electronic device
KR102354726B1 (ko) * 2015-07-03 2022-01-24 삼성디스플레이 주식회사 액정 표시 장치
JP2017040733A (ja) * 2015-08-19 2017-02-23 株式会社ジャパンディスプレイ 表示装置
US9846340B1 (en) * 2016-06-15 2017-12-19 A.U. Vista, Inc. Pixel structure utilizing photo spacer stage design and display device having the same
JP6966918B2 (ja) * 2017-10-12 2021-11-17 株式会社ジャパンディスプレイ 表示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040263748A1 (en) * 2003-06-30 2004-12-30 Jong-Jin Park In plane switching mode liquid crystal display device having 4-pixel structure
CN1637560A (zh) * 2003-12-29 2005-07-13 Lg.菲利浦Lcd株式会社 可自动调节每一像素孔径比的液晶显示器件
JP2006251832A (ja) * 2006-06-09 2006-09-21 Semiconductor Energy Lab Co Ltd 電気光学装置
WO2009072452A1 (en) * 2007-12-03 2009-06-11 Semiconductor Energy Laboratory Co., Ltd. Tft arrangement for display device
CN101515097A (zh) * 2008-02-19 2009-08-26 乐金显示有限公司 液晶显示设备
CN101893790A (zh) * 2009-05-21 2010-11-24 陈俊 一种液晶显示装置阵列基板
CN101900915A (zh) * 2009-05-29 2010-12-01 三星电子株式会社 液晶显示器
CN103645590A (zh) * 2013-12-12 2014-03-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、液晶显示装置
CN103676387A (zh) * 2013-12-30 2014-03-26 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN103941490A (zh) * 2013-10-23 2014-07-23 友达光电股份有限公司 像素单元、像素阵列以及液晶显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920344B1 (ko) 2002-12-03 2009-10-07 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 표시판
KR100546258B1 (ko) 2003-05-15 2006-01-26 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널
CN100424566C (zh) 2004-10-19 2008-10-08 夏普株式会社 液晶显示装置和具有该液晶显示装置的电子设备
JP5167781B2 (ja) 2007-03-30 2013-03-21 セイコーエプソン株式会社 電界駆動型装置、液晶装置及び電子機器
JP4475303B2 (ja) 2007-08-17 2010-06-09 ソニー株式会社 表示装置
KR101784447B1 (ko) 2011-05-23 2017-10-11 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
JP5738748B2 (ja) 2011-12-05 2015-06-24 株式会社ジャパンディスプレイ 液晶表示素子
KR101973009B1 (ko) 2012-11-13 2019-04-29 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040263748A1 (en) * 2003-06-30 2004-12-30 Jong-Jin Park In plane switching mode liquid crystal display device having 4-pixel structure
CN1637560A (zh) * 2003-12-29 2005-07-13 Lg.菲利浦Lcd株式会社 可自动调节每一像素孔径比的液晶显示器件
JP2006251832A (ja) * 2006-06-09 2006-09-21 Semiconductor Energy Lab Co Ltd 電気光学装置
WO2009072452A1 (en) * 2007-12-03 2009-06-11 Semiconductor Energy Laboratory Co., Ltd. Tft arrangement for display device
CN101515097A (zh) * 2008-02-19 2009-08-26 乐金显示有限公司 液晶显示设备
CN101893790A (zh) * 2009-05-21 2010-11-24 陈俊 一种液晶显示装置阵列基板
CN101900915A (zh) * 2009-05-29 2010-12-01 三星电子株式会社 液晶显示器
CN103941490A (zh) * 2013-10-23 2014-07-23 友达光电股份有限公司 像素单元、像素阵列以及液晶显示面板
CN103645590A (zh) * 2013-12-12 2014-03-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、液晶显示装置
CN103676387A (zh) * 2013-12-30 2014-03-26 京东方科技集团股份有限公司 一种阵列基板及显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045013A (zh) * 2015-09-15 2015-11-11 京东方科技集团股份有限公司 像素阵列、显示面板及显示装置
CN106773371B (zh) * 2016-12-29 2020-08-28 武汉华星光电技术有限公司 一种阵列基板及显示面板
CN106773371A (zh) * 2016-12-29 2017-05-31 武汉华星光电技术有限公司 一种阵列基板及显示面板
WO2018120133A1 (zh) * 2016-12-29 2018-07-05 武汉华星光电技术有限公司 一种阵列基板及显示面板
CN106597764A (zh) * 2017-02-23 2017-04-26 深圳市华星光电技术有限公司 液晶面板以及液晶显示装置
CN107219700A (zh) * 2017-06-22 2017-09-29 上海天马微电子有限公司 一种液晶显示面板及显示装置
WO2019019583A1 (zh) * 2017-07-24 2019-01-31 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
WO2019057069A1 (zh) * 2017-09-22 2019-03-28 惠科股份有限公司 显示面板及液晶显示器
CN110873984A (zh) * 2018-09-04 2020-03-10 三星显示有限公司 液晶显示装置
CN110873984B (zh) * 2018-09-04 2023-12-15 Tcl华星光电技术有限公司 液晶显示装置
CN112698532A (zh) * 2019-10-23 2021-04-23 群创光电股份有限公司 显示装置
CN110780479A (zh) * 2019-11-27 2020-02-11 上海天马微电子有限公司 显示面板和显示装置
CN111090197A (zh) * 2020-01-08 2020-05-01 深圳市华星光电半导体显示技术有限公司 像素结构及显示面板
WO2021138945A1 (zh) * 2020-01-08 2021-07-15 深圳市华星光电半导体显示技术有限公司 像素结构及显示面板

Also Published As

Publication number Publication date
US20160071883A1 (en) 2016-03-10
CN104199222B (zh) 2018-03-30
US9349756B2 (en) 2016-05-24
DE102015100032A1 (de) 2016-03-10
DE102015100032B4 (de) 2019-11-21

Similar Documents

Publication Publication Date Title
CN104199222A (zh) 一种阵列基板、显示面板及显示装置
CN104199223B (zh) 一种阵列基板、显示面板及显示装置
CN103885260B (zh) 显示面板
CN207380420U (zh) 一种阵列基板及显示装置
CN104181735B (zh) 阵列基板、显示面板和显示装置
CN107731101A (zh) 显示面板和显示装置
CN104701354B (zh) 一种显示基板、显示面板和显示装置
CN107942587A (zh) 液晶显示面板的配向方法
CN102854670A (zh) 液晶显示视角控制方法、液晶显示面板和液晶显示器
CN108628044B (zh) 显示面板
CN104950540B (zh) 阵列基板及其制作方法和显示装置
CN104020605A (zh) 显示面板
CN104483781A (zh) 一种液晶显示器及其制作方法及电子设备
CN105319784B (zh) 显示面板
CN104678670A (zh) 一种阵列基板、显示面板和显示装置
CN107037645A (zh) 主像素电极、像素单元及液晶显示面板
CN105974686A (zh) 一种阵列基板以及显示面板
CN104317123A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN109669305A (zh) 阵列基板和液晶显示面板
CN103617777A (zh) 阵列基板、彩膜基板及制造方法、显示面板和显示装置
CN104330936B (zh) 显示面板及显示装置
CN114446260B (zh) 一种阵列基板及显示装置
CN106019756A (zh) 显示面板及其制作方法、曲面显示面板和曲面显示装置
CN110174804A (zh) 一种阵列基板、显示面板、其驱动方法及显示装置
CN108957889A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant