JP2006251832A - 電気光学装置 - Google Patents

Abstract

【課題】 基板サイズを最大限に活用した大画面表示の可能な電気光学装置を実現する。
【解決手段】 反射型電気光学装置の駆動部となるアクティブマトリクス基板に対して画素マトリクス回路とロジック回路とを形成するに際し、画素マトリクス回路内のデッドスペースを利用してロジック回路を配置する構成とする。これによりロジック回路の占有面積に制限されることなく画素マトリクス回路（画像表示領域）の占有面積を広げることが可能となる。
【選択図】 図７

Description

本明細書で開示する発明は、薄膜半導体を用いた半導体装置を利用して駆動する電気光学装置およびその作製方法に関する。特に、画素マトリクス回路とロジック回路とを同一パネル上に一体化したアクティブマトリクス型電気光学装置（Active-Matrix Electro Optical Device：ＡＭ−ＥＯＤ）に関する。

最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型電気光学装置の需要が高まったことにある。アクティブマトリクス型電気光学装置は、マトリクス状に配置された数百万個もの各画素のそれぞれにＴＦＴを配置し、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。

電気光学装置としては、液晶の光学特性の変化を利用する液晶表示装置（Liquid Crystal Desplay）、ＺｎＳ：Ｍｎに代表される発光ＥＬ材料を利用するＥＬ表示装置（Electro Luminescence Desplay）、フォトクロミック色素の変色特性を利用するＥＣ表示装置（Electro Clomic Desplay）などがある。

これらの電気光学装置はアクティブマトリクス方式で駆動することが可能であり、同方式を採用することで高精細な表示を実現することが可能となる。

前述の様に、アクティブマトリクス方式の大きな特徴は、電気光学装置の画像表示領域において、マトリクス状に設けられた複数の画素電極に出入りする電荷を各画素領域に配置した画素ＴＦＴでオン／オフ制御する点である。

さらに、アクティブマトリクス方式の特徴として、画素を制御するためのＴＦＴ（画素ＴＦＴ）を駆動するために駆動回路を必要とする点がある。以前はガラス基板上に形成された画素マトリクス回路と、別に用意された駆動回路ＩＣとを接続してアクティブマトリクス回路を構成していた。

しかし近年においては、駆動回路を構成する複数の回路ＴＦＴを画素マトリクス回路と同一基板上に形成して、画素マトリクス回路の周辺に駆動回路（周辺駆動回路とも呼ばれる）を構成するのが一般的となっている。

さらに最近においては、画素ＴＦＴを駆動するための駆動回路（シフトレジスタ回路やバッファ回路など）以外に、プロセッサー回路、メモリ回路、Ａ／Ｄ（Ｄ／Ａ）コンバータ回路、補正回路、パルス発振回路などのコントローラ回路を同一基板上に組み込むＳＯＰ（システム・オン・パネル）構造が注目を浴びている。

ここで、電気光学装置の一般的な構成を図３に示す。図３はアクティブマトリクス型液晶表示装置の例である。３０１はガラス基板、３０２はガラス基板３０１上に形成された画素マトリクス回路である。

なお、画素マトリクス回路３０２は複数の画素領域が集積化された構成となっている。即ち、画素マトリクス回路３０２を拡大して見ると、３０３に示される様に複数の画素領域（図３では任意の２つの領域を記載している）がマトリクス状に配列しており、各画素領域には少なくとも一対の画素ＴＦＴと画素電極とが配置されている。

また、水平走査用駆動回路（データ線にデータ信号を伝達する）３０４はシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などで構成される。レベルシフタ回路とは駆動電圧の増幅を行う回路である。

例えば、シフトレジスタ回路が１０Ｖ駆動、バッファ回路が１６Ｖ駆動である場合、レベルシフタ回路で電圧変換を行う必要がある。また、シフトレジスタ回路はカウンタ回路とデコーダ回路とを組み合わせて代用する場合もある。

また、垂直走査用駆動回路（ゲイト線にゲイト信号を伝達する）３０５はシフトレジスタ回路、レベルシフタ回路、バッファ回路などで構成される。

また、近い将来においてコントロール回路３０６が図３に示す様な位置に配置されることが予想されている。コントロール回路３０６はプロセッサー回路の様な複雑なロジック回路やメモリ回路の様な占有面積の広い回路で構成されるため、トータルの占有面積は大きくなると予想される。

以上の様に、一般的には１枚のガラス基板３０１上に画素マトリクス回路３０２、水平走査用駆動回路３０４、垂直走査用駆動回路３０５、コントローラ回路３０６を配置する構成となる。従って、決められたガラスサイズ上で表示領域をできるだけ多く確保するためには、画素マトリクス回路以外の占有面積を可能な限り狭くする必要がある。

しかしながら、図３に示す様な額縁構造をとったとしても周辺駆動回路の高集積化には限界がある。ましてや、コントローラ回路の様な付加価値が加わってしまった場合には、さらに画素マトリクス回路の面積を広げるのは困難な状況となってしまう。

本明細書で開示する発明は、上記問題点を解決して電気光学装置（光学表示装置）の表示領域となる画素マトリクス回路の面積を可能な限り大きくし、母体基板のサイズを最大限に活用した大画面表示を実現することを課題とする。

本明細書で開示する発明の構成は、
同一基板上に配置された画素マトリクス回路とロジック回路とを有する電気光学装置において、
前記画素マトリクス回路が占有する領域内に前記ロジック回路の一部または全部が配置されていることを特徴とする。

また、他の発明の構成は、
同一基板上に画素マトリクス回路とロジック回路とを有したアクティブマトリクス基板と、
前記アクティブマトリクス基板上に保持された液晶層と、
を少なくとも有してなる電気光学装置において、
前記画素マトリクス回路が占有する領域内に前記ロジック回路の一部または全部が配置されていることを特徴とする。

本発明の基本的な主旨は、反射型モードや発光型モードで駆動する電気光学装置において、画素電極の裏側となる画素領域を有効に活用するものである。即ち、従来は図３に示す様に画素マトリクス回路の外枠に配置されていたロジック回路を画素領域を利用して構成し、その一部または全部を画素マトリクス回路内に組み込むことを特徴とする。

換言すれば、画素マトリクス回路とロジック回路とを集積化したアクティブマトリクス基板の断面を見た時に、ロジック回路の一部または全部は前記画素マトリクス回路を構成する画素ＴＦＴに接続した画素電極の下方に配置された構成となっている。

なお、ここでいうロジック回路とは駆動回路および／またはコントロール回路とで構成される画素マトリクス回路以外の回路を指している。また、コントロール回路にはプロセッサー回路、メモリ回路、Ａ／ＤまたはＤ／Ａコンバータ回路、補正回路、パルス発振回路に代表される電気光学装置を駆動するに必要な全ての情報処理回路が含まれるものとする。

反射型モードで駆動する電気光学装置（代表的には反射型液晶表示装置）は光を透過する必要がないため、透過型液晶表示装置の様に画素電極を透明にして光路を確保する様な必要がない。そのため、透過型液晶表示装置では利用することのできなかった画素電極の裏側（横断面から見れば下方）を、ロジック回路を配置する領域として有効に活用することが可能なのである。

なお、前述の反射型モードで駆動する反射型液晶表示装置について、図４を用いて簡単な説明を行なう。図４（Ａ）において、４０１はアクティブマトリクス基板、４０２は対向基板、４０３は液晶層である。

また、アクティブマトリクス基板４０１の上部には画素電極４０４（必要があれば反射板を設ける場合もある）が設けられた構造となっている。なお、画素電極４０４は保護膜４０５で保護されている。

図４（Ａ）はＴＦＴがオフ状態の時を示しており、液晶分子は入射した光の偏光方向を変化させない様な状態で配列している。

この状態において、偏光子４０６を用いて任意の偏光方向（ここではビームスプリッタによって反射される方向）を与えられた光４０７をビームスプリッタ４０８を介して液晶層４０３に入射させる。ビームスプリッタ４０８は偏光方向によって選択的に光を透過したり、反射したりする機能を持つ。

前述の様に、図４（Ａ）の状態（ＴＦＴがオフ状態）では、液晶層４０３に入射した光４０７はその偏光方向を変化させないまま画素電極４０４で反射されてビームスプリッタ４０８に到達する。即ち、画素電極４０４で反射された光４０７は入射時と同じ偏光方向で戻されることになる。従って、ビームスプリッタ４０８に入った光４０７は反射されて観測者の目に入らない。

逆に、図４（Ｂ）に示す状態はＴＦＴがオン状態の時を示しており、液晶分子は矢印で示される光４０９を偏光する様な状態で配列している。即ち、ビームスプリッタ４０８で反射された光４０９は、液晶層４１０によって偏光方向が変化してビームスプリッタ４０８を透過し、観測者の目に入る様になる。

この様に、ＴＦＴのオン／オフ状態に対応して光のオン／オフ制御を可能とするのが反射型モードで駆動する電気光学装置である。その様な電気光学装置の代表例が反射型液晶表示装置であり、さらにＥＣＢ（電界制御複屈折）モード、ＰＣＧＨ（相転移型ゲスト・ホスト）モード、ＯＣＢモード、ＨＡＮモード、ＰＤＬＣ型ＧＨモードなど様々な駆動モードに分類される。（LCD Inteligence 8 月号, ｐ51〜63,1996 参照）

しかしながら、本発明は鏡面反射板が液晶層のすぐ裏に配置されるタイプであればどの駆動モードにも適用することが可能である。

また、本発明は反射型液晶表示装置以外にも、発光型モードで駆動するアクティブマトリクス型ＥＬ表示装置や、フォトクロミック色素の変色特性を利用するアクティブマトリクス型ＥＣ表示装置にも適用することができる。即ち、透過型電気光学装置以外ならばどの様な構造にも適用することが可能である。

また、本明細書で開示する請求項において、電気光学装置とはいわゆる表示パネルのみを指すのではなく、表示パネルを組み込んだ応用製品をも含むものとする。本出願人は、電気的作用または光学的作用あるいはそれら作用の複合作用によって本来の機能を果たす全ての装置を指して電気光学装置と定義している。

なお、本明細書中では「電気光学装置」を説明の便宜上、必要に応じて表示装置（表示パネル）や応用製品などの言葉で使い分けることとする。

また、他の発明の構成は、
同一基板上に配置された画素マトリクス回路とロジック回路とを有する電気光学装置を作製するにあたって、
前記画素マトリクス回路が占有する領域内に前記ロジック回路の一部または全部を配置することを特徴とする。

また、他の発明の構成は、
同一基板上に画素マトリクス回路とロジック回路とを有したアクティブマトリクス基板を形成する工程と、
前記アクティブマトリクス基板上に液晶層を保持する工程と、
を少なくとも有し、
前記画素マトリクス回路が占有する領域内に前記ロジック回路の一部または全部を配置することを特徴とする。

本明細書に開示する発明を実施することで、画素マトリクス回路とロジック回路とを同一の領域に重複して配置することが可能となる。即ち、ロジック回路の占有面積に制限されることがないので、ガラス基板のサイズを最大限に活用して広い画像表示領域（画素マトリクス回路）を確保することができる。

また、ロジック回路を配置可能な領域が実質的には大幅に広がることになるので、電気光学装置の設計の自由度が広がり、極めて高性能な電気光学装置を実現することが可能である。

１枚のガラス基板１０１上に画素マトリクス回路とロジック回路（駆動回路やコントロール回路を含む）とを集積化するアクティブマトリクス型の電気光学装置を構成するに際し、画素マトリクス回路とロジック回路とを重複させて配置する構成とする。

この構成はバックライト等の光路（開口部）を確保する必要のある透過型電気光学装置では成しえない構成である。なぜならば、透過型電気光学装置の画素マトリクス回路はその殆どの領域が開口部であり、画素マトリクス回路内において透過光量を落とさずにロジック回路を構成するのは不可能だからである。

従って、本発明は光路を確保する必要のない反射型電気光学装置において実施可能な技術であると言える。具体的には、反射板となる画素電極の下方（裏側）にロジック回路を構成しようとするものである。

図２（Ａ）において、接続配線１４６〜１５０は回路ＴＦＴ（第１、第２・・・第Ｎの回路ＴＦＴ）を相互に接続させ、Ａ／Ｄコンバータ回路やメモリ回路等を構成するための配線である。この時点でロジック回路は完成する。

さらに、第１および第２の画素ＴＦＴにおけるデータ信号の入出力に用いられるデータ配線１５２〜１５５が配置される。なお、データ配線１５３、１５５は後の画素電極１６０、１６１への取り出し電極とも言える。

画素電極１６０、１６１はその表面を鏡面状態としておくことで、入射光を反射する反射板としての機能を持たせることができる。また、必要に応じて、画素電極１６０、１６１の上方にミラーとなる反射膜を設ける構成としても良い。

以上の様な構造とすると、図５に示される様に、画素マトリクス回路５０２を構成する複数の画素領域に対してロジック回路５０３や５０４を組み込むことが可能となる。

以上の構成で示される本発明について、以下に記載する実施例でもって詳細な説明を行なうこととする。

本発明の構造を有するアクティブマトリクス基板の作製工程を図１、図２を用いて説明する。なお、本実施例は一例を示すものであり、記載される数値等の具体的な条件は作製者が適宜決定すれば良いものである。

まず、絶縁表面を有する基板１０１を準備する。本実施例では基板１０１として酸化珪素膜を堆積したガラス基板を用いる。ガラス基板の代わりに石英基板を用いても良い。

次に、図示しない非晶質珪素膜を500 Åの厚さに成膜し、適当な結晶化技術を利用して結晶性珪素膜に変成する。結晶化は加熱処理またはレーザー処理あるいは両処理を併用して行えば良い。加熱処理による場合の結晶化温度は、ガラス基板（または石英基板）の耐熱性温度を考慮する必要がある。

図示しない結晶性珪素膜を得たら、パターニングを施して活性層１０２〜１０５を形成する。活性層１０２は第１の画素ＴＦＴを構成する活性層であり、活性層１０５は第２の画素ＴＦＴを構成する活性層である。

また、第１、第２の画素ＴＦＴ（両方ともＰチャネル型ＴＦＴとする）の間には、第１〜第Ｎの回路ＴＦＴ（途中の回路ＴＦＴは省略する）が配置される。なお、本実施例において第１の回路ＴＦＴはＮチャネル型、第Ｎの回路ＴＦＴはＰチャネル型とする。

また、第Ｎの回路ＴＦＴとしたのは、どの様なロジック回路を構成するかで必要な回路ＴＦＴの数が変化するからである。即ち、実際にはガラス基板１０１上に百数十万から数百万個以上もの画素ＴＦＴがマトリクス状に配置され、その間を縫って回路ＴＦＴがロジック回路を構成する。

勿論、第１の回路ＴＦＴと第Ｎの回路ＴＦＴは必ずしも同一構造とはならない。本実施例では基本的に同一構造として説明を進めるが、チャネル長の違いやオフセット領域の有無など、ロジック回路の設計の都合によって適宜構造が変化することは言うまでもない。

次に、活性層１０２〜１０５が形成されたらゲイト絶縁膜１０６を1200Åの厚さに成膜する。ゲイト絶縁膜１０６としては、プラズマＣＶＤ法や減圧熱ＣＶＤ法で成膜した酸化珪素膜を用いればよい。勿論、熱酸化法を用いて形成することも可能である。

次に、ゲイト絶縁膜１０６上にアルミニウムを主成分とするパターン１０７〜１１０を形成する。本実施例では、パターン１０７〜１１０の材料として0.2wt%のスカンジウムを含有した4000Å厚のアルミニウム膜を用いる。スカンジウムはアルミニウム膜に発生するヒロックやウィスカーを防止する効果がある。

アルミニウム膜のパターン１０７〜１１０は、後のゲイト電極およびゲイト配線の原型となるものである。アルミニウム膜以外にもタンタル、ニオブ、モリブデン等の金属材料を用いることができる。また、導電性を付与した結晶性珪素膜（ポリシリコン膜）を利用しても良い。

こうして図１（Ａ）の状態が得られる（アルミニウム膜のパターン１０７〜１１０上には図示しないレジストマスクが残存している）。この状態が得られたら、電解溶液として３％のシュウ酸水溶液を用いた陽極酸化処理を行い、多孔質状の陽極酸化膜１１１〜１１４を形成する。本実施例では化成電流２〜３ｍＡ、到達電圧８Ｖに調節して0.7 μｍの厚さに成長させる。

なお、この時陽極酸化反応は基板に対して平行な方向に進行する。これは、アルミニウム膜のパターン１０７〜１１０の上面に図示しないレジストマスクが存在したままなので、そこでは陽極酸化反応は進行しないからである。

さらに、専用の剥離液でレジストマスクを除去した後、再度陽極酸化処理を行い、1000Å厚の緻密で強固な陽極酸化膜１１５〜１１８を形成する。この時、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調節したものを用いる。また、化成電流５〜６ｍＡ、到達電圧１００Ｖで処理を行う。

この陽極酸化膜１１５〜１１８は、多孔質状の陽極酸化膜１１１〜１１４の中に電解溶液が侵入するので、図１（Ｂ）に示す様な状態で形成される。また、同時に第１、第２の画素ＴＦＴおよび第１、第Ｎの回路ＴＦＴを制御するゲイト電極１１９〜１２２が画定する。（図１（Ｂ））

また、陽極酸化膜１１５〜１１８は、緻密かつ強固であるため、ドーピング工程などの後工程で生じるダメージや加熱工程の熱からゲイト電極１１９〜１２２を保護する役割を持つ。

図１（Ｂ）の状態が得られたら、ゲイト電極および多孔質状の陽極酸化膜をマスクとしてゲイト絶縁膜１０６の一部をドライエッチング法により自己整合的にエッチング除去する。この工程によりゲイト絶縁膜１０６はゲイト電極および多孔質状の陽極酸化膜の下にのみ残存する状態となる。

次に、多孔質状の陽極酸化膜１１１〜１１４を除去し、Ｐチャネル型ＴＦＴとなる領域（第１、第２の画素ＴＦＴおよび第Ｎの回路ＴＦＴとなる領域）をレジストマスク１２３で覆う。

次に、イオン注入法を用いて活性層１０３に対してＮ型を付与するＰ（リン）イオンを注入する。この際、イオン注入の加速電圧が８０ｋＶ程度と高いので残存したゲイト絶縁膜１０６を通り越して全てのＰイオンが活性層１０３に添加される。

次いで、加速電圧を１０ｋＶ程度に落として２度目のイオン注入を行う。このイオン注入では加速電圧が低いので、ゲイト絶縁膜１０６の残存した領域下にはＰイオンが添加されない。

この様な２度のＰイオン注入によって、第１の回路ＴＦＴのソース領域１２４、ドレイン領域１２５が形成される。なお、ゲイト絶縁膜１０６を通してＰイオンが添加された領域には、ソース／ドレイン領域よりも低濃度のＰイオンが添加された低濃度不純物領域１２６、１２７が形成される。

特に、ドレイン領域１２５に近い側に形成された低濃度不純物領域１２７はＬＤＤ（ライト・ドープ・ドレイン）領域と呼ばれ、オフ電流やリーク電流等を効果的に抑制する効果を有している。

また、ゲイト電極１２０の直下はＰイオンが添加されない真性または実質的に真性なチャネル形成領域１２８となる。なお、厳密にはチャネル形成領域１２８の両端、即ち陽極酸化膜１１６の直下はゲイト電圧が印加されないオフセット領域として機能する。

こうして図１（Ｃ）に示す状態が得られる。次に、レジストマスク１２３を除去した後、Ｎチャネル型ＴＦＴとなる領域をレジストマスク１２９で覆う。そして、Ｐ型を付与する不純物元素であるＢ（ボロン）イオンを活性層１０２、１０４、１０５に対して添加する。

この場合も、先のＮチャネル型ＴＦＴの場合と同様に、１度目のイオン注入は加速電圧を高くし、２度目は弱く調節する。このＢイオンの注入工程により、第１、第２の画素ＴＦＴのソース領域１３０、１３１、ドレイン領域１３２、１３３、低濃度不純物領域１３４〜１３７、チャネル形成領域１３８、１３９が形成される。また、第Ｎの回路ＴＦＴのソース領域１４０、ドレイン領域１４１、低濃度不純物領域１４２、１４３、チャネル形成領域１４４が形成される。

以上の様にして、図１（Ｄ）に示す配置でＮチャネル型ＴＦＴおよびＰチャネル型ＴＦＴとが別々に形成される。なお、本実施例は一例であるのでＮチャネル型ＴＦＴおよびＰチャネル型ＴＦＴの作製方法は、上記手段以外の方法を用いても構わない。

次に、活性層に添加された不純物元素を加熱処理またはレーザー処理あるいは両者を併用した手段により活性化する。さらに、活性化と同時に、イオン注入により損傷を受けた活性層の結晶性が改善される。

次に、レジストマスク１２９を除去した後、第１の層間絶縁膜１４５を5000Åの厚さに成膜する。第１の層間絶縁膜１４５としては、酸化珪素膜や窒化珪素膜またはそれらの積層膜を用いれば良い。

次に、第１の層間絶縁膜１４５を成膜したら、コンタクトホールを形成して回路ＴＦＴの接続配線１４６〜１５０を形成する。接続配線１４６〜１５０は回路ＴＦＴ相互を接続するための配線であり、第１〜第Ｎまでの各回路ＴＦＴは相互に接続されてロジック回路を構成する。この状態で、第１〜第Ｎの回路ＴＦＴは完成する。

こうして図２（Ａ）の状態が得られる。図２（Ａ）の状態が得られたら、第２の層間絶縁膜１５１を１μｍの厚さに成膜する。第２の層間絶縁膜１５１としては透過性有機樹脂材料であるポリイミドを用いる。ポリイミドはスピン法により容易に膜厚を稼ぐことが可能であり、平坦性に優れるといった特徴を有している。また、比誘電率が小さいので寄生容量を低減できる。

次に、第１、第２の画素ＴＦＴと接続するデータ配線１５２〜１５５を形成する。この際、ソース領域１３０、１３１と接続するデータ配線１５２、１５４は駆動回路からのデータ信号を伝達する配線であり、ドレイン領域１３２、１３３と接続するデータ配線１５３、１５５は後に形成される画素電極とＴＦＴを接続するためのパイプ配線として機能する。

さらに、データ配線１５２〜１５５を形成した後、第３の層間絶縁膜１５６を5000Åの厚さに成膜する。本実施例では第３の層間絶縁膜１５６もポリイミドを用いる。（図２（Ｂ））

次に、光を吸収する様な機能を有する材料を利用してブラックマトリクス１５７、１５８を形成する。本実施例では黒色顔料を分散させた樹脂材料を用いるが、窒化チタンなどを用いることもできる。また、樹脂材料としてはアクリル系材料、ポリイミド、ポリイミドアミド、ポリアミド等を用いれば良い。

ブラックマトリクス１５７、１５８を形成したら、その上に第４の層間絶縁膜１５９としてポリイミド膜を3000Åの厚さに成膜する。第４の層間絶縁膜１５９としては酸化珪素膜や窒化珪素膜等の珪化膜を用いても良い。

ただし、第４の層間絶縁膜１５９の上に形成する画素電極（または反射板）は正確に光を反射する様に十分に平坦化された面上に形成する必要がある。従って、第４の層間絶縁膜１５９は十分な平坦性を得られる様に注意することが重要であると言える。

そして、第４の層間絶縁膜１５９上に画素電極１６０、１６１を形成する。画素電極１６０、１６１は金属材料であれば良いのだが、全面にわたって均一な電界を形成するためには低抵抗のアルミニウムを主成分とする材料が好ましい。また、効果的に入射光を反射することができる様に、画素電極１６０、１６１の表面（光反射面）は鏡面状態となる様にしておくことが望ましい。

図２（Ｃ）に示される様に、画素電極１６０、１６１はその隙間にブラックマトリクス１５７、１５８が配置される様なパターンに形成される。また、図２（Ｃ）に明らかな様に、画素電極１６０の下方には第１〜第Ｎの回路ＴＦＴが配置され、ロジック回路を構成することができる。

画素電極１６０、１６１の上には通常は保護膜を設けて画素電極１６０、１６１の劣化等を防ぐ。また、画素電極１６０、１６１に反射板としての機能を持たせられない様な場合には、別途、反射板として金属薄膜を設ける様なことも可能である。

以上の様にして、図２（Ｃ）に示される様なアクティブマトリクス基板を作製することができる。なお、本実施例はプレーナ型トランジスタを作製する例を示しているが、スタガ型や逆スタガ型など他の構造のＴＦＴで本発明を実施することは容易である。

また、本実施例で作製したアクティブマトリクス基板と対向基板との間に液晶を挟持した構成とすればアクティブマトリクス型の液晶表示装置となる。また、液晶層の代わりに発光層としてＥＬ材料を挟持すればアクティブマトリクス型のＥＬ表示装置となる。また、フォトクロミック色素、顔料、電解質を含有した溶液を挟持すればアクティブマトリクス型のＥＣ表示装置となる。

液晶表示装置としては、例えばホスト液晶に二色性色素を混入したゲストホスト方式の液晶表示装置を作製することができる。なお、セル組み工程は公知の方法によれば良いのでここでの説明は省略する。ゲストホスト方式の中でもＰＣＧＨ（Phase change guest host ）モードと呼ばれるものは、偏光子が不要なことから高いコントラストと明るい表示が実現できる。

また、ゲストホスト方式以外にもＥＣＢ（電界制御複屈折）モードやＰＤＬＣ（ポリマ分散型）モードなどを用いることが可能である。これらの方式はカラーフィルターまたは偏光子が不要であることから、光損失に弱い反射型液晶表示装置にとって極めて有効である。また、ＰＤＬＣモードの場合、アクティブマトリクス基板のみであっても液晶パネルを構成することができる。

また、本発明を利用して電気光学装置を構成する場合、アクティブマトリクス基板および対向基板はガラスもしくは石英基板を用いることが好ましい。アクティブマトリクス基板を作製するに際してシリコンウェハー等を用いると、電気光学装置を構成した後に応力などの影響を受けて反りを生じたり、最悪の場合は破損に至る可能性があるからである。

ところで、本発明の最も大きな特徴は、図２（Ｃ）に示される様に、画素電極の下方に回路ＴＦＴが形成されている点である。この構成は、光を透過する透過型電気光学装置では成しえなかった構成である。

即ち、反射型または発光型の電気光学装置の場合、透過型電気光学装置では光路となるため空けておかなければならなかった画素電極の下方の領域を、駆動回路やコントロール回路等のロジック回路を構築可能な領域として活用することができるのである。

従って、本発明を実施することで、従来は画素マトリクス回路の周辺領域に配置することを余儀なくされた駆動回路やコントロール回路を画素マトリクス回路を配置する領域内に組み込み、ガラス基板のサイズを最大限に活用して画素マトリクス回路、即ち画像表示領域を広げることが可能である。

近年においては透過型電気光学装置の開口率が徐々に高くなってきているが、本発明に置き換えてみれば、ロジック回路を構成するための空き領域が増えてきていることに他ならない。特に、今後半導体素子の微細化が急速に進むにつれてこの傾向は益々強まり、本発明の重要性は一層高まるものと考える。

なお、本発明の基本的な構成から明らかな様に、本発明は電気光学装置の設計者や作製者の必要に応じて如何なる工夫も可能である。即ち、「画素マトリクス回路を配置する領域内にロジック回路を構成する」という基本コンセプトが重要であって、どの様なロジック回路を配置するかは設計者が適宜決定すれば良い。

ここで、本実施例に従って作製した電気光学装置の構成を図５を用いて説明する。図５において、５０１はガラス基板であり、５０２は画素マトリクス回路を表している。

画素マトリクス回路５０２の一部分を拡大して見ると、画素領域の中にロジック回路５０３、５０４が組み込まれた構成となっている。

なお、図５では一つの画素領域内に２つのロジック回路５０４、５０５が組み込まれた構成となっているがこれは一例にすぎない。他の画素領域との間を相互に引回し配線で接続して、複数の画素領域にわたって一つの機能回路を構成することも可能である。

さらに、ロジック回路５０４を拡大して見ると、５０５で示される様な回路が構成されている。例えば、５０５で示される回路の内、左側はＣＭＯＳ回路であり、右側はＮＡＮＤ回路（またはＮＯＲ回路）である。

以上の様な構成とすることでロジック回路を画素マトリクス回路内の組み込むことが可能である。即ち、図６の様にガラス基板５０１のサイズを最大限に活用して画素マトリクス回路５０２を構成できる。

本発明を実施する対象となる反射型電気光学装置では画素マトリクス回路がそのまま画像表示領域となるので、ロジック回路を配置する位置に制限されることなく大画面表示を行うことが可能となる。

本実施例では、本発明を利用した場合の回路設計上の有意性を説明する。本発明の特徴は画素マトリクス回路とロジック回路とをガラス基板（または石英基板）上の同じ領域に配置することが可能な点にある。

図６（Ａ）に示す図は、本発明の一実施例である。ガラス基板６０１上には実施例１の作製工程に従って駆動回路６０２とコントロール回路６０３とが配置されている（正確に言うと、６０２は駆動回路を配置可能な領域、６０３はコントロール回路を配置可能な領域である）。

そして、駆動回路６０２やコントロール回路６０３等で構成されるロジック回路と画素マトリクス回路６０４とは配置領域を共有した構成となっている。実際には、画素マトリクス回路６０４を構成する画素ＴＦＴと回路ＴＦＴとが同一層に形成され、画素ＴＦＴに接続した画素電極が回路ＴＦＴを覆う様な構造となっている（図２（Ｃ）参照）。

従って、図６（Ａ）ではロジック回路の内、画素マトリクス回路６０４に重複する領域を点線で示す様にしている。なぜならば、図６（Ａ）に示す様なアクティブマトリクス基板を上面から見た場合、画素電極が見えるだけで下に配置されるロジック回路は見えないからである。

図６（Ａ）の場合、画素マトリクス回路６０４の中央に垂直走査用駆動回路（Ｔ字型駆動回路６０２の縦の部分）が配置されることになる。信号の走査方式は特に限定されるものではなく、通常の方式以外にも、例えば垂直走査用駆動回路を中心にして基板の左右でゲイト信号の伝達系統を分けることもできる。

次に、図６（Ｂ）に示すのは、本発明の別の実施例である。図６（Ｂ）に示す様に、駆動回路６０５をガラス基板６０１の端に設け、中央の空きスペースにコントロール回路６０６〜６０８を配置する構成もできる。

コントロール回路は回路構成が複雑であるため、比較的広い面積を必要とすることが予想される。従って、図６（Ｂ）の様な構成はコントロール回路６０６〜６０８の設計自由度が高くなり好ましい。

なお、図６（Ｂ）において、コントロール回路は６０６、６０７、６０８の３つの領域に分けて記載してあるが、機能ブロック毎に分ける場合を示しただけであって、必ずしも分ける必要はない。

また、図６（Ｂ）は駆動回路６０５が画素マトリクス回路６０４の中に組み込まれた例を示しているが、駆動回路６０５のみを画素マトリクス回路６０４の外に出す構成とすることも可能である。こうすることで、コントロール回路６０６〜６０８の設計自由度を上げることができる。

次に、図６（Ｃ）に示すのは、本発明の別の実施例である。図６（Ｃ）に示す様に、駆動回路６０９を十字型とし、４つの領域に分割された基板上の各領域にコントロール回路６１０〜６１３を配置する構成もできる。

図６（Ｃ）に示す構成において、駆動方式は特定されるものではなく、４つの領域をまとめて駆動するのであっても、個々に別系統で駆動するのあっても構わない。場合によっては、１枚の基板上に４つの異なる画面を表示することも可能である。

本実施例は、本発明を実施するにあたって画素領域を有効に活用するための構成についての一例を示す。具体的には画素電極の配置方法について説明する。

図７（Ａ）において、７０１〜７０４は並列に設けられたデータ配線であり、７０５〜７０７はデータ線７０１〜７０４と直交する様にして並列に設けられたゲイト線である。

そして、ゲイト線７０５とデータ線７０１〜７０４との各交点には画素ＴＦＴが接続されており、ゲイト線７０６、７０７についても同様に、データ線７０１〜７０４との交点に画素ＴＦＴが接続されている。

図７（Ａ）に示す構成では、一つの画素領域（例えば、ゲイト線７０５、７０６およびデータ線７０２、７０３で囲まれた領域）の中に、二組の画素ＴＦＴと画素電極（７０８、７０９の点線で表される）が配置されている。

この様な構成とした場合、従来の様に一つの画素領域に一組の画素ＴＦＴおよび画素電極を配置した構成と比べて、一つの画素領域の面積を約２倍に拡大することが可能である。即ち、画素領域内にロジック回路（斜線で示される領域）７１０を組み込む際に、データ線を乗り越える回数が減るので断線不良等の原因を減じることができる。

また、図７（Ｂ）において、７１１〜７１４は並列に設けられたデータ配線であり、７１５〜７１８はデータ線７１１〜７１４と直交する様にして並列に設けられたゲイト線である。

そして、ゲイト線７１５とデータ線７１１〜７１４との各交点には画素ＴＦＴが接続されており、ゲイト線７１６〜７１８についても同様に、データ線７１１〜７１４との交点に画素ＴＦＴが接続されている。

図７（Ｂ）に示す構成は、図７（Ａ）と異なり一つの画素領域（例えば、ゲイト線７１６、７１７およびデータ線７１２、７１３で囲まれた領域）の中に、四組の画素ＴＦＴと画素電極（７１９〜７２２の点線で表される）が配置されている。

この様な構成とした場合、一つの画素領域をさらに拡大することが可能であり、従来の約４倍に相当する領域を確保することができる。この様な構成はロジック回路７２３がゲイト線やデータ線を乗り越える回数を大幅に減じることができるので、さらに高い歩留りで電気光学装置を作製することができる。

本実施例では、本発明を利用して作製した電気光学装置の実施例１とは異なる他の構造の例を示す。なお、概略の構造は実施例１で示した図２（Ｃ）と同じであるので、本実施例では図８（Ａ）、（Ｂ）について、必要な箇所のみを符号を付して説明することとする。

図８（Ａ）に示す構成は画素ＴＦＴの構造をダブルゲイト構造とした例である。ダブルゲイト構造とは活性層上にゲイト電極を２つ設けた構造であり、画素ＴＦＴの動作不良に対して冗長性を持たせることができる。

また、２つの各ゲイト電極８０１、８０２（本実施例ではどちらも結晶性珪素膜である）をマスクとしたイオン注入工程によりソース領域８０３、低濃度不純物領域８０４〜８０７、ドレイン領域８０８を形成することができる。特に、ドレイン領域側に配置された低濃度不純物領域８０５、８０７はＬＤＤ領域と呼ばれ、オフ電流やリーク電流を効果的に抑制する効果が期待できる。

次に、図８（Ｂ）に示す構成は隣接するデータ配線８０９、８１０の間に二組の画素ＴＦＴと画素電極とを配置した構成である。この構成は図７（Ａ）に示した構成と同じものであり、図８（Ｂ）におけるデータ線８０９、８１０および画素電極８１１、８１２は図７（Ａ）におけるデータ線７０２、７０３および画素電極７０８、７０９に相当する。

また、図８（Ｂ）の別の特徴は、画素ＴＦＴおよび回路ＴＦＴをサリサイド構造としている点である。例えば、２つの回路ＴＦＴで構成したＣＭＯＳ回路（インバータ回路）８１３において、ソース領域、ドレイン領域、ゲイト電極の上部にはタングステンシリサイド層８１４〜８１６を形成してオーミックコンタクトを容易なものとしている。

サリサイド構造の形成方法は公知の方法（本実施例ではサイドウォール８１７を用いる）に従えば容易に成しえるのでここでの説明は省略する。また、サリサイド構造に利用するシリサイド材料としては、タングステン以外にもチタン、モリブデン、コバルト、白金等を用いることができる。

本実施例では、ブラックマトリクスに特別な機能を付与した場合の実施例を説明する。説明には図９（Ａ）、（Ｂ）を用いる。なお、概略の構造は実施例１で示した図２（Ｃ）と同じであるので、本実施例では図９（Ａ）、（Ｂ）について、必要な箇所のみを符号を付して説明することとする。

図９（Ａ）はブラックマトリクス９０１として窒化チタンを用いている。窒化チタンは表面反射が極めて小さい材料であるのでブラックマトリクスとしての機能を備えており、かつ、導電性材料であるという特徴がある。

従って、図９（Ａ）に示す様に、ブラックマトリクス９０１を画素電極９０２と重畳する様に配置し、その間で補助容量を形成することが可能である。この際、ブラックマトリクス９０１と画素電極９０２との間の絶縁層（第４の層間絶縁膜）９０３としては、有機樹脂材料（ポリイミド等）や酸化珪素膜あるいは窒化珪素膜を用いれば良い。

本実施例の構成とした場合、画素領域とほぼ同等の面積が補助容量として利用できるので十分なキャパシティを稼ぐことができる。従って、第４の層間絶縁膜９０３の材料および膜厚は平坦化効果に重きを置いて選択すべきである。

次に、図９（Ｂ）に示す構成は、画素電極９０４とそれに隣接する画素電極９０５との間をブラックマトリクス９０６で埋め込む構成である。ブラックマトリクス９０６としては、黒色顔料を分散させた有機性樹脂材料を用いる。

図９（Ｂ）に示す構成の狙いは画素電極９０４、９０５との間に形成される恐れのある横方向電界（基板に対して水平な方向の電界）を抑制し、液晶の配向乱れ（ディスクリネーション）を防止することである。

そのために、本実施例では画素電極９０４、９０５の端部（特に角部）を覆う様にして（液晶材料に比べて）十分に比誘電率の小さい材料を設ける。こうすることで、画素電極が発生する電界が比誘電率の高い液晶に集中し、画素電極間の横方向の電界形成を抑制することが可能となる。

本実施例で利用する液晶材料の比誘電率は3.5 〜10の間で誘電異方性があり、液晶に電界がかかっている状態の比誘電率は約10である。それに比べてブラックマトリクス９０６の材料である有機性樹脂材料の比誘電率は約3.0 〜3.5 であるので本実施例の要件を満たすものである。

なお、ブラックマトリクス９０６の膜厚を稼げない（十分な遮光能力を発揮できない）様な場合、ブラックマトリクス９０６を形成する前に予め第３の層間絶縁膜９０７にトレンチを形成しておくこともできる。

即ち、画素電極９０４、９０５マスクとして自己整合的に第３の層間絶縁膜９０６をエッチングし、トレンチ溝の中にブラックマトリクス９０６を埋め込む構成とすることで十分な遮光性を持たせることができる。

また、図２（Ｃ）における第４の層間絶縁膜１５９を省略することができ、層間絶縁膜を１層減らすことができる。そのため製造工程が簡略化し、歩留りの向上にも繋がる。

本実施例では本発明を利用した電気光学装置（画像表示装置）を組み込んだ電気光学装置（応用製品）の一例を示す。なお、画像表示装置は必要に応じて直視型または投影型で使用すれば良い。

また、応用製品としてはＴＶカメラ、ヘッドマウントディスプレイ、カーナビゲーション、プロジェクション（フロント型とリア型がある）、ビデオカメラ、パーソナルコンピュータ等が挙げられる。それら応用用途の簡単な一例を図５を用いて行う。

図１０（Ａ）はＴＶカメラであり、本体２００１、カメラ部２００２、表示装置２００３、操作スイッチ２００４で構成される。表示装置２００３はビューファインダーとして利用される。

図１０（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。表示装置２１０２は比較的小型のサイズのものが２枚使用される。

図５（Ｃ）はカーナビゲーションであり、本体２２０１、表示装置２２０２、操作スイッチ２２０３、アンテナ２２０４で構成される。表示装置２２０２はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。

図５（Ｄ）は携帯情報端末機器（本実施例では携帯電話）であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作ボタン２３０５、アンテナ２３０６で構成される。表示装置２３０３に対しては、将来的にＴＶ電話として動画表示を要求されることが予想される。

図５（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、接眼部２４０３、操作スイッチ２４０４、テープホルダー２４０５で構成される。表示装置２４０２に映し出された撮影画像は接眼部２４０３を通してリアルタイムに見ることができるので、使用者は画像を見ながらの撮影が可能となる。

図５（Ｄ）はフロントプロジェクションであり、本体２５０１、光源２５０２、表示装置２５０３、光学系（ビームスプリッターや偏光子等が含まれる）２５０４、スクリーン２５０５で構成される。スクリーン２５０５は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、表示装置２５０３は高い解像度が要求される。

また、本実施例に示した電気光学装置以外にも、リアプロジェクションやモバイルコンピュータ、ハンディターミナルなどの携帯型情報端末機器に適用することができる。以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。

薄膜トランジスタの作製工程を示す図。 薄膜トランジスタの作製工程を示す図。 電気光学装置の構成を示す図。 反射型液晶表示装置を説明するための図。 電気光学装置の構成を示す図。 電気光学装置の構成を示す図。 電気光学装置の構成を示す図。 電気光学装置の断面構造を説明するための図。 電気光学装置の断面構造を説明するための図。 電気光学装置の応用製品を示す図。

符号の説明

１０１ ガラス基板
１０２〜１０５ 活性層
１０６ ゲイト絶縁膜
１０７〜１１０ アルミニウム膜のパターン
１１１〜１１４ 多孔質状の陽極酸化膜
１１５〜１１８ 緻密な陽極酸化膜
１１９〜１２２ ゲイト電極
１２３ レジストマスク
１２４ ソース領域
１２５ ドレイン領域
１２６、１２７ 低濃度不純物領域
１２８ チャネル形成領域
１４５ 第１の層間絶縁膜
１４６〜１５０ 接続配線
１５１ 第２の層間絶縁膜
１５２〜１５５ データ配線
１５６ 第３の層間絶縁膜
１５７、１５８ ブラックマトリクス
１５９ 第４の層間絶縁膜
１６０、１６１ 画素電極

Claims (11)

1. 絶縁表面を有する基板と、
   前記基板上に形成された第１乃至第４の薄膜トランジスタと、
   前記第１乃至第４の薄膜トランジスタを覆って形成された層間絶縁膜と、
   前記層間絶縁膜上に形成され、前記第１乃至第４の薄膜トランジスタにそれぞれ接続された第１乃至第４の画素電極とを有し、
   前記第１乃至第４の薄膜トランジスタ及び前記第１乃至第４の画素電極は、第１のゲイト線、前記第１のゲイト線に隣り合う第２のゲイト線、第１のデータ線及び前記第１のデータ線に隣り合う第２のデータ線で囲まれた領域の中に配置され、
   前記第１のゲイト線および前記第１のデータ線に前記第１の薄膜トランジスタが接続され、
   前記第１のゲイト線および前記第２のデータ線に前記第２の薄膜トランジスタが接続され、
   前記第２のゲイト線および前記第１のデータ線に前記第３の薄膜トランジスタが接続され、
   前記第２のゲイト線および前記第２のデータ線に前記第４の薄膜トランジスタが接続されていることを特徴とする電気光学装置。
2. 絶縁表面を有する基板と、
   前記基板上に形成された第１乃至第４の薄膜トランジスタと、
   前記第１乃至第４の薄膜トランジスタを覆って形成された層間絶縁膜と、
   前記層間絶縁膜上に形成され、前記第１乃至第４の薄膜トランジスタにそれぞれ接続された第１乃至第４の画素電極とを有し、
   前記第１乃至第４の薄膜トランジスタ及び前記第１乃至第４の画素電極は、第１のゲイト線、前記第１のゲイト線に隣り合う第２のゲイト線、第１のデータ線及び前記第１のデータ線に隣り合う第２のデータ線で囲まれた領域の中に配置され、
   前記第１のゲイト線および前記第１のデータ線に前記第１の薄膜トランジスタが接続され、
   前記第１のゲイト線および前記第２のデータ線に前記第２の薄膜トランジスタが接続され、
   前記第２のゲイト線および前記第１のデータ線に前記第３の薄膜トランジスタが接続され、
   前記第２のゲイト線および前記第２のデータ線に前記第４の薄膜トランジスタが接続され、
   前記領域内にロジック回路が設けられていることを特徴とする電気光学装置。
3. 前記ロジック回路は駆動回路及びコントロール回路で構成されている請求項２に記載の電気光学装置。
4. 前記コントロール回路は、プロセッサー回路、メモリ回路、Ａ／Ｄコンバータ回路、Ｄ／Ａコンバータ回路、補正回路、又はパルス発振回路を含む請求項３に記載の電気光学装置。
5. 前記ロジック回路は、第５の薄膜トランジスタを有し、前記第１乃至第４の薄膜トランジスタ及び前記第５の薄膜トランジスタは同一の層に形成されている請求項２乃至４のいずれか１に記載の電気光学装置。
6. 反射型モードで駆動される請求項１乃至５のいずれか１に記載の電気光学装置。
7. 液晶表示装置である請求項１乃至６のいずれか１に記載の電気光学装置。
8. ＯＣＢモードで駆動される請求項７に記載の電気光学装置。
9. ＥＬ表示装置である請求項１乃至６のいずれか１に記載の電気光学装置。
10. ＥＬ表示装置の発光材料がＺｎＳ：Ｍｎからなる請求項９に記載の電気光学装置。
11. ＴＶカメラ、ヘッドマウントディスプレイ、カーナビゲーション、プロジェクター、ビデオカメラ、パーソナルコンピュータ、携帯電話、携帯情報端末機器、又はモバイルコンピュータである請求項１乃至６のいずれか１に記載の電気光学装置。
    

Images