CN104185372A - 一种双面电路板及其制作方法、多层电路板及其制作方法 - Google Patents

一种双面电路板及其制作方法、多层电路板及其制作方法 Download PDF

Info

Publication number
CN104185372A
CN104185372A CN201310192682.6A CN201310192682A CN104185372A CN 104185372 A CN104185372 A CN 104185372A CN 201310192682 A CN201310192682 A CN 201310192682A CN 104185372 A CN104185372 A CN 104185372A
Authority
CN
China
Prior art keywords
hole
base material
insulating properties
properties base
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310192682.6A
Other languages
English (en)
Other versions
CN104185372B (zh
Inventor
黄勇
吴会兰
陈正清
苏新虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Founder Holdings Development Co ltd
Zhuhai Founder Technology High Density Electronic Co Ltd
Zhuhai Founder PCB Development Co Ltd
Original Assignee
Zhuhai Founder Technology High Density Electronic Co Ltd
Peking University Founder Group Co Ltd
Zhuhai Founder Technology Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Founder Technology High Density Electronic Co Ltd, Peking University Founder Group Co Ltd, Zhuhai Founder Technology Multilayer PCB Co Ltd filed Critical Zhuhai Founder Technology High Density Electronic Co Ltd
Priority to CN201310192682.6A priority Critical patent/CN104185372B/zh
Publication of CN104185372A publication Critical patent/CN104185372A/zh
Application granted granted Critical
Publication of CN104185372B publication Critical patent/CN104185372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种双面电路板及其制作方法、多层电路板及其制作方法,双面电路板的制作方法,包括:在第一双面附金属箔板上钻孔,形成第一盲孔;在所述第一盲孔上形成第一镀层;在所述第一双面附金属箔板的第一表面上和与所述第一表面相对的第二表面上形成第一电路图形;至少在所述第一表面上预压合第一绝缘性基材;在所述第一绝缘性基材上钻孔,形成第一孔;利用导电填料对所述第一盲孔进行塞孔;利用所述导电填料对所述第一孔进行塞孔。通过该方法,能够缩短双面电路板和多层电路板的制作周期,并且制作工艺简单。

Description

一种双面电路板及其制作方法、多层电路板及其制作方法
技术领域
本发明涉及印制电路板加工领域,尤其涉及一种双面电路板及其制作方法、多层电路板及其制作方法。
背景技术
近年来,随着智能手机,平板电脑和超极本等电子设备的小型化、高速化和高性能化的不断发展,作为形成电子设备基础的PCB不断朝轻薄短小发展。PCB担当元件安装和信号传输的功能,在元件安装中,要求安装0.5mm的节距,尤其是0.4mm、0.3mm节距的CSP(chip scale package;芯片级封装),电阻、电容和电感从0603进化到0201和01005的芯片元件,电气特性上还要求阻抗特性,因此,具有高密度布线的印刷电路板需求越来越高,各种各样的可以实现高密度布线的电路板制造技术应运而生。
现有技术中提供的一种方法包括以下步骤:(a)借助激光器钻头形成贯穿第一叠置铜板的第一通孔;(b)在第一通孔上和第一叠置铜板上形成第一镀层;(c)用通孔填料填充第一镀覆通孔;(d)将用通孔填料填充的第一通孔的顶表面研磨,以找平第一通孔;(e)在第一填充通孔和第一镀层上形成第二镀层,以便覆盖第一填充通孔;和(f)在第二镀层上设置第二叠置铜板,并重复步骤(a)-(e),以便形成第二通孔。
然而,本发明人在实现本发明实施例中的技术方案的过程中发现,现有技术中的技术方案虽然可以制造高密度布线的电路板,但是该技术方案在通孔处需要进行两次电镀(即制作第一镀层和第二镀层),所以制作工艺复杂,通孔加工周期长。
另外,还可以看出现有技术中的方案需要逐次几层压合才能制作出最终所需要的多层电路板,所以制作周期长。
发明内容
为了解决现有技术中制作工艺复杂、加工周期长的技术问题,本发明提供了一种双面电路板及其制作方法、多层电路板及其制作方法。
本发明一方面提供一种双面电路板的制作方法,包括:在第一双面附金属箔板上钻孔,形成第一盲孔;在所述第一盲孔上形成第一镀层;在所述第一双面附金属箔板的第一表面上和与所述第一表面相对的第二表面上形成第一电路图形;至少在所述第一表面上预压合第一绝缘性基材;在所述第一绝缘性基材上钻孔,形成第一孔;利用导电填料对所述第一盲孔进行塞孔;利用所述导电填料对所述第一孔进行塞孔。
可选的,所述至少在所述第一表面上预压合第一绝缘性基材,具体为:在所述第一表面上和所述第二表面上预压合所述第一绝缘性基材;
所述在所述第一绝缘性基材上钻孔,形成第一孔,具体包括:在所述第一表面上的所述第一绝缘性基材上钻孔,形成第一通孔;在所述第二表面上的所述第一绝缘性基材上钻孔,形成第二盲孔,其中所述第一孔包括所述第一通孔和所述第二盲孔。
可选的,在所述至少在所述第一表面上预压合第一绝缘性基材的同时或之后,所述方法还包括:至少在所述第一绝缘性基材上压合保护膜;在所述利用所述导电填料对所述第一孔进行塞孔之后,所述方法还包括:去除所述保护膜。
可选的,所述至少在所述第一表面上预压合第一绝缘性基材,具体为:在第一预定温度下预压合所述第一绝缘性基材,其中,所述第一预定温度低于所述第一绝缘基材的玻璃转化温度。
本发明另一方面还提供一种多层电路板的制作方法,包括:将至少一双面电路板与至少一侧的外层板叠放,形成叠层,其中,所述双面电路板具体是由如上所述的制作方法制作成的;压合所述叠层;在所述外层板的外表面制作第二电路图形。
可选的,当所述外层板为第二双面附金属箔板时,在所述形成叠层之前,所述方法还包括:在所述外层板的内表面上制作第三电路图形,其中,所述内表面靠近所述双面电路板。
本发明再一方面还提供一种双面电路板,包括:第一双面附金属箔板,具有第一盲孔;第一镀层,形成在所述第一盲孔上;第一电路图形,形成在所述第一双面附金属箔板的第一表面上和与所述第一表面相对的第二表面上;第一绝缘性基材,至少位于所述第一表面上,所述第一绝缘性基材上具有第一孔;填塞在所述第一盲孔和所述第一孔中的导电填料。
可选的,当所述第一绝缘性基材仅位于所述第一表面上且所述第一盲孔的开口位于所述第一表面上时,所述第一孔具体为第一通孔。
可选的,当所述第一绝缘性基材仅位于所述第二表面上且所述第一盲孔的开口位于所述第一表面上时,所述第一孔具体为第二盲孔。
可选的,所述第一绝缘性基材还位于所述第二表面上,且所述第一盲孔的开口位于所述第一表面上,其中,位于所述第一表面上的所述第一绝缘性基材上的第一孔具体为第一通孔,位于所述第二表面上的所述第一绝缘性基材上的第一孔具体为第二盲孔。
本发明又一实施例还提供一种多层电路板,包括:至少一个如上所述的双面电路板;外层板,其外表面具有第二电路图形,设置于所述双面电路板的至少一侧的外侧。
可选的,所述外层板具体为第二双面附金属箔板,所述外层板的内表面上具有第三电路图形,其中,所述内表面靠近所述双面电路板。
本发明一个或多个实施例至少具有以下技术效果:
在本发明一实施例中的制作双面电路板的方法包括:在第一双面附金属箔板上钻孔,形成第一盲孔;在第一盲孔上形成第一镀层;在第一双面附金属箔板的第一表面上和与第一表面相对的第二表面上形成第一电路图形;至少在第一表面上预压合第一绝缘性基材;在第一绝缘性基材上钻孔,形成第一孔;利用导电填料对第一盲孔进行塞孔;利用导电填料对第一孔进行塞孔。由本实施例中的方法步骤可以看出,在本实施例中,制作一个双面电路板,只需要进行一次电镀,相比现有技术中的两次电镀,工艺简单,制作周期短,按照一次电镀8个小时计算,相比现有技术可以节约8个小时。
在本发明另一实施例中的制作多层电路板的方法包括:将上述实施例中的至少一双面电路板与至少一侧的外层板叠放,形成叠层;压合叠层;在外层板的外表面上制作第二电路图形。由本实施例的方法可以看出,在本实施例中,制作多层电路板的工艺相比现有技术简单,并缩短了制作周期,例如以制作8层电路板为例,在现有技术中,需要经过三次层压和八次电镀加工,而本实施例中的方法,只需要一次层压和最多两次电镀,按照一次层压10个小时和一次电镀8个小时计算,至少可节省时间约68个小时。
附图说明
图1为本发明第一实施例中的双面电路板的制作方法流程图;
图2a-图2d为本发明第一实施例中的双面电路板的部分制作过程分解图;
图3a-图3b为本发明第一实施例中第一实施形态下的压合第一绝缘性基材后的结构示意图;
图4a-图4b为本发明第一实施例中第一实施形态下的在第一绝缘性基材上钻孔后的结构示意图;
图5a-图5b为本发明第二实施例中双面电路板的结构示意图;
图6为本发明第一实施例中第二实施形态下的对第一盲孔塞孔后的结构示意图;
图7a-图7b为本发明第一实施例中第二实施形态下的压合第一绝缘性基材后的结构示意图;
图8a-图8b为本发明第一实施例中第二实施形态下的在第一绝缘性基材上钻孔后的结构示意图;
图9为本发明第三实施例中制作多层电路板的方法流程图;
图10a-图10c为本发明第三实施例中第一实施形态下的多层电路板的制作过程分解图;
图11a-图11c为本发明第三实施例中第二实施形态下的多层电路板的制作过程分解图;
图12a-图12c为本发明第三实施例中第三实施形态下的多层电路板的制作过程分解图;
图13a-图13b为第三实施形态下的多层电路板的制作过程的进一步分解图。
具体实施方式
本发明实施例提供一种双面电路板及其制作方法、多层电路板及其制作方法,用于解决现有技术中存在的制作工艺复杂、加工周期长的技术问题。
本申请实施例中的技术方案为解决上述的技术问题,总体思路如下:
在第一双面附金属箔板上钻孔,形成第一盲孔;在第一盲孔上形成第一镀层;在第一双面附金属箔板的第一表面上和与第一表面相对的第二表面上形成第一电路图形;至少在第一表面上预压合第一绝缘性基材;在第一绝缘性基材上钻孔,形成第一孔,其中,第一孔与第一盲孔的位置相对应;利用导电填料对第一盲孔进行塞孔;利用导电填料对第一孔进行塞孔。由本实施例中的方法步骤可以看出,在本实施例中,制作一个双面电路板,只需要进行一次电镀,相比现有技术中的一次电镀,工艺简单,制作周期短,按照一次电镀8个小时计算,相比现有技术可以节约8个小时。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例一
本发明一实施例提供一种双面电路板的制作方法,请参考图1,图1为本实施例中双面电路板的制作方法流程图。
如图1所示,该方法包括:
步骤101:在第一双面附金属箔板上钻孔,形成第一盲孔;
步骤102:在第一盲孔上形成第一镀层;
步骤103:在第一双面附金属箔板的第一表面上和与第一表面相对的第二表面上形成第一电路图形;
步骤104:至少在第一表面上预压合第一绝缘性基材;
步骤105:在第一绝缘性基材上钻孔,形成第一孔;
步骤106:利用导电填料对第一盲孔进行塞孔;
步骤107:利用导电填料对第一孔进行塞孔。
在具体实施过程中,图1所示步骤顺序之外,还可以有其他实施形态,比如第二种:即按照步骤101、步骤102、步骤103、步骤106、步骤104、步骤105和步骤107的顺序执行。
为了更清楚详细的说明本实施例的制作方法,以下将举具体的实例来进一步说明第一种(即图1中所示的实施顺序)和第二种不同的实施形态。
首先,以第一种实施形态先进行介绍。
如图2a所示,首先预先准备一双面附金属箔板,在本实施例中称为第一双面附金属箔板20,第一双面附金属箔板20具体可以是环氧玻璃布层压板、聚酰亚胺层压板等,其厚度范围在10μm-300μm。第一双面附金属箔板20具体包括绝缘层201和金属箔层202,金属箔层202分别位于绝缘层201的两侧,金属箔层202具体可以是铜箔层,也可以是其他金属层。
然后执行步骤101,在第一双面附金属箔板上钻孔,形成第一盲孔。在本实施例中,钻孔可以通过激光钻孔、机械钻孔或者冲孔的方式实现,钻孔孔径一般在50μm-200μm之间,而激光钻孔可以是红外激光钻孔或者是紫外激光钻孔。如图2b所示,为步骤101执行完成后的示意图,在第一双面附金属箔板20上形成第一盲孔203,其中,第一盲孔203的数量可以为多个,而且每相邻两个第一盲孔203之间的距离可以相等,也可以不相等,本领域技术人员可根据实际需要进行设置。进一步,第一盲孔203的底部为下层金属箔层202,上层金属箔层和绝缘层201均被钻通,所以形成第一盲孔203。
接下来,执行步骤102,在第一盲孔上形成第一镀层。在本实施例中,步骤102具体采用盲孔电镀,请参考图2c所示,执行步骤102后,形成第一镀层204。
接下来执行步骤103,即在第一双面附金属箔板的第一表面上和与第一表面相对的第二表面上形成第一电路图形。如图2d所示,在第一双面附金属箔板20的第一表面和与第一表面相对的第二表面上形成第一电路图形205,即在第一双面附金属箔板20的双面金属箔层202上形成第一电路图形205,其中,第一电路图形205可以根据实际电路需要进行制作;进一步,该步骤可通过图形转移的方式形成,该步骤为本领域技术人员所熟知的内容,所以在此不再赘述。
然后,接下来执行步骤104,至少在第一表面上预压合第一绝缘性基材。在一实施例中,步骤104仅在第一表面上压合第一绝缘性基材,例如请参考图3a所示,在第一表面上压合了第一绝缘层基材206。在另一实施例中,步骤104还可以在第一表面和第二表面上均压合第一绝缘性基材206,具体请参考图3b所示,在第一双面附金属箔板20的第一表面和第二表面上均压合了第一绝缘性基材206。
在本实施例中,压合第一绝缘层基材206具体为预压合,即压合温度低于第一绝缘基材206的玻璃转化温度,所以步骤104具体为在第一预定温度下压合第一绝缘基材206,而该第一预定温度低于第一绝缘基材206的玻璃转化温度。因为该步骤为预压合,所以第一绝缘基材206不会被压入第一盲孔203中。
进一步,第一绝缘基材206可以是环氧树脂玻纤布、纯树脂胶等材料,第一预定温度在60摄氏度到150摄氏度之间,而第一绝缘基材206的厚度在5μm-200μm。
在进一步的实施例中,在压合第一绝缘基材206的同时,可以在第一绝缘性基材206上压合保护膜,该保护膜可以是聚酯膜、聚酰亚胺膜等,其厚度在5μm-100μm之间。
接下来,执行步骤105,即在第一绝缘性基材上钻孔,形成第一孔。其中,在一实施例中,第一孔与第一盲孔的位置相对应,在另一实施例中,第一孔和第一盲孔的位置也可以不对应,以下将以第一孔与第一盲孔的位置相对应为例进行说明。
首先,针对图3a中的情况,即只在第一表面上压合第一绝缘性基材206,那么执行步骤105,即在第一表面上的第一绝缘性基材206上进行钻孔,如图4a所示,在第一绝缘性基材206上钻孔形成第一孔207,在该实施例中,第一孔207为第一通孔,即第一孔207贯穿了第一绝缘性基材206,进而因为第一孔207的位置与第一盲孔203的位置相对应,所以第一孔207和第一盲孔203连通,形成一个比第一盲孔203的深度更大的一个盲孔。也可能存在第一孔207和第一盲孔203的位置不对应的情况,那么第一孔207为第一通孔,即第一孔207贯穿了第一绝缘性基材206,也可以看做是以第一表面为底的盲孔。
对应于图3b中的情况,即在第一表面和第二表面上均压合了第一绝缘性基材206,那么执行步骤105,即在第一表面和第二表面上的两个第一绝缘性基材206上分别进行钻孔,如图4b所示,在第一绝缘性基材206上钻孔形成第一孔207和208,在本实施例中,在第一表面上的第一绝缘性基材206上形成的第一孔207与图4a中的类似。而在第二表面上的第一绝缘性基材206上形成的第一孔208具体为第二盲孔,也即在本实施例中,第一孔具体包括第一通孔和第二盲孔。
不管是图4a和图4b中的哪种情况,步骤105均可以采用激光钻孔的方式实现,激光钻孔具体是使用红外激光钻孔,第一盲孔203的钻孔大小与所要求的尺寸相差不超过50μm,优选的,第一盲孔203的钻孔尺寸大于所要求的的尺寸为0-50μm,因为钻孔可能会存在一些位置的偏差,钻孔大一些是考虑到在后续叠板时的对位偏差,另外还要预留给第一镀层204的空间,所以钻孔时,第一盲孔203的尺寸要大于所要求的尺寸。其中,本实施例中所说的钻孔大小,指的是各孔的直径。
接下来执行步骤106和步骤107,在本实施例中,第一孔207和第一盲孔203连通的情形下,导电材料先塞入第一盲孔203,再塞满第一孔207。在图4b描述的情形下,可先塞满第一盲孔203,再塞满第一孔207和208,也可以从两面同时塞第一盲孔203和第一孔208,即步骤106和步骤107可以同时进行。在实际运用中,可以手动塞孔,或使用半自动印刷机或全自动印刷机,还可以使用真空塞孔机,优选的,是采用真空塞孔机,例如垂直真空塞孔机或水平真空塞孔机。
请参考图5a所示,为对应图4a中的实施例的塞孔之后的示意图,在第一盲孔203和第一孔207上用导电材料209进行塞孔,形成双面电路板。
再请参考图5b所示,为对应图4b中的实施例的塞孔之后的示意图,在第一盲孔203和第一孔207和208上用导电材料209进行塞孔,形成双面电路板。
其中,导电填料为铜膏、银膏或碳膏,当然,在其他实施例中,导电填料也可以采用其他导电性的材料。
在进一步的实施例中,如果在步骤104中同时也压合了保护膜,那么在执行步骤106和步骤107时,可以使用网版,也可以不使用网版。如果没有压合保护膜的话,较佳的,在执行步骤106和步骤107时,采用网版,如此可以限制塞孔的范围,可以进行有选择性的塞孔,而且导电填料易于回收到网版上,可以继续进行下一个电路板的塞孔。
进一步,如果压合了保护膜,那么在步骤107之后,该方法还包括步骤:去除保护膜。
接下来,将介绍第二种情况,即按照步骤101、步骤102、步骤103、步骤106、步骤104、步骤105和步骤107的顺序执行的实施例。
在本实施例中,步骤101、步骤102和步骤103与前述第一种情况类似,所以在此不再赘述。
在步骤103之后,接下来执行步骤106,即利用导电填料对第一盲孔进行塞孔。请参考图6所示,为执行步骤106之后的示意图。
然后接下来执行步骤104,即至少在第一表面上预压合第一绝缘性基材。在一实施例中,步骤104仅在第一表面上压合第一绝缘性基材,例如请参考图7a所示,在第一表面上压合了第一绝缘层基材206。在另一实施例中,步骤104还可以在第一表面和第二表面上均压合第一绝缘性基材206,具体请参考图7b所示,在第一双面附金属箔板20的第一表面和第二表面上均压合了第一绝缘性基材206。
在进一步的实施例中,在压合第一绝缘基材206的同时,可以在第一绝缘性基材206上压合保护膜,该保护膜可以是聚酯膜、聚酰亚胺膜等,其厚度在5μm-100μm之间。
本实施例中的步骤104,与前述第一种情况中的步骤104类似,所以在此不再赘述。
接下来,执行步骤105,即在第一绝缘性基材上钻孔,形成第一孔。其中,在一实施例中,第一孔与第一盲孔的位置相对应,在另一实施例中,第一孔和第一盲孔的位置也可以不对应,以下将以第一孔与第一盲孔的位置相对应为例进行说明。
首先,针对图7a中的情况,即只在第一表面上压合第一绝缘性基材206,那么执行步骤105,即在第一表面上的第一绝缘性基材206上进行钻孔,如图8a所示,在第一绝缘性基材206上钻孔形成第一孔207,第一孔207贯穿了第一绝缘性基材206,进而因为第一孔207的位置与第一盲孔203的位置相对应,所以第一孔207也是一个以导电填料209为底的盲孔。而如果是第一孔207和第一盲孔203的位置不对应的情况,那么第一孔207贯穿了第一绝缘性基材206,也可以看做是以第一表面为底的盲孔。
进一步,对应于图7b中的情况,即在第一表面和第二表面上均压合了第一绝缘性基材206,那么执行步骤105,即在第一表面和第二表面上的两个第一绝缘性基材206上分别进行钻孔,如图8b所示,在第一绝缘性基材206上钻孔形成第一孔207和208,在本实施例中,在第一表面上的第一绝缘性基材206上形成的第一孔207与图8a中的类似。而在第二表面上的第一绝缘性基材206上形成的第一孔208具体为第二盲孔,也即在本实施例中,第一孔具体包括第一通孔和第二盲孔。
进一步,如果第一盲孔203的开口位于第一表面上,并且仅在第二表面上压合第一绝缘性基材206的话,那么第一孔即为第二盲孔208。
本实施例中的步骤105和前述第一种情况中的步骤105类似,所以在此不再赘述。
再接下来,执行步骤107,即利用导电填料对第一孔207和208进行塞孔。
请参考图5a所示,为对应图8a中的实施例的塞孔之后的示意图,在第一孔207上用导电材料209进行塞孔,形成双面电路板。
再请参考图5b所示,为对应图8b中的实施例的塞孔之后的示意图,在第一孔207和208上用导电材料209进行塞孔,形成双面电路板。
进一步,如果压合了保护膜,那么在步骤107之后,该方法还包括步骤:去除保护膜。
本实施例中的其他实施情况与第一种情况类似,所以为了说明书的简洁,在此不再赘述。
通过以上对制作双面电路板的方法过程的描述可以看出,在本实施例中,制作一个双面电路板,只需要进行一次电镀,相比现有技术中的两次电镀,工艺简单,制作周期短,按照一次电镀8个小时计算,相比现有技术可以节约8个小时。
实施例二
基于同一发明构思,本发明一实施例还提供了一种双面电路板,请参考图2d、图5a和图5b所示,该双面电路板包括:
第一双面附金属箔板20,具有第一盲孔203;第一镀层204,形成在第一盲孔203上;第一电路图形205,形成在第一双面附金属箔板20的第一表面上和与第一表面相对的第二表面上;第一绝缘性基材206,至少位于第一表面上,第一绝缘性基材206上具有第一孔207(或者是第一孔207和第一孔208);填塞在第一盲孔203和第一孔207(或者是第一孔207和第一孔208)中的导电填料209。
其中,第一孔207(或者是第一孔207和第一孔208)与第一盲孔203的位置相对应,也可以不对应。
其中,当第一绝缘性基材206仅位于第一表面上且第一盲孔203的开口位于第一表面上时,第一孔207具体为第一通孔。
当第一绝缘性基材206仅位于第二表面上且第一盲孔203的开口位于第一表面上时,第一孔208具体为第二盲孔。
如果当第一绝缘性基材206同时位于第一表面上和第二表面上时,且第一盲孔203的开口位于第一表面上时,那么第一孔就同时包括第一通孔和第二盲孔。
本实施例中的双面电路板可通过前述实施例一中的制作方法来制作,而且在详细阐述前述各实施例中的制作方法时,已对双面电路板的结构及制作过程做了详细清楚的描述,所以本领域技术人员可以清楚的了解本实施例中的双面电路板的结构,前述各种变化都适用于本实施例中的双面电路板。
本实施例中的双面电路板也可以为多层电路板中的一部分,在一个多层板(比如16层、24层板)中,可以包含一个或多个上述双面板,在实施例四中有详细描述。此处为了说明书的简洁,在此不再赘述。
实施例三
本实施例提供了一种多层电路板的制作方法,请参考图9所示,该方法包括:
步骤301:将至少一双面电路板叠放于上层外层板和下层外层板之间,形成叠层,其中,双面电路板具体是由如实施例一中所描述的制作方法制作成的;
步骤302:压合叠层;
步骤303:在上层外层板的外表面和下层外层板的外表面上制作第二电路图形。
其中,双面电路板的具体结构请参考实施例二中所描述的双面电路板。
在实际运用中,上层外层板和下层外层板具体为金属箔,在另一实施例中,上层外层板和下层外层板还可以是双面附金属箔板。
当上层外层板和下层外层板具体为第二双面附金属箔板时,在步骤301之前,该方法还包括:在上层外层板的内表面和下层外层板的内表面上制作第三电路图形,其中,内表面靠近双面电路板。
进一步,在上层外层板的外表面和下层外层板的外表面上制作第二电路图形,具体包括:对上层外层板和下层外层板进行钻孔,分别形成第三盲孔;在第三盲孔上形成第二镀层;在上层外层板的外表面和下层外层板的外表面上制作第二电路图形。
为了本领域技术人员能够更清楚的了解本实施例中多层电路板的制作方法,以下将分别举具体的实例进行介绍。
在第一实施形态中,上层外层板和下层外层板具体为金属箔,该金属箔可以是铜箔等金属,金属箔厚度在3μm-36μm;内层为图5b所示的双面预压第一绝缘性基材206的双面电路板,制作4层及4层以上的多层电路板,请同时参考图10a所示,以制作4层板为例,先执行步骤301,将双面电路板403置放于上层外层板401和下层外层板402之间,形成叠层40。
然后执行步骤302,压合叠层40,请参考图10b所示,压合之后,上层外层板401和下层外层板402与双面电路板403被压合在一起。然后再执行步骤303,即在上层外层板401的外表面和下层外层板402的外表面上制作第二电路图形404,例如通过图形转移的方式实现,进而制作形成4层电路板405,具体请参考图10c所示。当然,只在双面电路板单侧压合金属箔,形成多层板,方法步骤与上述类似,不再赘述。
再参考图11a所示,以制作8层板为例进行说明,在本实施例中,外层依然采用金属箔板,分别为上层外层板401和下层外层板402,内层由下至上分别使用一个图5b所示的双面预压第一绝缘性基材206的双面电路板403、两个图5a所述的单面预压第一绝缘性基材206的双面电路板406,然后执行步骤301,将一个双面电路板403、两个双面电路板406由下至上置放于上层外层板401和下层外层板402之间形成叠层50。
然后,接下来执行步骤302,压合叠层50,压合后的示意图请参考图11b所示。
接下来执行步骤303,在上层外层板401的外表面和下层外层板402的外表面上制作第二电路图形404,例如通过图形转移的方式实现,第二电路图形404和第一电路图形205相匹配,进而制作形成8层电路板501,具体请参考图11c所示。
接下来再以外层使用双面附金属箔板为例进行说明本实施例中的多层电路板的制作方法,制作6层及6层以上的多层电路板。
请同时参考图12a所示,以制作8层板为例,在本实施例中,外层分别为上层外层板401和下层外层板402,上层外层板401和下层外层板402均为图2a所示的结构类似的双面附金属箔板,在本实施例中,记为第二双面附金属箔板20。进一步,在步骤301之前,在上层外层板401的内表面和下层外层板402的内表面上制作第三电路图形407,其中,内表面靠近双面电路板403和406。
而内层由下至上分别使用一个图5b所示的双面预压第一绝缘性基材206的双面电路板403、一个图5a所述的单面预压第一绝缘性基材206的双面电路板406,然后执行步骤301,将一个双面电路板403、一个双面电路板406由下至上置放于上层外层板401和下层外层板402之间形成叠层60。
然后执行步骤302,即压合叠层60,如图12b所示,为压合后的叠层的示意图。
再执行步骤303,在上层外层板401的外表面和下层外层板402的外表面上制作第二电路图形404,例如通过图形转移的方式实现,第二电路图形404和第一电路图形205相匹配,形成8层电路板601,具体请参考图12c所示。
在一实施例中,步骤303具体包括:对上层外层板401和下层外层板402进行钻孔,分别形成第三盲孔;在第三盲孔上形成第二镀层;在上层外层板401的外表面和下层外层板402的外表面上制作第二电路图形404。
具体请参考图13a所示,为在图12b,即步骤302执行完成的基础上进行钻孔后的示意图,对上层外层板401和下层外层板402进行钻孔,形成第三盲孔408,该步骤可采用激光钻孔,激光钻孔方式可以是红外激光或者是紫外激光,第三盲孔408的大小在50μm-200μm之间。
然后接下来,请参考图13b,在第三盲孔408上进行电镀,形成第二镀层409,与制作第一镀层的工艺类似,采用盲孔电镀。
然后,在上层外层板401的外表面和下层外层板402的外表面上制作第二电路图形404,例如使用图形转移的方式,该步骤完成后的结构示意图请参考图12c。
通过以上描述可以看出,在本实施例中,制作多层电路板的工艺相比现有技术简单,并缩短了制作周期,例如以制作8层电路板为例,在现有技术中,需要经过三次层压和八次电镀加工,而本实施例中的方法,只需要一次层压和最多两次电镀(外层为金属箔时,就只需要一次,而外层为双面附金属箔板时,需要两次),按照一次层压10个小时和一次电镀8个小时计算,至少可节省时间约68个小时。
实施例四:
本实施例提供一种多层电路板,请参考图10c、图11c和图12c,该多层电路板包括:上层外层板401,其外表面具有第二电路图形404;下层外层板402,其外表面具有第二电路图形404;至少一个实施例二中所描述的双面电路板,位于上层外层板401和下层外层板402之间。
在一实施例中,上层外层板401和下层外层板402具体为第二双面附金属箔板,上层外层板401的内表面和下层外层板402的内表面上具有第三电路图形407,其中,内表面靠近双面电路板。
在进一步的实施例中,上层外层板401和下层外层板402具体为第二双面附金属箔板,该多层电路板还包括:形成于外表面上的第三盲孔408;形成于第三盲孔408上的第二镀层409。
当然,该多层电路板也可只有上层外层板或只有下层外层板,具体结构与上述类似,不再赘述。
本实施例中的多层电路板可通过前述实施例三中的制作方法来制作,而且在详细阐述前述各实施例中的制作方法时,已对多层电路板的结构及制作过程做了详细清楚的描述,所以本领域技术人员可以清楚的了解本实施例中的多层电路板的结构,前述各种变化都适用于本实施例中的多层电路板。为了说明书的简洁,在此不再赘述。
本发明一个或多个实施例至少具有以下技术效果:
在本发明一实施例中的制作双面电路板的方法包括:在第一双面附金属箔板上钻孔,形成第一盲孔;在第一盲孔上形成第一镀层;在第一双面附金属箔板的第一表面上和与第一表面相对的第二表面上形成第一电路图形;至少在第一表面上预压合第一绝缘性基材;在第一绝缘性基材上钻孔,形成第一孔,其中,第一孔与第一盲孔的位置相对应;利用导电填料对第一盲孔进行塞孔;利用导电填料对第一孔进行塞孔。由本实施例中的方法步骤可以看出,在本实施例中,制作一个双面电路板,只需要进行一次电镀,相比现有技术中的两次电镀,工艺简单,制作周期短,按照一次电镀8个小时计算,相比现有技术可以节约8个小时。
在本发明另一实施例中的制作多层电路板的方法包括:将上述实施例中的至少一双面电路板与至少一侧的外层板叠放,形成叠层;压合叠层;在外层板的外表面上制作第二电路图形。由本实施例的方法可以看出,在本实施例中,制作多层电路板的工艺相比现有技术简单,并缩短了制作周期,例如以制作8层电路板为例,在现有技术中,需要经过三次层压和八次电镀加工,而本实施例中的方法,只需要一次层压和最多两次电镀,按照一次层压10个小时和一次电镀8个小时计算,至少可节省时间约68个小时。
在此说明书中,本发明已参照其特定的实施例作了描述,但是,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种双面电路板的制作方法,其特征在于,包括:
在第一双面附金属箔板上钻孔,形成第一盲孔;
在所述第一盲孔上形成第一镀层;
在所述第一双面附金属箔板的第一表面上和与所述第一表面相对的第二表面上形成第一电路图形;
至少在所述第一表面上预压合第一绝缘性基材;
在所述第一绝缘性基材上钻孔,形成第一孔;
利用导电填料对所述第一盲孔进行塞孔;
利用所述导电填料对所述第一孔进行塞孔。
2.如权利要求1所述的方法,其特征在于,所述至少在所述第一表面上预压合第一绝缘性基材,具体为:
在所述第一表面上和所述第二表面上预压合所述第一绝缘性基材;
所述在所述第一绝缘性基材上钻孔,形成第一孔,具体包括:
在所述第一表面上的所述第一绝缘性基材上钻孔,形成第一通孔;
在所述第二表面上的所述第一绝缘性基材上钻孔,形成第二盲孔,其中所述第一孔包括所述第一通孔和所述第二盲孔。
3.如权利要求1或2所述的方法,其特征在于,在所述至少在所述第一表面上预压合第一绝缘性基材的同时或之后,所述方法还包括:
至少在所述第一绝缘性基材上压合保护膜;
在所述利用所述导电填料对所述第一孔进行塞孔之后,所述方法还包括:
去除所述保护膜。
4.如权利要求1所述的方法,其特征在于,所述至少在所述第一表面上预压合第一绝缘性基材,具体为:
在第一预定温度下预压合所述第一绝缘性基材,其中,所述第一预定温度低于所述第一绝缘基材的玻璃转化温度。
5.一种多层电路板的制作方法,其特征在于,包括:
将至少一双面电路板与至少一侧的外层板叠放,形成叠层,其中,所述双面电路板具体是由如权利要求1-4任一项所述的制作方法制作成的;
压合所述叠层;
在所述外层板的外表面上制作第二电路图形。
6.如权利要求5所述的方法,其特征在于,当所述外层板为第二双面附金属箔板时,在所述形成叠层之前,所述方法还包括:
在所述外层板的内表面上制作第三电路图形,其中,所述内表面靠近所述双面电路板。
7.一种双面电路板,其特征在于,包括:
第一双面附金属箔板,具有第一盲孔;
第一镀层,形成在所述第一盲孔上;
第一电路图形,形成在所述第一双面附金属箔板的第一表面上和与所述第一表面相对的第二表面上;
第一绝缘性基材,至少位于所述第一表面上,所述第一绝缘性基材上具有第一孔;
填塞在所述第一盲孔和所述第一孔中的导电填料。
8.如权利要求7所述的双面电路板,其特征在于,当所述第一绝缘性基材仅位于所述第一表面上且所述第一盲孔的开口位于所述第一表面上时,所述第一孔具体为第一通孔。
9.如权利要求7所述的双面电路板,其特征在于,当所述第一绝缘性基材仅位于所述第二表面上且所述第一盲孔的开口位于所述第一表面上时,所述第一孔具体为第二盲孔。
10.如权利要求7所述的双面电路板,其特征在于,所述第一绝缘性基材还位于所述第二表面上,且所述第一盲孔的开口位于所述第一表面上,其中,位于所述第一表面上的所述第一绝缘性基材上的第一孔具体为第一通孔,位于所述第二表面上的所述第一绝缘性基材上的第一孔具体为第二盲孔。
11.一种多层电路板,其特征在于,包括:
至少一个如权利要求7-10任一项所述的双面电路板;
外层板,其外表面具有第二电路图形,设置于所述双面电路板的至少一侧的外侧。
12.如权利要求11所述的多层电路板,其特征在于,所述外层板具体为第二双面附金属箔板,所述外层板的内表面上具有第三电路图形,其中,所述内表面靠近所述双面电路板。
CN201310192682.6A 2013-05-22 2013-05-22 一种双面电路板及其制作方法、多层电路板及其制作方法 Active CN104185372B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310192682.6A CN104185372B (zh) 2013-05-22 2013-05-22 一种双面电路板及其制作方法、多层电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310192682.6A CN104185372B (zh) 2013-05-22 2013-05-22 一种双面电路板及其制作方法、多层电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN104185372A true CN104185372A (zh) 2014-12-03
CN104185372B CN104185372B (zh) 2018-01-26

Family

ID=51966010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310192682.6A Active CN104185372B (zh) 2013-05-22 2013-05-22 一种双面电路板及其制作方法、多层电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN104185372B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107148171A (zh) * 2017-06-27 2017-09-08 北大方正集团有限公司 多层电路板的压合方法
CN107635385A (zh) * 2017-07-31 2018-01-26 武汉芯宝科技有限公司 Esd全屏蔽功能箔、esd全屏蔽功能箔电路板及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744758A (en) * 1995-08-11 1998-04-28 Shinko Electric Industries Co., Ltd. Multilayer circuit board and process of production thereof
JP2004127970A (ja) * 2002-09-30 2004-04-22 Denso Corp 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法
CN1731919A (zh) * 2004-08-05 2006-02-08 三星电机株式会社 以并行方式制造pcb的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744758A (en) * 1995-08-11 1998-04-28 Shinko Electric Industries Co., Ltd. Multilayer circuit board and process of production thereof
JP2004127970A (ja) * 2002-09-30 2004-04-22 Denso Corp 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法
CN1731919A (zh) * 2004-08-05 2006-02-08 三星电机株式会社 以并行方式制造pcb的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107148171A (zh) * 2017-06-27 2017-09-08 北大方正集团有限公司 多层电路板的压合方法
CN107635385A (zh) * 2017-07-31 2018-01-26 武汉芯宝科技有限公司 Esd全屏蔽功能箔、esd全屏蔽功能箔电路板及制造方法
CN107635385B (zh) * 2017-07-31 2024-04-30 武汉芯宝科技有限公司 Esd全屏蔽功能箔、全屏蔽功能箔电路板及制造方法

Also Published As

Publication number Publication date
CN104185372B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
CN102438413B (zh) 一种二阶阶梯槽底部图形化印制板及其加工方法
JP2011003888A (ja) 多層プリント回路基板及びその孔あけ加工方法
TWI531284B (zh) 電路板及其製作方法
CN103906371B (zh) 具有内埋元件的电路板及其制作方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
CN107995803A (zh) 一种任意层互连印制电路板制作方法
CN108834335B (zh) 一种pcb的制作方法和pcb
CN109068504B (zh) 一种侧壁非金属化的阶梯槽的制作方法及pcb
CN103260350B (zh) 盲埋孔板压合方法
CN101207971B (zh) 电容器用粘结片和电容器内置型印刷布线板的制造方法
CN103717013A (zh) 一种印制电路板的制造方法
TW200420203A (en) Multilayer board and its manufacturing method
CN103517581A (zh) 一种多层pcb板制造方法及多层pcb板
CN104902675B (zh) 一种台阶槽电路板及其加工方法
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
CN211063845U (zh) 一种机械盲孔hdi电路板
CN104185372A (zh) 一种双面电路板及其制作方法、多层电路板及其制作方法
US20220232709A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
KR20090020208A (ko) 인쇄회로기판 제조방법
CN107454761B (zh) 高密度增层多层板的制造方法
CN105228346B (zh) 台阶槽电路板的加工方法和台阶槽电路板
CN106341945B (zh) 一种柔性线路板及其制作方法
CN105407657B (zh) 高密度互连电路板及其加工方法
JP2002185099A (ja) プリント回路板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220624

Address after: 3007, Hengqin international financial center building, No. 58, Huajin street, Hengqin new area, Zhuhai, Guangdong 519031

Patentee after: New founder holdings development Co.,Ltd.

Patentee after: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.

Patentee after: ZHUHAI FOUNDER PCB DEVELOPMENT Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.

Patentee before: ZHUHAI FOUNDER PCB DEVELOPMENT Co.,Ltd.

TR01 Transfer of patent right