CN104184462A - 延迟锁相环操作模式控制电路及其控制方法 - Google Patents

Abstract

本发明提供一种延迟锁相环(DLL)操作模式控制电路以及相应的方法，其中，检测来自显示驱动器IC(DDI)的输出值中的一个以将DLL块切换到待机模式。在示例中，CLKP/N频率和CLKP/N公共端电压状态被用于切换模式。因此，由于不应存在于DLL块的正常模式间隔内的不可操作的频域包括在待机模式中，因此可提供DLL电路的更稳定的操作。

Description

延迟锁相环操作模式控制电路及其控制方法

本申请要求于2013年5月22日在韩国知识产权局提交的第10-2013-0058004号韩国专利申请的权益，该申请的整个公开通过引用包含于此以用于所有目的。

技术领域

以下描述涉及延迟锁相环(DLL)操作模式控制。另外，以下描述涉及一种被构造为根据显示器驱动器集成电路(DDI)的操作状态或时钟频率，确定从待机模式和正常模式中选择的DLL电路块的模式的DLL操作模式控制电路，以及相应的方法。

背景技术

增加时钟频率是一种用于进一步提高基于半导体的集成电路(IC)的操作速度的技术。然而，由于有必要驱动延迟锁相环(DLL)电路以改变时钟频率，因此增加时钟频率会增加IC的功耗。总的来说，驱动DLL电路使用额外的电能，这将增加IC的功耗。因此，研究正在积极展开，以找到降低DLL电路的功耗、允许增加时钟频率的同时最小化功耗的方法。

前面的问题与使用低功耗的显示器驱动器IC(DDI)的小型化显示产品的使用的增加有关。即，由于DDI技术通常被实施在诸如移动电话或便携式媒体播放器(PMP)的移动产品中，因此低功耗与移动装置的使用时间的增加密切相关。这种移动装置通常通过使用存储有限量电能的电池而操作为便携式装置。因此，如果装置消耗的电能越少，则电池中的能量消耗越慢并且装置能够运行更长时间。另外，由于更换电池的成本和/或电源的成本，通常希望降低功耗。鉴于这些考虑，正在进行不断的努力来减少采用在面板(诸如液晶显示屏(LCD)、等离子显示面板(PDP)、电视或膝上型计算机)使用的DDI的功耗。

减少DDI的功耗的一种方式为控制DLL电路的状态。即，通过DLL电路驱动DDI、根据DDI的驱动状态使DLL电路在正常模式和待机模式之间切换来减少功耗是可能的。因此，在这种方法中，由DLL提供的增加的时钟频率仅在有利的情况下被采用。

参照图1和图2，以下呈现的是一种控制与DDI一起使用的DLL电路块的驱动状态的示例方法。

图1示出使用外部信号的电路的示例。

图1中示出的控制单元10被构造为通过从外部将使能信号施加到DLL电路块20来将DLL电路块20切换到待机模式。

为此，DLL电路块包括控制器14，该控制器14用于根据与控制器14通信地连接的使能信号施加引脚12的激活，将待机使能(Stb_en)信号施加到DLL电路块20。

在一示例中，待机使能信号施加引脚12被实施为按钮或开关。DLL电路块20还包括接收CLKP和CLKN信号的比较单元、相频检测器、电荷泵和电压控制延迟器。

如以上解释，由于用户能够通过激活待机使能信号施加引脚12来将DLL电路块20变为待机模式，因此图1示出的方法使用户能够随意切换DLL电路块20的驱动模式。

然而，由于使用待机使能信号施加引脚12的图1的方法对待机使能信号施加引脚12和相关电路的要求，使得图1的方法导致成本增加。并且，由于用户他/她自己直接激活待机使能信号施加引脚12，因此当从正常状态切换到待机状态时需要关于用户方的精确时序。当在切换到待机模式时待机使能信号施加的太慢时，会发生不必要的功耗。并且，用户可能会在正常模式的操作期间任意施加待机使能信号。在这种情况下，由于即使在待机模式的操作不合适或无益，待机使能信号强制DLL电路块20进入待机状态，因此DLL电路块20无法正常地操作。

控制DLL电路块的方法的另一示例通过检测作为DDI的输出值的CLKP/N的操作状态来进行操作。以下参照图2呈现这种方法。

图2示出输入有作为来自DDI的输出值的CLKP/N信号的DLL电路块40。

电平检测单元50连接到DLL电路块40的输入端。在图2的示例中，电平检测单元50连接到施加了CLKP/N信号的公共端n。

电平检测单元50包括比较器52。

比较器52被构造为使上拉电阻器R3和内部电压VDDI端连接到比较器52的正向端+，参考电压Vref施加到比较器52的反向端-。

仅当正向端+接收到的公共端电压Vcom超过参考电压Vref时，比较器52才输出待机使能信号stb_en。即，由于当CLKP/N信号达到高阻抗状态时，正向端+需要通过内部电压(VDDI)获得上拉状态，因此在这种情况下，公共端电压Vcom超过参考电压Vref。

如以上解释，图2示出如下的示例，即，作为检测到CLKP/N信号处于高阻抗状态的结果，DLL电路块40自动切换到待机模式，而不需要用于调用切换处理的外部信号。

然而，诸如图2中示出的电路结构仍然有缺点。以下参照图3A至图3B解释这些不足。

图3A示出在图2中示出的电路的待机模式间隔和正常模式间隔，图3B示出在图2中示出的电路的待机模式和正常操作模式的操作区域。

参照图3A，正常模式间隔c从时间点a跨越到时间点b，剩余的间隔d和e为待机模式间隔，其中，在时间点a，从DDI输出的信号(即，CLKP/N信号)从高阻抗状态改变，且在时间点b CLKP/N变回高阻抗状态。因此，正常模式间隔c与公共端电压Vcom小于参考电压Vref的时间间隔一致，使得DLL电路块在其正常操作范围内。

然而，待机和正常模式之间的过度需要时间。例如，与图2示出的DLL相关联的DDI的时钟电路需要预定的时间，以在从待机模式切换到正常模式(诸如从d到c)或从正常模式切换到待机模式(诸如从c到e)期间达到正常的频率。

因此，基于以上讨论的转变时间问题，存在跨越模式切换时间的间隔。在这种间隔中，由于在转变时间期间实际上不处于正常操作模式，因此DLL电路块40无法正常地操作。即，当CLKP/N的时钟频率小于DLL电路块的正常操作频率时，DLL电路块40也必须被切换到待机模式，使得DLL电路块在正常模式和待机模式之间的转变中不依赖于正常操作。

然而，由于图2的方法仅限于当公共端电压Vcom大于参考电压Vref时，因此实际上存在DLL电路块40无法正常操作的低频域。

图3B示出DLL电路块无法操作的频域f'和f"。在这些频域范围f'和f"内，DLL电路块也处于转变状态。参照图3B，虽然包括在正常模式间隔c内，但是与频域范围f'和f"相应的间隔g'和g"是DLL电路块40会发生故障的间隔。

即，参照图2，虽然DLL电路块40具有正常模式间隔c，但是存在DLL电路由于处于变换期而不能正常操作的低频域范围f和f"，因此正常模式间隔c还包括DLL电路块无法正常操作的间隔g'和g"。

因此，图2还示出这样的问题，即，被设计为在特定间隔内以待机模式操作的DLL电路块40，由于以上解释的无法操作的频域范围的存在而不能容易地切换到待机模式。

因此，图2的相关的电路构造具有DLL电路块的不稳定操作的问题。

发明内容

提供本发明内容以简化的形式介绍将在以下的详细描述中被进一步描述的所选择的构思。本发明内容不意图确定所请求保护的主题的关键特征或必要特征，也不意图用作确定所请求保护的主题的范围。

各种示例提供特定的效果。例如，一些示例有助于当DLL电路块在正常操作模式下操作时，防止DLL电路块的故障间隔。此外，一些示例根据DDI提供的输出值迅速将DLL电路块切换到待机模式。

在一总体方面，延迟锁相环(DLL)操作模式控制电路包括：第一比较单元，被构造为将显示驱动器IC(DDI)的时钟频率与参考频率进行比较；第二比较单元，被构造为将DDI的公共端电压与参考电压进行比较；逻辑门，被构造为响应于从第一比较单元和第二比较单元中的至少一个施加的待机模式切换信号，输出用于将DLL电路切换到待机模式的待机使能信号。

DLL电路可包括比较单元、相频检测器、电荷泵和电路控制延迟线(VCDL)。

待机模式切换信号可被施加到比较单元、相频检测器、电荷泵和电压控制线中的每一个。

DLL电路可被构造为在比较单元处接收DDI的时钟频率CLKP和CLKN信号。

第一比较单元可包括：第一比较器，被构造为接收DDI的时钟频率CLKP和CLKN信号；低通滤波器，被构造为对第一比较器的原始输出频率进行滤波；控制器，被构造为接收原始输出频率和通过低通滤波器的输出频率，并比较原始输出频率与通过低通滤波器的输出频率的上升沿的数量，以产生待机模式切换信号。

来自第一比较器的输出频率可表示CLKP与CLKN之间的关系。

当输出频率的上升沿的数量相等时可产生待机模式切换信号。

低通滤波器可被构造为与大于或等于DLL电路的最小正常可操作频率的频率相关联。

第一比较单元可响应于DDI的时钟频率小于DLL电路的正常操作频率，产生待机模式切换信号。

逻辑门可以是或门。

或门的一个输入端可连接到第一比较单元，或门的另一输入端可连接到第二比较单元。

第二比较单元可响应于公共端电压大于参考电压而产生待机模式切换信号。

第二比较单元可包括第二比较器，该第二比较器包括连接到上拉电阻器和内部电压端以接收时钟频率信号CLKP和CLKN的公共端电压的正向端+、以及用于接收预设的参考电压的反向端-，并且第二比较器可响应于公共端电压大于参考电压而产生待机模式切换信号。

在另一总体方面，延迟锁相环(DLL)操作模式控制方法包括：在DLL操作模式控制电路检测显示驱动器IC(DDI)的时钟频率或操作状态；响应于指示异常操作的操作状态或响应于时钟频率小于预设的DLL正常操作频率，产生待机模式切换信号；根据待机模式切换信号将DLL电路置于待机。

当DDI的时钟频率信号CLKP和CLKN具有高阻抗(Hi-z)状态时，可根据操作状态产生待机模式切换信号。

基于时钟频率操作状态和操作状态中的至少一个，待机模式切换信号可以是由频率比较单元产生的第一信号，或者可以是由电平比较单元产生的第二信号。

根据各个示例的按照以上解释地构造的DLL操作模式控制单元提供以下效果。

首先，在一些示例中，可通过基于DDI的时钟信号的频率和操作状态检测DDI的操作模式，来将DLL电路置于待机模式，而不需要用于将模式切换至待机模式的外部信号。

另外，在一些示例中，DLL操作失效的间隔可包括在待机模式中。DLL操作失效间隔指通常包括在从待机模式切换到正常模式或从正常模式切换到待机模式期间的正常模式间隔中的间隔。结果，由于防止了在正常模式间隔中的DLL电路的故障，因此DLL电路可在DDI时钟信号不能操作的情况下稳定地的操作。

另外，由于DLL操作失效间隔包括在待机模式中，因此DLL操作的功耗可被最小化，这是因为在DLL操作失效间隔期间DLL不消耗与正常模式相应的功率。

从以下详细的描述、附图和权利要求中，其它特征和方面将变得清楚。

附图说明

图1是示出通过从外部施加待机使能信号来将DLL电路块切换到待机模式的电路图。

图2是示出通过检测DDI的输出值(即，通过检测CLKP/N的操作状态)来控制DLL电路块的驱动状态的电路图。

图3A示出图2中的电路的待机模式间隔和正常模式间隔。

图3B示出图2中的电路的待机模式和正常操作模式的操作区。

图4示出根据示例的DLL操作模式控制电路。

图5是示出根据示例的将DLL块切换到待机模式的操作的流程图。

图6A示出根据示例的待机模式间隔和正常模式间隔。

图6B示出根据示例的待机模式和正常模式的操作区。

图7示出根据示例的将频率检测单元切换到正常模式的模拟的结果。

图8示出根据示例的将频率检测单元切换到待机模式的模拟的结果。

图9示出根据示例的将电平检测单元切换到正常模式的模拟的结果。

图10示出根据示例的将电平检测单元切换到待机模式的模拟的结果。

贯穿附图和详细的描述，除非另有描述或提供，否则相同的附图标号将被理解为指示相同的元件、特征和结构。附图可不按照规定的比例，而是为了清楚、说明和方便，可夸大附图中的元件的相对大小、比例和示出。

具体实施方式

提供以下详细的描述以帮助读者增加对这里描述的方法、设备和/或系统的全面理解。然而，本领域的普通技术人员应该清楚这里描述的系统、设备和/或方法的各种改变、修改和等同物。所描述的处理步骤和/或操作的过程是示例；然而，除了必须以特定的顺序出现的步骤和/或操作之外，所述步骤和/或操作的顺序不限于在此阐述的顺序并且可以按照本领域公知的方式改变。另外，为了更加清楚和简洁，可省略本领域普通技术人员公知的功能和结构的描述。

这里描述的特征可以以不同的形式实施，并且不应被解释为限于这里描述的示例。相反，提供这里描述的示例使得本公开是彻底和完整的，并将本公开的全部范围传达给本领域的普通技术人员。

贯穿示例的描述，DLL操作模式控制电路包括显示器驱动器IC(DDI)，并且DLL电路块连接到DDI的输出。然而，所述示例不限于任何特定的方法，而是包括用于DLL电路块的任何合适的电路结构。

如这里的讨论，DDI是驱动显示面板的IC。DDI向显示面板提供包括关于显示面板将要显示的数据的驱动信号，以基于驱动信号将文本和/或图像显示在显示面板的屏幕上。在各种示例中，DDI包括源驱动器IC、栅极驱动器IC、图像RAM和电源电路中的一个或多个。

各种产品均可装备DDI，且可包括诸如智能电话的移动装置或诸如电视的其它装置。因此，当这种装备有DDI的产品需要低功耗时，它就变为待机模式。为促进低功耗，示例检测待机状态并将DLL电路快速切换至待机模式以减少电能需求。示例也快速地检测操作状态和作为从DDI输出的信号的差分时钟信号的一对CLKP/N的频率，并将操作在正常模式的DLL电路块切换至待机模式。这里讨论的示例与实现这种技术效果的方法有关。

例如，示例实现具有与来自DDI的输出(即，CLKP/N输出)配对的不同的输入的快速接口。例如，示例适用于低电压差分信号(LVDS)、子低压差分信号(Sub-LVDS)、多点低电压差分信号(mLVDS)或高级内面板接口(AiPi)。

参照附图解释根据示例的DLL操作模式控制电路。

图4示出根据示例的DLL操作模式控制电路。可将DLL操作模式控制电路简单地称作“控制电路”。

控制电路100包括连接到DDI电路块(未示出)的输出的DLL电路块110。图4示出从被标记为“来自DDI Tx”的输出接收信息的DLL电路块110的部分。

DLL块110包括接收作为来自DDI的输出值CLKP和CLKN信号的比较单元112。比较单元112通过正向端+接收CLKP信号并通过反向端-接收CLKN信号。端子负载电阻器(R1、R2)连接在正向端+和反向端-之间。

相频检测器(PFD)114连接到比较单元112的输出端，以接收来自比较单元112的输出信号CLKOUT和反馈内部时钟信号fb_clk，并比较CLKOUT信号和fb_clk信号的相位差。来自相频检测器114的输出信号是上升沿脉冲信号或下降沿脉冲信号。

电荷泵(CP)116接收来自PFD114的输出信号。CP116将来自PFD114的输出信号转换为电压信号并输出控制信号vctrl(未示出)来改变预定间隔的延迟时间。

CP116的输出连接到电压控制延迟线(VCDL)118。VCDL118在预定延迟时间内调整输出信号并输出内部时钟信号fb_clk。内部时钟信号fb_clk被反馈给PFD114。

具有以上讨论的结构的DLL块增加连接到DLL块的DDI的操作速度以及装备了DDI的产品的操作速度。

同时，如以上解释，DLL块110根据DDI块的操作模式操作于正常模式或待机模式。因此，示例能够快速地检测DDI块的操作模式并将DLL块110切换到相应的操作模式。

在一示例中，提供比较块来检测DDI块的操作模式。如所示出，比较块包括频率比较单元120、电平比较单元130和逻辑门140。

频率比较单元120包括频率检测比较器(第一比较器122)。第一比较器122连接到DDI输出以检测CLKP/N时钟频率。来自第一比较器122的输出信号是确定CLKP/N时钟频率是高频率或是低频率的信号。在示例中，CLKP/N时钟频率与阈值进行比较来确定其是高频信号还是低频信号。

控制器124连接到第一个比较器122。在一示例中，控制器124通过第一个传输路径直接接收第一比较器122的输出频率。在另一示例中，控制器124接收在低通滤波器(LPF)126处被滤波后的输出频率，该低通滤波器被提供为第二传输路径的部分。LPF126被构造为具有高于或等于DLL块110的最小可操作频率的频率。因此，LPF126被构造为使与比与LPF相关联的频率更大的频率相关联的信号衰减。控制器124产生第一信号stb_fd_out来使DLL块110待机。第一信号被发送到逻辑门140的第一输入端。

如以上解释，频率比较单元120将CLKP/N频率与正常地操作DLL块110所需的频率进行比较。

电平比较单元130包括一个电平检测比较器(第二比较器132)。

在第二比较器132中，正向端+经由上拉电阻器R3连接到内部电压VDDI端且连接在终端负载电阻器R1和R2之间，以接收CLKP/N的公共端电压Vcom。第二比较器132的反向端接收参考电压(Vref)。第二比较器132仅在公共端电压大于参考电压Vref时产生第二信号stb_ld_out以将DLL电路块置于待机模式。第二信号被发送至逻辑门140的第二输入端。

因此，电平比较单元130检测处于高阻抗(Hi-z)状态的CLKP/N时钟信号。

逻辑门140通过其第一输入端和第二输入端接收来自频率比较单元120的第一信号stb_fd_out和来自电平比较单元130的第二信号stb_ld_out，并产生待机使能信号(stb_en)来将DLL块110置于待机模式。待机使能信号stb_en具有高电平值，并且当第一信号stb_fd_out或第二信号stb_ld_out中的任意一个被施加时，待机使能信号Stb_en被发送到DLL块110。在一示例中，逻辑门140是或门。然而，只要能根据第一信号stb_fd_out和第二信号stb_ld_out产生待机使能信号，任何结构都是可实现的。

以下解释构造为以上解释的DLL操作模式控制电路的操作。

图5是被提供为解释根据示例的将DLL块切换到待机模式的操作的流程图。

在S100，方法驱动DDI装置。例如，一系列装备有DDI和DLL块110的装置开始被DLL块110驱动。

在S100，装置在正常模式下操作。即，CLKP/N频率在DLL正常操作频率范围内，并且CLKP/N公共端电压Vcom小于参考电压Vref。

在S102，所述方法检测DDI驱动状态。例如，在正常模式下的频率比较单元120和电平比较单元130连续地检测DDI的驱动状态。

在S104，所述方法确定DDI是否操作在正常模式下。例如，根据检测操作，响应于CLKP/N频率在DLL操作频率范围内和响应于CLKP/N公共端电压Vcom保持小于参考电压Vref，在S104感知正常操作状态。

在S106，所述方法不产生第一信号和第二信号。因此，在S106，DDI操作在正常模式下并且不产生第一信号stb_fd_out和第二信号stb_ld_out。

然而，当频率比较单元120比较并检测到CLKP/N频率偏离DLL正常操作频率范围或当电平比较单元130比较并检测到CLKP/N公共端电压Vcom超出参考电压Vref时，状态被感知为需要待机状态。

在S108，所述方法产生第一信号或第二信号。例如，在S108，频率比较单元120产生第一信号stb_fd_out或电平比较单元130产生第二信号stb_ld_out。

在S110，所述方法将第一信号或第二信号传递到或门。例如，在S110，第一信号stb_fd_out和第二信号stb_ld_out中的至少一个被发送到或门。

在S112，所述方法输出待机使能信号。例如，当被输入第一信号stb_fd_out和第二信号stb_ld_out中的一个时，或门140产生待机使能信号stb_en。

在S114，所述方法将DLL块切换到待机模式。例如，在S114，DLL块110被切换到待机模式。

接着S114，当装置不停止驱动时，频率比较单元120和电平比较单元130重复在S102检测DDI的驱动状态。

如以上解释，频率比较单元120和电平比较单元130中的任一个检测DDI驱动模式并使DLL块110待机。结果，存在于传统DLL块110的正常模式间隔的特定间隔中的不可操作的频域范围被移除。以下参照图6对此进行进一步的解释。

图6A示出根据示例的待机模式间隔和正常模式间隔，图6B示出根据示例的待机模式和正常模式的操作区。

参照图6A，在CLKP/N从高阻抗状态改变或DLL块110进入最小可操作频率范围的时间点，待机模式间隔a结束，而正常操作模式间隔b开始。

同样地，当CLKP/N变为高阻抗状态或DLL块退出最小可操作频率范围时，正常操作模式间隔b结束，待机模式间隔c开始。

参照图6B，示出DLL块110的不可操作频域范围d'和d"可被切换以与待机模式间隔a和c相应。

换言之，在图6A的示例中，DLL块110不能操作的频域范围包括在待机模式间隔a和c中。因此，由于DLL块110不能正常操作的间隔被排除并被切换到待机模式间隔a和c，因此可防止DLL块110的故障。

类似的讨论应用于操作从正常模式切换到待机模式的情况。例如，在其它方法中，当DLL块不能操作的频域范围包括在待机模式内时，这种频域范围在所述示例中包括在待机模式间隔内。

以下分别参考将DLL块置于待机模式的频率比较单元120和电平比较单元130，来解释根据示例的模拟的结果。

首先，解释频率比较单元120的模拟的结果。

图7是根据示例的频率比较单元被切换到正常模式的模拟的结果。

当CLKP/N频率在DLL正常操作频率范围内时发生正常模式。例如，假设CLKP/N频率在4MHz(即，DLL电路110的正常操作频率)内。

当以4MHz施加CLKP/N频率时(见图7的(a))，第一比较器122经由第一路径将输出频率传递到控制器124(见图7的(b))。通过第二路径传递到控制器124的输出频率具有低值(见图7(c))。由于第一比较器122的输出频率不能通过第二路径上的低通滤波器126，因此出现图7的(c)中的低值。

控制器124比较沿着第一路径和第二路径的输出频率。在示例中，为了比较输出频率，比较通过第一路径和第二路径传递的输出频率的上升沿的数值或下降沿的数量。

当作为比较的结果，诸如上升沿和下降沿的数量不同时，控制器124将用于切换到正常操作模式的第一信号stb_fd_out输出到或门140，并且或门140输出低电平值的待机使能信号stb_en(如图7的(d)所示)。

因此，如图7所示，DLL块110从待机模式切换到正常操作模式。

图8是根据示例的切换到待机模式的频率比较单元的模拟的结果。

当CLKP/N频率偏离DLL块110的操作频率时，发生待机模式。例如，假设CLKP/N的频率为500kHz。

参照图8的(a)，频率为500kHz的CLKP/N被传递到第一比较器122。

控制器124从第一路径接收图8的(b)的输出频率，并从第二路径接收图8的(c)的输出频率。图8的(c)的输出频率是通过低通滤波器126的频率。图8的(b)和图8的(c)的输出频率被传递到控制器124。

控制器124比较通过第一路径和第二路径传递的输出频率。为了比较输出频率，比较通过第一路径和第二路径传递的输出频率的上升沿和下降沿的数量。当作为比较的结果，所述数量匹配时，控制器124将用于切换到待机模式的信号输出到或门140。

然后，或门140输出高电平值的待机使能信号stb_en(见图8的(d))，并且DLL块110从正常模式切换到待机模式。

以下解释电平比较单元的模拟的结果。

图9是根据示例的切换到正常模式的电平比较单元的模拟的结果。

参照图9的(a)，公共端电压Vcom(例如，0.9V)被施加到第二比较器132的正向端+。

参照图9的(b)，参考电压Vref(例如，1.3V)被施加到第二比较器132的反向端-。

第二比较器132比较图9的(a)和图9的(b)的电压，并根据指示公共端电压Vcom小于参考电压Vref的比较结果，输出具有低电平的输出信号(图9的(c))。

或门140输出低电平值的待机使能信号stb(如图9的(d)所示)，因此，DLL块操作在正常操作模式下。

图10是根据示例的切换到待机模式的电平比较单元的模拟的结果。

参照图10的(a)，公共端电压Vcom(例如，1.4V)被施加到第二比较器132的正向端+。

参照图10的(b)，参考电压Vref(例如，1.3V)被施加到第二比较器132的反向端-。

第二比较器132比较图10的(a)和图10的(b)的电压，并根据指示公共端电压Vcom大于参考电压Vref的比较结果，输出高电平的输出信号(图10的(c))。

基于比较，或门140输出具有高电平值的待机使能信号stb_en(图10的(d))。因此，DLL块110被切换到待机模式。

如以上解释，诸如CLKP/N频率和CLKP/N公共端电压的DDI的输出值之一被检测，以将DLL块切换到待机模式。结果，由于存在于DLL块的正常模式间隔内的不可操作频域范围包括在待机模式中，因此可防止DLL电路的故障。

这里描述的设备和单元可使用硬件组件实现。所述硬件组件可包括例如，控制器、传感器、处理器、发生器、驱动器以及其它等同的电子组件。所述硬件组件可使用一个或更多个通用或专用的计算机(诸如例如处理器、控制器、算术逻辑单元、数字信号处理器、微计算机、现场可编程阵列、可编程逻辑单元、微处理器或能够以预定的方式响应并执行指令的其它任何装置)实现。所述硬件组件可运行操作系统(OS)和在OS上运行的一个或更多个软件应用。所述硬件组件还可响应于软件的执行而访问、存储、操纵、处理并创建数据。为了简化的目的，处理装置的描述使用了单数，然而，本领域的技术人员应该领会，处理装置可包括多个处理元件和多种类型的处理元件。例如，硬件组件可包括多个处理器或处理器和控制器。另外，不同的处理结构(诸如并行处理器)是可能的。

为独立地或共同地指示或配置处理装置使其如所期望那样操作，以上描述的方法可被写作计算机程序、代码段、指令或其结合。软件和数据可被永久或暂时实施在任何类型的机器、组件、物理或虚拟装备、计算机存储介质或能够将指令或数据提供给处理装置或能够由处理装置解释的装置中。所述软件还可分布于连接到计算机系统的网络，使得软件以分布式方式被存储并被执行。特别地，软件和数据可被一个或更多个非暂时性计算机可读记录介质存储。所述介质还可包括单独的软件程序指令、数据文件、数据结构等或它们的组合。所述非暂时性的计算机可读记录介质可包括能够存储以后可由计算机系统或处理装置读取的数据的任何数据存储装置。非暂时性的计算机可读记录介质包括只读存储器(ROM)、随机存取存储器(RAM)、紧凑盘只读存储器(CD-ROM)、磁带、USB、软盘、硬盘、光学记录介质(例如CD-ROM或DVD)和PC接口(例如PCI、PCI-express、WiFi等)。另外，基于这里提供的流程图和框图及其相应的描述，本领域的程序员能够构建用于实现在这里公开的示例的功能性程序、代码和代码段。

仅作为非穷举性说明，这里描述的终端/装置/单元可指移动装置(例如蜂窝电话、智能电话)、可穿戴智能装置(诸如指环、手表、眼镜、手链、脚链、腰带、项链、耳环、头巾、头盔、嵌入衣服的装置等)、个人计算机(PC)、平板个人计算机(tablet)、平板手机、个人数字助理(PDA)、数码相机、便携式游戏控制台、MP3播放器、便携/个人多媒体播放器(PMP)、掌上型电子书、超便携个人计算机(UMPC)、便携式膝上型PC、全球定位系统(GPS)导航仪、以及诸如高清电视(HDTV)、光盘播放器、DVD播放器、蓝光播放器、机顶盒的装置或能够进行与这里公开一致的无线通信或网络通信的其它任何装置。在非穷尽示例中，可穿戴装置(例如眼镜、手链)可以自安装在用户身上。在另一非穷尽的示例中，可穿戴装置可以通过附加装置安装在用户身上，例如使用护臂将智能电话或平板计算机附在用户手臂上，或使用系索将可穿戴装置悬挂在用户的颈部。

计算系统或计算机可包括电连接到总线、用户接口和存储控制器的微处理器，并且还可包括闪速存储装置。所述闪速存储装置可通过存储器控制器存储N比特的数据。所述N比特的数据可以是已经被微处理器处理或将被微处理器处理的数据，且N可以是等于或大于1的整数。如果计算系统或计算机是移动装置，则可提供电池来供电以操作计算系统或计算机。本领域的普通技术人员应该清楚，计算系统或计算机还可包括应用芯片组、相机图像处理器、移动动态随机存取存储器(DRAM)以及本领域普通技术人员所知的包括在计算系统或计算机中的其它任何装置。存储器控制器和闪速存储装置可构成使用非易失性存储装置存储数据的固态驱动器或盘(SSD)。

虽然本公开包括特定的示例，但是本领域的普通技术人员应该清楚，可在不脱离权利要求及其等同物的精神和范围的情况下在示例中作出形式和细节上的各种改变。这里描述的示例仅被考虑为描述性的，而不是限制的目的。每个示例中的特征或方面的描述将被认为可应用于其它示例中的类似特征或方面。如果描述的技术被以不同的顺序执行，和/或如果描述的系统、结构、装置或电路中的组件被以不同的方式组合和/或被其它组件或其等同物代替或补充，则可获得合适的结果。因而，本公开的范围不是由详细的描述限定，而是由权利要求及其等同物限定，并且权利要求及其等同物范围内的所有改变均被解释为包括在本公开内。

Claims (16)

1.一种延迟锁相环操作模式控制电路，包括：

第一比较单元，被构造为将显示驱动器集成电路的时钟频率与参考频率进行比较；

第二比较单元，被构造为将显示器驱动器集成电路的公共端电压与参考电压进行比较；以及

逻辑门，被构造为响应于从第一比较单元和第二比较单元中的至少一个施加的待机模式切换信号，输出用于将延迟锁相环电路切换到待机模式的待机使能信号。

2.如权利要求1所述的延迟锁相环操作模式控制电路，其中，延迟锁相环电路包括比较单元、相频检测器、电荷泵和电压控制延迟线。

3.如权利要求2所述的延迟锁相环操作模式控制电路，其中，待机模式切换信号被施加到比较单元、相频检测器、电荷泵和电压控制延迟线中的每一个。

4.如权利要求2所述的延迟锁相环操作模式控制电路，其中，延迟锁相环电路被构造为在比较单元接收作为差分时钟信号的显示器驱动器集成电路的一对时钟频率信号。

5.如权利要求1所述的延迟锁相环操作模式控制电路，其中，第一比较单元包括：

第一比较器，被构造为接收作为差分时钟信号的显示器驱动器集成电路的一对时钟频率信号；

低通滤波器，被构造为对来自第一比较器的原始输出频率信号进行滤波；以及

控制器，被构造为接收所述原始输出频率信号和通过低通滤波器的输出频率信号，并比较所述原始输出频率信号和通过低通滤波器的输出频率信号的上升沿的数量，以产生待机模式切换信号。

6.如权利要求5所述的延迟锁相环操作模式控制电路，其中，来自第一比较器的原始输出频率信号表示所述一对时钟频率信号之间的关系。

7.如权利要求5所述的延迟锁相环操作模式控制电路，其中，当原始输出频率信号和通过低通滤波器的输出频率信号的上升沿的数量相等时，产生待机模式切换信号。

8.如权利要求5所述的延迟锁相环操作模式控制电路，其中，低通滤波器被构造为与大于或等于延迟锁相环电路的最小正常可操作频率的频率相关联。

9.如权利要求1所述的延迟锁相环操作模式控制电路，其中，第一比较单元响应于显示器驱动器集成电路的时钟频率小于延迟锁相环电路的正常操作频率，而产生待机模式切换信号。

10.如权利要求1所述的延迟锁相环操作模式控制电路，其中，逻辑门为或门。

11.如权利要求10所述的延迟锁相环操作模式控制电路，其中，或门的一个输入端连接到第一比较单元的输出端，并且或门的另一输入端连接到第二比较单元的输出端。

12.如权利要求1所述的延迟锁相环操作模式控制电路，其中，第二比较单元响应于公共端电压大于参考电压而产生待机模式切换信号。

13.如权利要求1所述的延迟锁相环操作模式控制电路，其中，第二比较单元包括第二比较器，其中，第二比较器包括连接到上拉电阻器和内部电压端以接收作为差分时钟信号的一对时钟频率信号的公共端电压的正向端、以及用于接收预设的参考电压的反向端，并且第二比较器响应于公共端电压大于参考电压而产生待机模式切换信号。

14.一种延迟锁相环操作模式控制方法，包括：

在延迟锁相环操作模式控制电路，检测显示器驱动器集成电路的时钟频率或操作状态；

响应于指示异常操作的操作状态或响应于时钟频率小于预设的延迟锁相环正常操作频率，产生待机模式切换信号；并

根据待机模式切换信号将延迟锁相环电路置于待机模式。

15.如权利要求14所述的延迟锁相环操作模式控制方法，其中，当作为差分时钟信号的显示器驱动器集成电路的一对时钟频率信号具有高阻抗状态时，根据操作状态产生待机模式切换信号。

16.如权利要求14所述的延迟锁相环操作模式控制方法，其中，基于操作状态和时钟频率中的至少一个，待机模式切换信号是由频率比较单元产生的第一信号，或者是由电平比较单元产生的第二信号。