CN105468089B - 支持完全握手的片上系统以及具有该片上系统的移动装置 - Google Patents

支持完全握手的片上系统以及具有该片上系统的移动装置 Download PDF

Info

Publication number
CN105468089B
CN105468089B CN201510564558.7A CN201510564558A CN105468089B CN 105468089 B CN105468089 B CN 105468089B CN 201510564558 A CN201510564558 A CN 201510564558A CN 105468089 B CN105468089 B CN 105468089B
Authority
CN
China
Prior art keywords
clock
signal
clock generator
clock signal
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510564558.7A
Other languages
English (en)
Other versions
CN105468089A (zh
Inventor
崔然植
宋陈煜
全浩渊
李宰坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140175083A external-priority patent/KR102290984B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105468089A publication Critical patent/CN105468089A/zh
Application granted granted Critical
Publication of CN105468089B publication Critical patent/CN105468089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

公开了一种支持完全握手的片上系统以及具有该片上系统的移动装置。所述片上系统(SoC)包括时钟管理单元(CMU)，CMU包括第一时钟发生器和第二时钟发生器，第一时钟发生器和第二时钟发生器被配置为产生时钟信号。该SoC还包括被配置成根据完全握手方法向CMU请求时钟信号并响应于该请求从CMU接收时钟信号的至少一个逻辑块。第一时钟发生器和第二时钟发生器被配置成根据完全握手方法进行通信。

Description

支持完全握手的片上系统以及具有该片上系统的移动装置
技术领域
发明构思的至少一个示例实施例涉及一种片上系统(SoC)，更具体地，涉及一种支持时钟管理单元与至少一个知识产权(intellectual property，IP)之间的完全握手方法的SoC和/或一种具有该SoC的移动装置。
背景技术
通常，系统芯片包括多个IP。多个IP中的每个接收来自时钟管理单元的时钟信号。
通常，多个IP或IP核中的每个可在操作的同时连续接收时钟信号。即使在特定时间段内没有必要操作IP或IP核，也连续地提供时钟信号。这里，为了切断时钟信号的供给，用户可预先设置IP或IP核以切断时钟信号的供给。
发明内容
发明构思的至少一个示例实施例提供了一种能够在需求时钟信号时接收时钟信号的片上系统(SoC)。
发明构思的其他示例实施例提供了一种具有该SoC的移动装置。
发明构思的各个方面不应受以下描述的限制，而本领域普通技术人员将通过在此描述的示例实施例清楚地理解其他未提及的方面。
根据至少一个示例实施例，一种片上系统(SoC)包括时钟管理单元(CMU)，CMU包括第一时钟发生器和第二时钟发生器，第一时钟发生器和第二时钟发生器被配置成产生时钟信号。该SoC还包括被配置成根据完全握手方法向CMU请求时钟信号并响应于该请求从CMU接收时钟信号的至少一个逻辑块。第一时钟发生器和第二时钟发生器被配置成根据完全握手方法进行通信。
根据至少一个示例实施例，第一时钟发生器被配置成产生作为时钟信号的一部分的第一时钟信号，第二时钟发生器被配置成产生作为时钟信号的一部分的第二时钟信号。至少一个所述逻辑块被配置成请求第一时钟信号、第二时钟信号以及由第一时钟信号和第二时钟信号的组合产生的时钟信号中的一者。
根据至少一个示例实施例，第一时钟发生器被配置成将第一时钟信号发送至第二时钟发生器，第二时钟发生器被配置成利用第一时钟信号产生第二时钟信号。
根据至少一个示例实施例，如果第二时钟发生器向第一时钟发生器请求第一时钟信号，那么第一时钟发生器被配置成将第一时钟信号提供给第二时钟发生器。
根据至少一个示例实施例，如果第二时钟发生器没有向第一时钟发生器请求第一时钟信号且时钟请求信号被去激活，那么第一时钟发生器被配置成对时钟响应信号去激活。
根据至少一个示例实施例，CMU还包括被配置成根据完全握手方法连接到所述至少一个逻辑块的管理器，其中，第一时钟发生器包括第一完全握手电路，第二时钟发生器包括第二完全握手电路，管理器被配置成控制第一完全握手电路和第二完全握手电路。
根据至少一个示例实施例，逻辑块包括知识产权(IP)核，该IP核被配置成如果要求时钟信号，那么激活时钟请求信号。
根据至少一个示例实施例，CMU被配置成响应于时钟请求信号的激活来激活时钟响应信号，并同时将所请求的时钟信号提供给IP核。
根据至少一个示例实施例，IP核被配置成如果不要求请求时钟信号，那么对时钟请求信号去激活。
根据至少一个示例实施例，CMU被配置成响应于时钟请求信号的去激活对时钟响应信号去激活，并同时对时钟信号去激活。
根据至少一个示例实施例，一种移动装置包括应用处理器(AP)，AP包括时钟管理单元(CMU)，该CMU包括第一时钟发生器和第二时钟发生器，第一时钟发生器和第二时钟发生器被配置成产生时钟信号。AP还包括被配置成根据完全握手方法向CMU请求时钟信号并从CMU接收时钟信号的至少一个逻辑块。第一时钟发生器和第二时钟发生器中的每个被配置成根据完全握手方法进行通信。
根据至少一个示例实施例，第一时钟发生器被配置成产生第一时钟信号，第二时钟发生器被配置成产生第二时钟信号。时钟信号包括第一时钟信号、第二时钟信号以及由第一时钟信号和第二时钟信号的组合产生的时钟信号中的一者。
根据至少一个示例实施例，第一时钟发生器被配置成将第一时钟信号发送至第二时钟发生器，第二时钟发生器被配置为利用第一时钟信号产生第二时钟信号。
根据至少一个示例实施例，其中，如果第二时钟发生器向第一时钟发生器请求第一时钟信号，那么第一时钟发生器被配置成向第二时钟发生器提供第一时钟信号。
根据至少一个示例实施例，如果第二时钟发生器没有向第一时钟发生器请求第一时钟信号且时钟请求信号被去激活，那么第一时钟发生器被配置成对时钟响应信号去激活。
根据至少一个示例实施例，CMU还包括被配置成根据完全握手方法连接到逻辑块的管理器。第一时钟发生器包括第一完全握手电路，第二时钟发生器包括第二完全握手电路，管理器被配置为控制第一完全握手电路和第二完全握手电路。
根据至少一个示例实施例，逻辑块包括IP核，IP核被配置成如果要求时钟信号中的一个，那么激活时钟请求信号。
根据至少一个示例实施例，CMU被配置成响应于时钟请求信号的激活来激活时钟响应信号，并同时给IP核提供时钟信号中的至少一个。
根据至少一个示例实施例，IP核被配置成如果不要求时钟信号，那么对时钟请求信号去激活。
根据至少一个示例实施例，CMU被配置成响应于时钟请求信号的去激活对时钟响应信号去激活，并同时对时钟信号去激活。
根据至少一个示例实施例，一种驱动SoC的方法包括根据完全握手方法由至少一个逻辑块向CMU请求时钟信号。该方法还包括如果CMU接受该请求，那么由CMU向所述至少一个逻辑块发送时钟信号。该方法还包括根据完全握手方法执行第一时钟发生器和第二时钟发生器之间的通信。
根据至少一个示例实施例，请求步骤包括如果要求时钟信号，那么由至少一个逻辑块激活时钟请求信号。
根据至少一个示例实施例，发送步骤包括响应于时钟请求信号的激活由CMU激活时钟响应信号。发送步骤包括由CMU向所述至少一个逻辑块提供时钟信号。
根据至少一个示例实施例，所述方法还包括如果不要求时钟信号，那么由至少一个逻辑块对时钟请求信号去激活。
根据至少一个示例实施例，所述方法还包括响应于请求信号的去激活由CMU对时钟请求信号去激活，并由CMU对时钟信号去激活。
根据至少一个示例实施例，所述方法还包括由第一时钟发生器生成第一时钟信号，并由第二时钟发生器产生第二时钟信号。时钟信号包括第一时钟信号、第二时钟信号以及由第一时钟信号和第二时钟信号的组合产生的时钟信号中的一者。
根据至少一个示例实施例，所述方法还包括由第一时钟发生器将第一时钟信号发送到第二时钟发生器，并由第二时钟发生器利用第一时钟信号产生第二时钟信号。
根据至少一个示例实施例，所述方法还包括如果第二时钟发生器向第一时钟发生器请求第一时钟信号，则由第一时钟发生器将第一时钟信号提供给第二时钟发生器。
根据至少一个示例实施例，所述方法还包括如果第二时钟发生器没有向第一时钟发生器请求第一时钟信号并时钟请求信号被去激活，那么由第一时钟发生器根据时钟请求信号对时钟响应信号去激活。
根据至少一个示例实施例，一种装置包括配置成通过如下操作来管理至少一个逻辑块的时钟信号管理器：从所述至少一个逻辑块接收指示对第一时钟信号的请求的第一请求信号，并响应于第一请求信号同时将第一确认信号和第一时钟信号发送到所述至少一个逻辑块。
根据至少一个示例实施例，第一确认信号和第一时钟信号保持激活，直到由至少一个逻辑块对第一请求信号去激活。
根据至少一个示例实施例，至少一个时钟信号是第一时钟信号和不同于第一时钟信号的第二时钟信号，时钟信号管理器包括多路复用器，该多路复用器被配置成接收第一时钟信号和第二时钟信号并基于选择信号从输出第一时钟信号转变为输出第二时钟信号。
根据至少一个示例实施例，如果选择信号指示转变，那么时钟信号管理器被配置为从至少一个逻辑块接收指示对第二时钟信号的请求的第二请求信号，并同时将第二确认信号和第二时钟信号发送到所述至少一个逻辑块。
根据至少一个示例实施例，第二确认信号的持续时间与第一确认信号的持续时间重合。
附图说明
如附图所示，通过发明构思的优选实施例的更具体的描述，发明构思的上述及其他特征和优点将是清楚的，在附图中相同的标号在不同的示图中指代相同的元件。附图未必是按比例绘制的，而将重点放在示出发明构思的原理。在附图中：
图1为示出根据发明构思的至少一个示例实施例的片上系统(SoC)的框图；
图2为根据完全握手方法的时序图；
图3为用于描述相关技术的问题的时序图；
图4为示出根据发明构思的至少一个示例实施例的SoC的框图；
图5为示出根据发明构思的至少一个示例实施例的SoC的框图；
图6为示出根据发明构思的至少一个示例实施例的SoC的框图；
图7为示出根据发明构思的至少一个示例实施例的SoC的框图；
图8为示出图7中示出的SoC的操作的时序图；
图9为示出包括图1中示出的SoC的计算机系统610的至少一个示例实施例的框图；
图10为示出包括图1中示出的SoC的计算机系统620的至少一个示例实施例的框图；
图11为示出包括图1中示出的SoC的计算机系统630的至少一个示例实施例的框图；
图12示出了包括图1中示出的SoC的数码相机装置700；以及
图13A到图13C示出了包括图1中示出的SoC的可穿戴装置。
具体实施方式
现在将参照示出示例实施例的附图更充分地描述发明构思。这些实施例被提供为使得本公开将是彻底的和完整的，并且将把发明构思充分传达给本领域的技术人员。发明构思可以以具有各种修改的许多不同形式实现，一些实施例将在附图中示出并进行详细的解释。然而，这不应该被理解为局限于这里阐述的示例实施例，而是，应当理解为在不脱离发明构思的原理和精神的情况下，可在这些实施例中进行改变，发明构思的范围限定在权利要求及其等同物中。同样的标号始终表示同样的元件。在附图中，为了清晰起见，夸大了层和区域的尺寸。
将理解的是，尽管在这里可使用术语第一、第二等来描述各种元件，但是这些元件应该不受这些术语的限制。这些术语仅是用来将一个元件与另一个元件区分开来。例如，在不脱离示例实施例的范围的情况下，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任意组合和全部组合。
将理解的是，当元件被称作在另一元件“连接”或“结合”到另一元件时，该元件可以直接连接到或结合到所述另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。用于描述元件之间关系的其他词语应该以类似的方式进行解释(例如，“在……之间”与“直接在……之间”，“相邻于”与“直接相邻于”等)。
除非另有具体说明，或从讨论中可明显看出，例如“处理”、“计算”、“运算”、“确定”或“显示”等的术语，指的是计算机系统或类似电子计算装置的动作和处理，所述动作和处理将表示为计算机系统的寄存器和存储器内的物理的电子量的数据操作并变换成类似的表示为计算机系统存储器或寄存器或者其他信息存储装置、发送装置或显示装置内的物理量的其他数据。
在下面的描述中提供具体细节，以便提供对示例实施例的彻底理解。然而，本领域普通技术人员将理解的是，示例实施例可在没有这些具体细节的情况下实施。例如，系统可示出在框图中以免在不必要的细节上使示例实施例模糊。在其他情况下，公知的工艺、结构和技术可以在没有不必要的细节的情况下示出，以避免使示例实施例模糊。
在以下描述中，将参照操作的动作和符号表示(例如，以流程图表、流程图、数据流程图、结构图、框图等的形式)来描述图示的实施例，所述操作的动作和符号表示可以实现为包括例程、程序、对象、组件、数据结构等的程序模块或函数处理，可以执行特定任务或实现特定抽象数据类型，并且可以在现有的电子系统中(例如，电子成像系统、图像处理系统、数字傻瓜相机、个人数字助理(PDA)、智能电话、平板个人电脑(PC)、膝上型电脑等)利用现有的硬件来实现。这种现有的硬件可包括一个或更多个中央处理单元(CPU)、数字信号处理器(DSP)、专用集成电路(ASIC)或现场可编程门阵列(FPGA)计算机等。
虽然流程图表可将操作描述为顺序的过程，但是许多操作可以并行、并发或同时执行。此外，操作的次序可以进行重新安排。虽然进程可在其结束后终止，但是也可具有未包括在图中的额外步骤。过程可对应于方法、函数、步骤、子例程、子程序等。当过程对应于函数时，其终止可对应于该函数返回到调用函数或主函数的返回值。
如这里所公开的，“存储介质”、“计算机可读存储介质”或“非临时性计算机可读存储介质”可表示一个或更多个用于存储数据的装置，其包括只读存储器(ROM)、随机存取存储器(RAM)、磁性RAM、磁心存储器、磁盘存储介质、光存储介质、闪存装置和/或其他用于存储信息的有形或非临时性计算机可读介质。术语“计算机可读介质”可包括但不限于便携式或固定式存储装置、光存储装置和其他能够存储、包含或携带指令的介质和/或数据的各种有形或非临时的介质。
此外，示例实施例可由硬件、软件、固件、中间件、微代码、硬件描述语言或它们的任意组合来实现。当在软件、固件、中间件或微代码中实现时，用来执行必要任务的程序代码或代码段可以存储在机器或诸如计算机可读存储介质的计算机可读介质中。当在软件中实现时，一个或多个处理器可被编程为执行必要的任务，从而被变换成专用处理器或计算机。
这里使用的术语只是出于描述特定实施例的目的，并非意图限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式的“一个(种/者)”、“该/所述”也意图包括复数形式。还将理解的是，当术语“包含”、“包括”和/或它们的变型在本说明书中使用时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与发明构思所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语诸如在通用字典中定义的术语应该被解释为具有与相关领域的上下文中它们的意思一致的意思，而将不理想化地或者过于正式地解释它们的意思。
诸如“……中的至少一个(种/者)”的表述放在一系列元件(要素)之后时，修饰整个系列的元件(要素)，而不是修饰所述系列中的个别元件(要素)。
图1为示出根据发明构思的至少一个示例实施例的片上系统(SoC)的框图。
参照图1，根据发明构思的至少一个示例实施例的SoC 100可以包括逻辑块和至少一个时钟管理单元。例如，逻辑块可由至少一个知识产权(IP)或IP核实现。
例如，SoC 100可包括时钟管理单元(CMU)10(也称为时钟信号管理器或时钟管理装置)和第一IP或IP核21至第四IP或IP核24。IP或IP核可以是作为一方(或实体)的知识产权的可再用逻辑器件、单元或芯片布局设计。IP或IP核可许可给其他方或者由单方拥有和使用。IP或IP核可作为ASIC芯片或FPGA逻辑设计中的构建模块(building block)。
CMU 10可产生提供给第一IP 21至第四IP 24中的每个的时钟(或时钟信号)。例如，CMU 10可产生第一时钟(或时钟信号)CK1至第四时钟(或时钟信号)CK4。
第一IP 21至第四IP 24中的每个可以连接到系统总线30并通过系统总线30相互通信。在发明构思的至少一个示例实施例中，第一IP 21至第四IP 24中的每个可包括处理器、图形处理器、存储控制器、输入和输出接口块等。
例如，CMU 10可将第一时钟CK1提供到第一IP 21。CMU 10可将第二时钟CK2提供到第二IP 22。CMU 10可将第三时钟CK3提供到第三IP 23。最后，CMU 10可将第四时钟CK4提供到第四IP 24。
第一IP 21至第四IP 24中的任一个可根据完全握手方法向CMU 10发送时钟请求信号。
例如，第一IP 21可根据完全握手方法向CMU 10发送时钟请求信号。CMU 10可接收时钟请求信号并将响应信号发送至第一IP 21。此外，CMU 10可同时将时钟发送至第一IP21。
据此，完全握手方法应被理解为包括请求时钟信号、确认该请求并发送该时钟信号。完全握手方法还可包括请求不接收时钟信号、确认该请求并终止时钟信号。
在发明构思的至少一个示例实施例中，完全握手方法可包括ARMTM的Q信道接口规范或P信道接口规范。完全握手方法会在图2中详细描述。
图2为根据完全握手方法的时序图。
参照图1和图2，在时刻T1，当第一IP 21要求第一时钟CK1时，第一IP 21激活第一时钟请求信号REQ1。例如，第一IP 21使第一时钟请求信号REQ1为高状态。
响应于对第一时钟请求信号REQ1的激活，CMU 10在时刻T2针对第一时钟请求信号REQ1激活第一响应信号ACK1。即，CMU 10将第一响应信号ACK1转变为高状态。
在第一响应信号ACK1的激活之前，CMU 10可在时刻T1将第一时钟CK1发送至第一IP 21。此外，CMU 10可在时刻T2与第一响应信号ACK1相同步将第一时钟CK1发送至第一IP21。
在时刻T3，当第一IP 21不要求第一时钟CK1时，第一IP 21对第一时钟请求信号REQ1去激活。即，第一IP 21将第一时钟请求信号REQ1转变为低状态。
当第一时钟请求信号REQ1处于低状态时，CMU 10在时刻T4将第一响应信号ACK1转变为低状态，并同时对第一响应信号ACK1去激活。
当第一响应信号ACK1被激活时，第一IP 21可以正常操作。
图3为用于说明相关技术的问题的时序图。
参照图1和图3，当CMU 10和第一IP 21不使用握手信号时，会产生问题。即，为了访问DRAM，第一IP 21通过ACTIVE信号将第一IP 21的状态告知CMU 10。CMU 10接收ACTIVE信号并激活或去激活时钟信号(CK)。这里，CMU 10需要针对逻辑块的延迟时间。
在T1时刻，当第一IP 21将ACTIVE信号转变为低状态时，CMU 10在T3时刻对时钟信号CK进行切换。即，CMU 10在时刻T3对时钟信号CK去激活。然而，在时刻T2，当第一IP 21将ACTIVE信号转变到高状态时，DRAM可与时钟信号同步地操作。因此，会违反DRAM的协议。
例如，动态随机存取存储器(DRAM)用来描述相关技术的问题。
行地址选通(RAS)信号可提供相对于DRAM的读操作或写操作中的行地址的读时序或写时序。当RAS信号被激活时，DRAM可察觉从DRAM的地址端口接收的行地址。
同样地，列地址选通(CAS)信号可提供相对于DRAM的读操作或写操作中的列地址的读时序或写时序。当CAS信号被激活时，DRAM可察觉从DRAM的地址端口接收的列地址。
从T1时刻到T2时刻，当ACTIVE信号处于低状态时，DRAM可以正常操作。然而，从T2时刻到T3时刻，当ACTIVE信号处于高状态时，DRAM可接收时钟信号CK、RAS信号和CAS信号。DRAM可与时钟信号CK同步地执行读操作或写操作。这里，因为ACTIVE信号处于高状态，所以DRAM的操作违反了DRAM的协议。
为了解决这个问题，根据本发明构思的至少一个示例实施例的CMU可根据完全握手方法将时钟信号发送到IP。因此，时钟信号的供给被阻断的问题在操作时不会发生。
图4为示出根据发明构思的至少一个示例实施例的SoC的框图。
参照图4，根据发明构思的至少一个示例实施例的SoC 200包括CMU 210和至少一个IP 220。为便于描述，SoC 200包括一个IP 220。然而，发明构思不限于此。
根据发明构思的实施例的CMU 210可包括普通时钟控制器的特性。CMU 210可包括振荡器(OSC)PAD 211、锁相环(PLL)212、多路复用器(MUX)电路213、除法器(DIV)电路214、门电路215和管理器216。
OSC PAD 211接收来自于CMU 210外部的振荡器的外部时钟信号。OSC PAD 211输出外部时钟信号作为第一时钟CK1。
PLL 212可接收第一时钟CK1并均匀地保持第一时钟CK1的相位。因此，PLL 212产生第二时钟CK2。
MUX电路213可接收多个时钟信号。当MUX电路213接收多个时钟信号时，MUX电路213可输出多个时钟信号中的一个。然而，当MUX电路213只接收第二时钟CK2时，MUX电路213可产生与第二时钟CK2相等的第三时钟CK3。
DIV电路214接收第三时钟CK3。DIV电路214可划分第三时钟CK3。例如，DIV电路214可将第三时钟CK3除以2并生成频率比第三时钟CK3的频率慢两倍的第四时钟CK4。
门电路215接收第四时钟CK4。门电路215可选通第四时钟CK4和时钟控制信号，并产生第五时钟CK5。例如，当时钟控制信号被去激活时，门电路215可对第五时钟CK5去激活。
OSC PAD 211、PLL 212、MUX电路213、DIV电路214和门电路215中的每个可包括时钟发生器。
OSC PAD 211可包括第一完全握手电路FH1。PLL 212可以包括第二完全握手电路FH2。MUX电路213可包括第三完全握手电路FH3。DIV电路214可以包括第四完全握手电路FH4。门电路215可包括第五完全握手电路FH5。
第一完全握手电路FH1至第五完全握手电路FH5中的每个可根据完全握手方法进行通信。例如，第一完全握手电路FH1和第二完全握手电路FH2中的每个可支持OSC PAD 211和PLL 212之间的完全握手方法。
第二完全握手电路FH2和第三完全握手电路FH3中的每个可支持PLL 212和MUX电路213之间的完全握手方法。
第三完全握手电路FH3和第四完全握手电路FH4中的每个可支持MUX电路213和DIV电路214之间的完全握手方法。
第四完全握手电路FH4和第五完全握手电路FH5中的每个可支持DIV电路214和门电路215之间的完全握手方法。
同样，第五完全握手电路FH5和管理者216中的每个可支持门电路215和管理器216之间的完全握手方法。
IP 220可根据完全握手方法向CMU 210请求时钟。例如，只有当要求时钟时，IP220可激活请求信号。即，当要求时钟时，IP220可将激活的请求信号发送到CMU 210。
管理器216可接收激活的请求信号。管理器216将激活的请求信号发送到门电路215。门电路215将激活的请求信号发送到DIV电路214。DIV电路214将激活的请求信号发送到MUX电路213。MUX电路213将激活的请求信号发送到PLL 212。最后，PLL 212将激活的请求信号发送到OSC PAD 211。
在发明构思的至少一个示例实施例中，OSC PAD 211、PLL 212、MUX电路213、DIV电路214、门电路215和管理器216中的每个可利用组合电路来实现。因此，激活的请求信号可从管理器216一次传送到OSC PAD 211。
OSC PAD 211可产生第一时钟CK1。PLL 212可生成第二时钟CK2。MUX电路213可产生第三时钟CK3。DIV电路214可以生成第四时钟CK4。门电路215可产生第五时钟CK5。
OSC PAD 211激活相对于激活的请求信号的响应信号。即，OSC PAD 211将相对于激活的请求信号的响应信号发送到PLL 212。同时，OSC PAD 211将第一时钟CK1发送到PLL212。
PLL 212将激活的响应信号发送到MUX电路213。同时，PLL 212将第二时钟CK2发送到MUX电路213。
MUX电路213将激活的响应信号发送到DIV电路214。同时，MUX电路213将第三时钟CK3发送到DIV电路214。
DIV的电路214将激活的响应信号发送到门电路215。同时，DIV的电路214将第四时钟CK4发送到门电路215。
门电路215将激活的响应信号发送到管理器216。同时，门电路215将第五时钟CK5发送到IP 220。管理器216将激活的响应信号发送到IP 220。
此外，IP 220可接收第一时钟CK1至第五时钟CK5中的一个。
同样地，激活的响应信号可从OSC的PAD 211一次发送到管理器216。
当不要求时钟时，IP 220可对请求信号去激活。即，当不要求时钟时，IP 220可将去激活的请求信号发送到CMU 210。
管理器216接收去激活的请求信号。管理器216将去激活的请求信号发送到门电路215。门电路215将去激活的请求信号发送到DIV电路214。DIV的电路214将去激活的请求信号发送到MUX电路213。MUX电路213将去激活的请求信号发送到PLL 212。最后，PLL 212将去激活的请求信号发送到OSC PAD 211。
第一完全握手电路FH1至第五完全握手电路FH5和管理器216中的每个可利用组合电路来实现。因此，去激活的请求信号可从管理器215一次传送到OSC PAD 211。
OSC PAD 211对相对于去激活的请求信号的响应信号去激活。即，OSC PAD 211将去激活的响应信号发送到PLL 212。同时，OSC PAD 211对第一时钟CK1去激活。
PLL 212将去激活的响应信号发送到MUX电路213。同时，PLL 212对第二时钟CK2去激活。
MUX电路213将去激活的响应信号发送到DIV电路214。同时，MUX电路213对第三时钟CK3去激活。
DIV电路214将去激活的响应信号发送到门电路215。同时，DIV电路214对第四时钟CK4去激活。
门电路215将去激活的响应信号发送到管理器216。同时，门电路215对第五时钟CK5去激活。管理器216将去激活的响应信号发送到IP 220。
同样地，去激活的响应信号可从OSC PAD 211一次发送到管理器216。
图5为示出根据发明构思的至少一个示例实施例的SoC的框图。
参照图5，根据发明构思的至少一个示例实施例的SoC 300可包括CMU 310、第一IP(IP1)321、第二IP(IP2)322、第三IP(IP3)323、第四IP(IP4)324和第五IP(IP5)325。
CMU 210可包括第一时钟源(CK_SC1)311、第二时钟源(CK_SC2)312和第三时钟源(CK_SC3)313。例如，CK_SC1 311可产生第一时钟CK1。CK_SC2 312可产生第二时钟CK2。CK_SC3 313可产生第三时钟CK3。
CK_SC1 311可将第一时钟CK1提供至IP1 321和IP2 322。CK_SC2 312可将第二时钟CK2提供至IP3 323。CK_SC3 313可将第三时钟CK3提供至IP5 325。
CMU 210还可包括用于输出第二时钟CK2和第三时钟CK3之一的多路复用器314。多路复用器314可将第二时钟CK2和第三时钟CK3之一提供至第四IP 324。
图6为示出根据发明构思的至少一个示例实施例的SoC的框图。
参照图6，根据发明构思的至少一个示例实施例的SoC 400包括CMU 410和至少一个IP 420。为便于描述，SoC 400包括一个IP 420。然而，发明构思不限于此。
根据本发明构思的实施例的CMU 410可包括普通时钟控制器的特性。CMU 410可包括OSC PAD 411、PLL 412、MUX电路413、DIV电路414、门电路415和管理器416。
OSC PAD 411、PLL 412、MUX电路413、DIV电路414和门电路415中的每个可包括时钟发生器。
OSC PAD 411可包括第一完全握手电路FH1。PLL 412可包括第二完全握手电路FH2。MUX电路413可包括第三完全握手电路FH3。DIV电路414可包括第四完全握手电路FH4。门电路415可包括第五完全握手电路FH5。
第一完全握手电路FH1至第五完全握手电路FH5中的每个可根据完全握手方法进行通信。
当IP 420在时钟关闭序列期间请求时钟时，管理器416可将用于阻断时钟关闭序列的命令发送至第一完全握手电路FH1至第五完全握手电路FH5中的每个。
例如，第二完全握手电路FH1至第五完全握手电路FH5中的每个可包括或门。
管理器416可将用于阻断时钟关闭序列的命令信号发送至第五完全握手电路FH5中的或门。
第五完全握手电路FH5阻断时钟关闭序列。第五完全握手电路FH5可将用于阻断时钟关闭序列的命令信号发送至第四完全握手电路FH4中的或门。
此外，第五完全握手电路FH5可通过或门将另一个命令信号发送至第四完全握手电路FH4。
第四完全握手电路FH4阻断时钟关闭序列。第四完全握手电路FH4可将用于阻断时钟关闭序列的命令信号发送至第三完全握手电路FH3中的或门。
此外，第四完全握手电路FH4可通过或门将另外一个命令信号发送到第三完全握手电路FH3。
第三完全握手电路FH3阻断时钟关闭序列。第三完全握手电路FH3可将用于阻断时钟关闭序列的命令信号发送至第二完全握手电路FH2中的或门。
此外，第三完全握手电路FH3可通过或门将另外一个命令信号发送到第二完全握手电路FH2。
第二完全握手电路FH2阻断时钟关闭序列。第二完全握手电路FH2可将用于阻断时钟关闭序列的命令信号发送至第一完全握手电路FH1中的或门。
此外，第二完全握手电路FH4可通过或门将另外一个命令信号发送到第一完全握手电路FH3。
第一个完全握手电路FH1阻断时钟关闭序列。
图7为示出根据发明构思的至少一个示例实施例的SoC的框图。
参照图7，根据发明构思的至少一个示例实施例的SoC 500可包括CMU 510和至少一个IP 520。
CMU 510可包括第一时钟源(CK_SC1)511、第二时钟源(CK_SC2)512、第三时钟源(CK_SC3)513和多路复用器514。CMU 510可设置没有毛刺的时钟多路复用器514。在图8中详细地描述使用SoC 500输出没有毛刺的时钟的方法。
CK_SC1 511产生第一时钟CK1。CK_SC1 511将第一时钟CK1发送至多路复用器514。
CK_SC2 512产生第二时钟CK2。CK_SC2 512将第二时钟CK2发送至多路复用器514。
CK_SC3 513产生第三时钟CK3。CK_SC3 513将第三时钟CK3发送至多路复用器514。
响应于选择信号SEL，多路复用器514输出第一时钟CK1、第二时钟CK2和第三时钟CK3中的一个。多路复用器514将所选择的时钟发送到IP520。
例如，多路复用器514可将第一时钟CK1发送至IP 520(S1)。此外，多路复用器514可将第二时钟CK2发送至IP 520(S2)。
图8为示出图7中示出的SoC的操作的时序图。
参照图7和图8，SoC 500可包括CMU 510和IP 520。
例如，当选择信号SEL在时刻T1改变时，由多路复用器514转换的时钟可在时刻T2输出。因此，从时刻T1到时刻T2，第一时钟CK1和第二时钟CK2都应被激活。
在时刻T1之前，IP 520激活第一时钟请求信号REQ1。响应于时钟请求信号REQ1的激活，时钟源511激活第一时钟响应信号ACK1。因此，IP 520可通过多路复用器514接收第一时钟CK1(S1)。
从时刻T1到时刻T2，多路复用器514的输出从第一时钟CK1转换至第二时钟CK2。当从第一时钟CK1转变至第二时钟CK2时，可能出现毛刺现象。
为了生成没有毛刺的多路复用器时钟MUX_CK，当第一时钟CK1变为第二时钟CK2(S2)时，第一时钟源(CK_SC1)511产生第一时钟CK1，并且第二时钟源(CK_SC2)512产生第二时钟CK2。
从时刻T1到时刻T2，第一时钟请求信号REQ1和第二时钟请求信号REQ2被激活。即，第一时钟请求信号REQ1和第二时钟请求信号REQ2具有高状态。
此外，第一时钟响应信号ACK1和第二时钟响应信号ACK2被激活。即，第一时钟响应信号ACK1和第二时钟响应信号ACK2具有高状态。
在时刻T2，IP 520通过多路复用器514接收第二时钟CK2(S2)。
在时刻T2之后，第一时钟响应信号ACK1可以被去激活。即，第一时钟响应信号ACK1可具有低状态。因此，第一时钟CK1可以被去激活。
图9为示出包括图1中示出的SoC的计算机系统610的至少一个示例实施例的框图。
参照图9，计算机系统610包括存储器装置611、应用处理器(AP)612(包括用于控制存储器装置611的存储控制器)、无线电收发器613、天线614、显示装置615、触摸板616和触摸传感控制器(TSC)617。
无线电收发器613通过天线614发送和接收无线电信号。例如，无线电收发器613将通过天线614接收到的无线电信号转换为将要在AP 612中处理的信号。
因此，AP 612处理从无线电收发器613输出的信号，并将处理后的信号发送至显示装置616。此外，无线电收发器613将从AP 612输出的信号转换为无线电信号，并通过天线614将转换后的无线电信号发送至外部装置。
触摸板616可接收来自用户的触摸信号。触摸板616将触摸信号转换为电容的变化量。触摸板616将关于电容的变化量的信息发送至TSC 617。TSC 617将关于电容的变化量的信息转换为坐标信息。TSC 617将坐标信息发送至AP 612。
在发明构思的至少一个示例实施例中，AP 612可包括图1中示出的SoC 100。
图10为示出包括图1中示出的SoC的计算机系统620的另一个示例实施例的框图。
参照图10，计算机系统620可被实现为个人计算机(PC)、网络服务器、平板电脑、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
计算机系统620包括存储器装置621、AP 622、显示装置623、触摸垫624和TSC 625，其中AP622包括用于控制存储器装置621的数据处理操作的存储控制器。
触摸板624可接收来自用户的触摸信号。触摸板624将触摸信号转换为电容的变化量。触摸板624将关于电容的变化量信息发送至TSC 625。TSC 625将关于电容变化量的信息转换为坐标信息。TSC 625将坐标信息发送至AP 622。
根据通过触摸板624输入的数据，AP 622通过显示装置623显示存储于存储装置621的数据。
在本发明构思的至少一个示例实施例中，AP 622可包括图1中所示的SoC100。
图11为示出包括图1中示出的Soc的计算机系统630中另一个示例实施例的框图。
参照图11，计算机系统630可以是图像处理装置，例如，数码相机或装有数码相机的移动电话、智能电话或平板PC。
计算机系统630包括存储器装置631、AP 632、图像传感器633、显示装置634、触摸板635和TSC 636，其中，AP 632包括用于控制存储器装置631的数据处理操作(例如，写操作或读操作)的存储控制器。
图像传感器633将光学图像转换成数字信号，转换后的数字信号被发送到AP 632。根据AP 632的控制，转换后的数字信号通过显示装置634显示，或者存储于存储器装置631中。
此外，根据AP 632的控制，存储在存储器装置631中的数据通过显示装置634显示。
触摸板635可接收来自用户的触摸信号。触摸板635将触摸信号转换为电容的变化量。触摸板635将关于电容的变化量的信息发送至TSC 636。TSC 636将关于电容的变化量的信息转换为坐标信息。TSC 636将坐标信息发送给AP 632。
在发明构思的至少一个示例实施例中，AP 632可包括图1中示出的SoC 100。
图12示出了包括图1中示出的Soc的数码相机装置700。
参照图12，数码相机装置700利用AndroidTM操作系统(OS)来操作。在发明构思的至少一个示例实施例中，数码相机装置700可包括Galaxy CameraTM或Galaxy Camera2TM。
数码相机装置700可包括能够从用户接收触摸输入的触摸面板710、能够控制触摸面板710的TSC、能够捕获图像或移动图像的图像传感器和能够控制图像传感器的AP。
在发明构思的至少一个示例实施例中，数码相机装置700可包括图1中示出的SoC100。
图13A到图13C示出了包括图1中示出的SoC 100的可穿戴装置。
参照图13A至图13C，第一可穿戴装置810至第三可穿戴装置830中的每个具有一种类型的腕表。第一可穿戴装置810至第三可穿戴装置830中的每个利用AndroidTM OS或TIZENTM OS来操作。
在发明构思的至少一个示例实施例中，第一可穿戴装置810可包括GalaxyGear2TM。第二可穿戴装置820可包括Galaxy Gear FitTM。第三可穿戴装置830可包括GalaxyGear STM。
第一可穿戴装置810至第三可穿戴装置830中的每个可包括利用AndroidTM OS或TIZENTM OS来操作的AP、捕捉图像或移动图像的图像传感器和显示所拍摄的图像或移动图像的显示装置。
在发明构思的至少一个示例实施例中，第一可穿戴装置810至第三可穿戴装置830中的每个可包括图1中示出的SoC 100。
根据发明构思的至少一个示例实施例的SoC可只在要求时钟时接收时钟。因此，根据发明构思的至少一个示例实施例的SoC可降低功耗。
尽管已经参照示例实施例描述了发明构思，但是本领域技术人员将理解的是，在不脱离如权利要求所限定的发明构思的精神和范围的情况下，可做出各种改变与修改。
发明构思可被应用于SoC和具有该SOC的移动装置上。
尽管已经描述了些许示例实施例，但是本领域的技术人员将容易理解的是，在不脱离新颖教导和优点的情况下，可在示例实施例中作出许多修改。因此，所有这样的修改都意图被包含在如权利要求所限定的这些发明构思的范围之内。

Claims (11)

1.一种片上系统(SoC)，所述片上系统包括：
时钟管理单元(CMU)，包括第一时钟发生器和第二时钟发生器，第一时钟发生器和第二时钟发生器被配置为产生时钟信号；以及
至少一个逻辑块，被配置成根据完全握手方法向CMU请求时钟信号并响应于该请求从CMU接收时钟信号，
其中，第一时钟发生器和第二时钟发生器被配置成根据完全握手方法进行通信，
其中，第一时钟发生器被配置为产生第一时钟信号作为时钟信号的一部分，第二时钟发生器被配置为产生第二时钟信号作为时钟信号的一部分，其中，所述至少一个逻辑块被配置为请求第一时钟信号、第二时钟信号以及由第一时钟信号和第二时钟信号的组合产生的时钟信号中的一者，
其中，第一时钟发生器被配置为将第一时钟信号发送至第二时钟发生器，第二时钟发生器被配置为利用第一时钟信号产生第二时钟信号，并且
当所述至少一个逻辑块向CMU请求时钟信号时，所述至少一个逻辑块将激活的请求信号发送到第二时钟发生器，第二时钟发生器将激活的请求信号发送到第一时钟发生器，然后第一时钟发生器将激活的响应信号和第一时钟信号发送到第二时钟发生器，第二时钟发生器将激活的响应信号和第二时钟信号发送到所述至少一个逻辑块。
2.如权利要求1所述的SoC，其中，如果第二时钟发生器向第一时钟发生器请求第一时钟信号，则第一时钟发生器被配置成向第二时钟发生器提供第一时钟信号。
3.如权利要求1所述的SoC，其中，如果第二时钟发生器没有向第一时钟发生器请求第一时钟信号且时钟请求信号被去激活，则第一时钟发生器被配置成对时钟响应信号去激活。
4.如权利要求1所述的SoC，其中，所述CMU还包括被配置成根据完全握手方法连接到所述至少一个逻辑块的管理器，其中，第一时钟发生器包括第一完全握手电路，第二时钟发生器包括第二完全握手电路，管理器被配置成控制第一完全握手电路和第二完全握手电路。
5.如权利要求1所述的SoC，其中，所述至少一个逻辑块包括知识产权(IP)核，所述IP核被配置成如果要求时钟信号则激活时钟请求信号。
6.如权利要求5所述的SoC，其中，所述CMU被配置成响应于时钟请求信号的激活来激活时钟响应信号并同时将所请求的时钟信号提供给IP核。
7.如权利要求6所述的SoC，其中，所述IP核被配置成如果不要求所请求的时钟信号则对时钟请求信号去激活。
8.如权利要求7所述的SoC，其中，所述CMU被配置成响应于时钟请求信号的去激活对时钟响应信号去激活并同时对时钟信号去激活。
9.一种移动装置，所述移动装置包括应用处理器(AP)，所述AP包括：
时钟管理单元(CMU)，包括第一时钟发生器和第二时钟发生器，第一时钟发生器和第二时钟发生器被配置成产生时钟信号；以及
至少一个逻辑块，被配置成根据完全握手方法向CMU请求时钟信号并从CMU接收时钟信号，
其中，第一时钟发生器和第二时钟发生器中的每个被配置成根据完全握手方法进行通信，
其中，第一时钟发生器被配置成产生第一时钟信号，第二时钟发生器被配置成产生第二时钟信号，其中，时钟信号包括第一时钟信号、第二时钟信号以及由第一时钟信号和第二时钟信号的组合产生的时钟信号中的一者，并且
其中，第一时钟发生器被配置为将第一时钟信号发送至第二时钟发生器，第二时钟发生器被配置为利用第一时钟信号产生第二时钟信号，并且
当所述至少一个逻辑块向CMU请求时钟信号时，所述至少一个逻辑块将激活的请求信号发送到第二时钟发生器，第二时钟发生器将激活的请求信号发送到第一时钟发生器，然后第一时钟发生器将激活的响应信号和第一时钟信号发送到第二时钟发送器，第二时钟发生器将激活的响应信号和第二时钟信号发送到所述至少一个逻辑块。
10.如权利要求9所述的移动装置，其中，如果第二时钟发生器向第一时钟发生器请求第一时钟信号，则第一时钟发生器被配置成将第一时钟信号提供给第二时钟发生器。
11.如权利要求9所述的移动装置，其中，如果第二时钟发生器没有向第一时钟发生器请求第一时钟信号且时钟请求信号被去激活，则第一时钟发生器被配置成对时钟响应信号去激活。
CN201510564558.7A 2014-09-30 2015-09-07 支持完全握手的片上系统以及具有该片上系统的移动装置 Active CN105468089B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201462057388P 2014-09-30 2014-09-30
US62/057,388 2014-09-30
US201462069543P 2014-10-28 2014-10-28
US62/069,543 2014-10-28
KR1020140175083A KR102290984B1 (ko) 2014-09-30 2014-12-08 풀 핸드세이크를 지원하는 시스템온칩 및 이를 포함하는 모바일 장치
KR10-2014-0175083 2014-12-08

Publications (2)

Publication Number Publication Date
CN105468089A CN105468089A (zh) 2016-04-06
CN105468089B true CN105468089B (zh) 2020-12-08

Family

ID=55486077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510564558.7A Active CN105468089B (zh) 2014-09-30 2015-09-07 支持完全握手的片上系统以及具有该片上系统的移动装置

Country Status (3)

Country Link
US (3) US9582026B2 (zh)
CN (1) CN105468089B (zh)
DE (1) DE102015218719A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9582026B2 (en) 2014-09-30 2017-02-28 Samsung Electronics Co., Ltd. System-on-chip to support full handshake and mobile device having the same
DE102016109387A1 (de) 2015-05-26 2016-12-01 Samsung Electronics Co., Ltd. Ein-Chip-System mit Taktverwaltungseinheit und Verfahren zum Betreiben des Ein-Chip-Systems
KR102384347B1 (ko) 2015-05-26 2022-04-07 삼성전자주식회사 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법
US10248155B2 (en) 2016-01-25 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device including clock generating circuit and channel management circuit
US10296065B2 (en) 2016-01-25 2019-05-21 Samsung Electronics Co., Ltd. Clock management using full handshaking
KR102467172B1 (ko) 2016-01-25 2022-11-14 삼성전자주식회사 반도체 장치
US10303203B2 (en) 2016-01-25 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method for operating semiconductor device
DE102017110821A1 (de) 2016-01-25 2018-07-26 Samsung Electronics Co., Ltd. Halbleitervorrichtung
US10503674B2 (en) 2016-02-03 2019-12-10 Samsung Electronics Co., Ltd. Semiconductor device including a clock source for generating a clock signal and a clock control circuit for controlling the clock source in hardware, a semiconductor system including the semiconductor device, and a method of operating the semiconductor device
CN117666949A (zh) * 2023-11-14 2024-03-08 海信家电集团股份有限公司 数据写入装置、数据写入控制方法及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1157641C (zh) 1997-09-03 2004-07-14 松下电器产业株式会社 处理器
SE520241C2 (sv) * 1998-12-30 2003-06-17 Ericsson Telefon Ab L M Anordning och förfarande för klockstyrning i en processor, i syfte att reducera effektförbrukningen
US7222251B2 (en) 2003-02-05 2007-05-22 Infineon Technologies Ag Microprocessor idle mode management system
JP2007525114A (ja) * 2004-01-29 2007-08-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プログラマブルで一時停止可能なクロック発生ユニット
GB2450564B (en) 2007-06-29 2011-03-02 Imagination Tech Ltd Clock frequency adjustment for semi-conductor devices
EP2247997A1 (en) * 2007-09-27 2010-11-10 Vl C.V. Clock generator
US8448001B1 (en) * 2009-03-02 2013-05-21 Marvell International Ltd. System having a first device and second device in which the main power management module is configured to selectively supply a power and clock signal to change the power state of each device independently of the other device
US8255722B2 (en) * 2009-03-09 2012-08-28 Atmel Corporation Microcontroller with clock generator for supplying activated clock signal to requesting module to conserve power
US20110202788A1 (en) 2010-02-12 2011-08-18 Blue Wonder Communications Gmbh Method and device for clock gate controlling
US8996906B1 (en) * 2010-05-13 2015-03-31 Tabula, Inc. Clock management block
US9582026B2 (en) * 2014-09-30 2017-02-28 Samsung Electronics Co., Ltd. System-on-chip to support full handshake and mobile device having the same

Also Published As

Publication number Publication date
CN105468089A (zh) 2016-04-06
US10901452B2 (en) 2021-01-26
US20170102730A1 (en) 2017-04-13
DE102015218719A1 (de) 2016-03-31
US20190339732A1 (en) 2019-11-07
US10372156B2 (en) 2019-08-06
US9582026B2 (en) 2017-02-28
US20160094337A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
CN105468089B (zh) 支持完全握手的片上系统以及具有该片上系统的移动装置
US11789880B2 (en) Load reduced nonvolatile memory interface
TWI672802B (zh) 用以支援全交握之系統單晶片與具有其之行動裝置
KR102384347B1 (ko) 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법
US9766647B2 (en) Clock circuit for generating clock signal and semiconductor integrated circuit device including the same
US10554865B2 (en) Display controller for generating video sync signal using external clock, an application processor including the controller, and an electronic system including the controller
CN104335197A (zh) 用于存储器访问延迟训练的方法和装置
US20160056807A1 (en) Apparatus, system, and method for re-synthesizing a clock signal
US9537470B2 (en) Semiconductor device and method for operating the same
US8892922B2 (en) Voltage detection
US10432183B2 (en) Clock generation circuit having deskew function and semiconductor integrated circuit device including same
KR20120055459A (ko) 주파수 변경 동안의 효율적인 ｄｌｌ 훈련 프로토콜을 위한 메커니즘
KR20150044247A (ko) 반도체 회로 및 반도체 시스템
CN112992218A (zh) 用于占空比校正的技术
US9304571B2 (en) Interrupt based power state management
EP2792114A1 (en) Low power transmitter for generating pulse modulated signals
US8786332B1 (en) Reset extender for divided clock domains
US20140218088A1 (en) Apparatus, system, and method for re-synthesizing a clock signal
US20140184288A1 (en) Semiconductor circuit and method for operating the same
KR20140109128A (ko) 데이터 리드 방법과 상기 방법을 수행할 수 있는 장치들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant