CN104183637A - 针对iii族氮化物晶体管的栅极电压控制 - Google Patents

针对iii族氮化物晶体管的栅极电压控制 Download PDF

Info

Publication number
CN104183637A
CN104183637A CN201410219965.XA CN201410219965A CN104183637A CN 104183637 A CN104183637 A CN 104183637A CN 201410219965 A CN201410219965 A CN 201410219965A CN 104183637 A CN104183637 A CN 104183637A
Authority
CN
China
Prior art keywords
hemt
grid
power
grid driver
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410219965.XA
Other languages
English (en)
Other versions
CN104183637B (zh
Inventor
M·菲勒梅耶
W·雷吉
M·珀尔齐尔
G·诺鲍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104183637A publication Critical patent/CN104183637A/zh
Application granted granted Critical
Publication of CN104183637B publication Critical patent/CN104183637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0281—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements field effect transistors in a "Darlington-like" configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及针对III族氮化物晶体管的栅极电压控制。公开了一种半导体裸片，包括III族氮化物半导体衬底、设置在III族氮化物半导体衬底中的功率HEMT(高电子迁移率晶体管)、以及与功率HEMT单片集成在III族氮化物半导体衬底中的第一栅极驱动器HEMT。功率HEMT和第一栅极驱动器HEMT各自具有栅极、源极和漏极。第一栅极驱动器HEMT在逻辑上形成驱动器的一部分，并且电连接至功率HEMT的栅极。第一栅极驱动器HEMT可操作用于响应于从驱动器或其它设备接收的外部生成的控制信号而关断或导通功率HEMT。还描述了半导体裸片的附加的实施例以及制造方法。

Description

针对III族氮化物晶体管的栅极电压控制
技术领域
本申请涉及III族氮化物晶体管，并且更特别地涉及控制III族氮化物晶体管的栅极电压。
背景技术
降压变换器广泛用于DC-DC变换，并且优选地具有高效率。为了获得高效率，降压变换器输出级的高侧和低侧功率晶体管必须非常快地切换并且使用尽可能少的裕度(即死区时间)。然而，在非常迅速地切换时，在至少一个功率晶体管的栅极上感应出电压。这样的感应栅极电压导致器件的导通、交叉传导和非常高的损耗，除非将死区时间设置得足够长以避免这些条件。
在DC-DC变换器中功率HEMT(高电子迁移率晶体管)理论上提供优于硅MOSFET的大功率密度、导通电阻、切换频率和效率效益，但是给设计者带来了新的挑战。例如，降压变换器通常被封装为使输出级的功率晶体管被设置在一个或多个裸片(芯片)中并且用于输出级的驱动器在单独的裸片上。利用这样的布置，驱动器与输出级功率晶体管的栅极之间的电感如此高，以至于由于在串联的寄生电阻和电感之上的动态电压降的影响而无法完美地控制栅极电压。这又在功率晶体管的栅极处引起电压尖峰，除非增加死区时间，而增加死区时间又降低效率。这样的电压尖峰如果保持未减轻，则妨碍了在功率变换器中使用HEMT，这是因为常规HEMT比硅MOSFET更易受栅极电压尖峰影响。
发明内容
在本文中描述的实施例将栅极驱动器的至少一部分与功率HEMT单片集成在相同裸片上，而栅极驱动器的其它部分被设置在单独的裸片上。栅极驱动器的与功率HEMT单片集成在相同裸片上的部分可以从驱动器裸片去除，从而消除了裸片之间的大量寄生电阻和电感，并且因此减小了在功率HEMT的栅极处的电压尖峰。功率HEMT可以用于各种类型的电路中，包括诸如降压变换器的DC-DC功率变换器。
根据半导体裸片的一个实施例，半导体裸片包括III族氮化物半导体衬底、设置在III族氮化物半导体衬底中的功率HEMT(高电子迁移率晶体管)、以及与功率HEMT单片集成在III族氮化物半导体衬底中的第一栅极驱动器HEMT。功率HEMT和第一栅极驱动器HEMT各自具有栅极、源极和漏极。第一栅极驱动器HEMT在逻辑上形成驱动器的一部分，并且电连接至功率HEMT的栅极。第一栅极驱动器HEMT可操作用于响应于从驱动器或其它设备接收的外部生成的控制信号而关断或导通功率HEMT。
根据制造半导体裸片的方法的一个实施例，该方法包括：在III族氮化物半导体衬底中形成功率HEMT，该功率HEMT具有栅极、源极和漏极；将第一栅极驱动器HEMT与功率HEMT单片集成在III族氮化物半导体衬底中，第一栅极驱动器HEMT具有栅极、源极和漏极，并且在逻辑上形成驱动器的一部分；以及将第一栅极驱动器HEMT电连接至功率HEMT的栅极，使得第一栅极驱动器HEMT可操作用于响应于从驱动器或其它设备接收的外部生成的控制信号而关断或导通功率HEMT。
根据半导体裸片的另一实施例，半导体裸片包括III族氮化物半导体衬底、设置在III族氮化物半导体衬底中的功率HEMT、以及与功率HEMT单片集成在III族氮化物半导体衬底中的栅极电压保护电路。栅极电压保护电路可操作用于将被施加至功率HEMT的栅极的电压限制到在功率HEMT的最大额定栅极电压以下。
本领域技术人员通过阅读以下详细描述并且通过查看附图将认识到附加的特征和优点。
附图说明
附图中的部件未必按比例绘制，而重点在于图示本发明的原理。此外，在附图中，相似的附图标记表示对应的部分。在附图中：
图1图示与功率HEMT单片集成在相同半导体裸片中的下拉栅极驱动器HEMT的实施例的部分截面图，以及对应的电路示意图；
图2图示与功率HEMT单片集成在相同半导体裸片中的下拉栅极驱动器HEMT的另一实施例的部分截面图，以及对应的电路示意图；
图3图示与功率HEMT单片集成在相同半导体裸片中的上拉栅极驱动器HEMT的实施例的部分截面图，以及对应的电路示意图；
图4图示与功率HEMT单片集成在相同半导体裸片中的上拉栅极驱动器HEMT的另一实施例的部分截面图，以及对应的电路示意图；
图5图示与功率HEMT单片集成在相同半导体裸片中的基于HEMT的栅极驱动器末级的实施例的部分截面图，以及对应的电路示意图；
图6图示与功率HEMT单片集成在相同半导体裸片中的基于HEMT的栅极驱动器末级的另一实施例的部分截面图，以及对应的电路示意图；以及
图7图示与功率HEMT单片集成的示例性的基于HEMT的栅极驱动器末级的示意图。
具体实施方式
根据在本文中描述的实施例，将栅极驱动器的至少一部分与功率HEMT单片集成在相同裸片上。这样的集成结构消除了大量的由功率HEMT的栅极可见的寄生电感，从而减小了在功率HEMT的栅极处的电压尖峰。在DC-DC变换器的情况下，变换器驱动器的一个、多个或所有级可以被集成在包含功率HEMT的输出级裸片中。变换器驱动器级也可以被复制或部分集成，意味着它们也仍然出现在驱动器裸片中。驱动器的其它部分可以设置在单独的裸片中。总体而言，驱动器的与功率HEMT集成的部分用作栅极电压保护电路，该栅极电压保护电路将被施加到至少一个功率HEMT的栅极的电压限制到在该HEMT的最大额定栅极电压以下。在其中驱动器末级的至少一部分与功率HEMT单片集成的DC-DC变换器的情况下，DC-DC变换器具有减小的死区时间和增加的频率。也避免了功率HEMT的感应导通。
术语HEMT也通常称作HFET(异质结构场效应晶体管)、MODFET(调制掺杂FET)和MESFET(金属半导体场效应晶体管)。在本文中可互换地使用术语HEMT、HFET、MESFET和MODFET来指代任何基于III族氮化物的化合物半导体器件，该化合物半导体器件并入在具有不同带隙的两种材料之间的结(即异质结)作为沟道。例如，GaN可以与AlGaN或InGaN结合以形成沟道。化合物半导体器件可以具有AlInN/AlN/GaN阻挡层/间隔体/缓冲层结构。
具体而言，关于GaN技术，极化电荷和应变效应的存在导致二维电荷载流子气的实现，该电荷载流子气是由非常高的载流子密度和载流子迁移率表征的二维电子或空穴反型层。这样的二维电荷载流子气(诸如2DEG(二维电子气)或2DHG(二维空穴气))形成HEMT的传导沟道区域，该传导沟道区域靠近在例如GaN合金阻挡区域和GaN缓冲区域之间的界面。可以在GaN缓冲区域与GaN合金阻挡区域之间提供薄(例如1-2nm)AlN层，以最小化合金散射并且增强2DEG迁移率。在广义上，在本文中描述的HEMT可以由任何二元或三元III族氮化物化合物半导体材料形成，其中带不连续性主导器件构思。
现在转到特定实施例，图1图示半导体裸片(芯片)的部分截面图和对应的电路示意图。裸片包括：III族氮化物半导体衬底100；功率HEMT102，设置在III族氮化物半导体衬底100中并且具有栅极(G)、源极(S)和漏极(D)；以及栅极驱动器HEMT104，与功率HEMT102单片集成在相同III族氮化物半导体衬底100中，并且也具有栅极(g)、源极(s)和漏极(d)。HEMT102、104的栅极、源极和漏极区域106/106’、108/108’、110/110’可以包括掺杂区域(例如在基于GaN的III族氮化物材料中的用以产生n型掺杂的硅掺杂区域)、金属区域、或者掺杂区域与金属区域的组合。可以使用相同工艺，但并非必须使用相同工艺来将功率HEMT102和栅极驱动器HEMT104二者制作于相同裸片上。HEMT的栅极、源极和漏极区域的形成在半导体领域中是众所周知的，并且因此在这点上不提供进一步阐释。
III族氮化物半导体衬底100可以包括生长晶片112(诸如具有<111>晶体取向的半导体晶片)、一个或多个过渡层114(诸如在生长晶片110上的AlN)、缓冲区域116(诸如在一个或多个过渡层114上的GaN)和阻挡区域118(诸如在缓冲区域116上的GaN合金，如AlGaN或InGaN)。总体而言，任何合适的二元或三元III族氮化物化合物半导体层114、116、118可以形成于生长晶片112上以用于器件制作目的。在生长晶片上形成这样的III族氮化物化合物半导体层在半导体领域中是众所周知的，并且因此在这点上不提供进一步阐释。III族氮化物半导体衬底100在这样的器件制作工艺之后可以包括生长晶片112，或者可以去除生长晶片112。
在一个实施例中，与功率HEMT102单片集成的栅极驱动器HEMT104是下拉晶体管，该下拉晶体管在逻辑上形成驱动器末级的一部分。功率HEMT102可以是DC-DC变换器的输出级的低侧或者对应的高侧晶体管。驱动器控制DC-DC变换器的输出级的切换。驱动器的未与功率HEMT102单片集成的部分(例如驱动器末级的上拉晶体管、驱动器的其它级、控制逻辑等)设置在不同裸片中。在本文中使用的术语“上拉”和“下拉”取决于被驱动的功率HEMT的类型。在常断功率HEMT的情况下，上拉栅极驱动器晶体管将功率HEMT的栅极拉至正电压，并且下拉栅极驱动器晶体管将栅极拉至零伏，以驱动常断功率HEMT。在常通功率HEMT的情况下，上拉栅极驱动器晶体管将功率HEMT的栅极拉至负电压，并且下拉栅极驱动器晶体管将栅极拉至零伏，以驱动常通功率HEMT。
为了简化说明，在图1中未示出这一驱动器裸片和DC-DC变换器输出级的其它功率晶体管。DC-DC变换器输出级的其它功率晶体管可以与图1中所示的功率HEMT被集成在相同或不同裸片中。DC-DC变换器可以具有一个输出级(单相)或多个输出级(多相)，每个级具有高侧功率HEMT和低侧功率HEMT。本领域技术人员容易理解驱动器的其它部分可以与图1中所示的功率HEMT102单片集成在相同裸片上，例如驱动器末级的上拉晶体管(如在本文中稍后更详细描述的那样)、驱动器的其它级、驱动器控制逻辑等。用于DC-DC变换器输出级的其它HEMT的一个或多个驱动器级晶体管可以与该功率HEMT单片集成在相同裸片上。在本文中描述的适合于将驱动器级HEMT与DC-DC变换器输出级的功率HEMT集成的实施例等效地应用于变换器的低侧和对应的高侧晶体管。
在这样的认识下，下拉栅极驱动器HEMT104电连接至功率HEMT102的栅极(G)。在一个实施例中，下拉栅极驱动器HEMT104的漏极(d)电连接至功率HEMT102的栅极(G)，并且下拉栅极驱动器HEMT104的源极(s)电连接至功率HEMT102的源极(S)。下拉栅极驱动器HEMT104可操作用于响应于从驱动器或其它器件接收并且被施加至下拉HEMT104的栅极(g)的外部生成的控制信号，而关断功率HEMT102。
下拉栅极驱动器HEMT104和功率HEMT102在图1中是常断器件。常断HEMT可以例如通过在相应HEMT102、104的栅极与下面的阻挡区域118之间形成p-GaN、InGaN或氧化硅区域120/120’来实现。这样的构造确保了HEMT102、104的沟道在没有栅极偏置的情况下在相应栅极之下被中断。备选地，可以通过去除栅极和阻挡区域118之间的中间层120/120’来使用常通HEMT。在没有偏置电压被施加至栅极时，常通HEMT的沟道在栅极之下未被中断。可以通过向HEMT的栅极施加负电势来关断常通HEMT。在任一情况下，功率HEMT102可以通过隔离区域122与下拉栅极驱动器HEMT104分离，隔离区域122诸如设置在形成于III族氮化物半导体衬底100中的沟槽中的注入区域或电介质区域。
图2图示半导体裸片的另一实施例的部分截面图和对应的电路示意图。图2中所示的裸片类似于图1中所示的裸片，然而功率HEMT102和下拉栅极驱动器HEMT104共享设置在III族氮化物半导体衬底100中的共用源极区域124。
图3图示半导体裸片的又一实施例的部分截面图。图3中所示的裸片类似于图1中所示的裸片，然而，栅极驱动器HEMT104是上拉晶体管，其中上拉栅极驱动器HEMT104的漏极(d)电连接至功率HEMT102的栅极(G)，并且上拉栅极驱动器HEMT104的源极(s)电连接至电源电压(V)。如图3所示，在功率HEMT102和上拉栅极驱动器HEMT104二者均为常断器件的情况下，电连接至上拉栅极驱动器HEMT104的源极(s)的电源电压是正电源电压(V+)。在另一实施例中，功率HEMT102和上拉栅极驱动器HEMT104二者均常断的，并且电连接至上拉栅极驱动器HEMT104的源极(s)的电源电压是负的。在每个情况下，上拉栅极驱动器HEMT104可操作用于响应于被施加至上拉栅极驱动器HEMT104的栅极(g)的外部生成的控制信号而导通功率HEMT102。
图4图示半导体裸片的又一实施例的部分截面图和对应的电路示意图。图4中所示的裸片类似于图3中所示的裸片，然而上拉栅极驱动器HEMT104的源极(s)和漏极(d)的位置关于功率HEMT102的源极(S)而反转，使得在HEMT102、104之间的漏极至栅极电连接更短，从而进一步减小了功率HEMT的栅极(G)的寄生负载。
图5图示半导体裸片的又一实施例的部分截面图以及对应的电路示意图。裸片包括III族氮化物半导体衬底100、设置在III族氮化物半导体衬底100中的功率HEMT104、以及与功率HEMT102单片集成在III族氮化物半导体衬底100中的整个栅极驱动器末级200。在驱动末级之后的附加的驱动器级也可以与功率HEMT102单片集成。对于可以与功率HEMT102单片集成的驱动器级共源共栅的数目没有限制。如果用于功率HEMT102的所有驱动器级与功率HEMT102集成在相同裸片上，则可以从驱动器完全去除这些部分。这又可以允许使用不同驱动器电压等级。取决于是否提供驱动器以驱动DC-DC功率变换器HEMT的高侧和/或低侧，可以提供附加的晶体管以阻断更高的电压。这些电压阻断晶体管可以在本质上均为高欧姆的。这些电压阻断器件也可以与功率HEMT102集成在相同裸片上。
进一步根据图5中所示的实施例，栅极驱动器末级200包括上拉栅极驱动器HEMT202和下拉栅极驱动器HEMT204。上拉栅极驱动器HEMT202和下拉栅极驱动器HEMT204各自具有栅极106’、106’’、源极108’、108’’和漏极110’、110’’。上拉栅极驱动器HEMT202和下拉栅极驱动器HEMT204在逻辑上形成相同驱动器的一部分，并且可操作用于响应于从外部驱动器裸片或控制器接收的对应的外部生成的控制信号(g1、g2)而导通或关断功率HEMT104。
在一个实施例中，上拉栅极驱动器HEMT202通过设置在III族氮化物半导体衬底100中的隔离区域122与功率HEMT102和下拉栅极驱动器HEMT204分离，并且功率HEMT102和下拉栅极驱动器HEMT204共享设置在III族氮化物半导体衬底100中的共用源极区域206，如图5中所示。此外，或者备选地，上拉栅极驱动器HEMT202和下拉栅极驱动器HEMT204可以类似地共享设置在III族氮化物半导体衬底100的共用漏极区域，该共用漏极区域电连接至功率HEMT102的栅极(G)。根据这一实施例，省略了上拉和下拉栅极驱动器HEMT202、204之间的隔离区域122，并且栅极驱动器HEMT202、204的漏极(d1、d2)被实现为在III族氮化物半导体衬底100中的单个共用漏极区域。进一步根据图5中所示的实施例，栅极驱动器HEMT202、204和功率HEMT102二者各自为常断器件，例如HEMT栅极110、110’、110’’通过相应的p-GaN、InGaN或氧化硅区域120、120’、120’’与阻挡区域118分离。这样，电连接至上拉栅极驱动器HEMT202的源极(s1)的电源电压(V)是正的(V+)。
图6图示半导体裸片的另一实施例的部分截面图和对应的电路示意图。图6中所示的裸片类似于图5中所示的裸片，然而功率HEMT102和上拉栅极驱动器HEMT202是常通的，并且下拉栅极驱动器HEMT204是常断的。根据这一实施例，上拉和下拉栅极驱动器HEMT202、204的漏极(d1、d2)电连接至功率HEMT102的栅极(G)，下拉栅极驱动器HEMT204的源极(s2)电连接至功率HEMT102的源极(S)，并且上拉栅极驱动器HEMT202的源极(s1)电连接至负电源电压(V-)。
如果永久地提供负电源电压(V-)，则在使用例如如图6中所示的常通HEMT时没有风险。在这种情况下仅下拉栅极驱动器HEMT204需要是常断的。上拉栅极驱动器HEMT202可以是常通的，由此通过负电源电压(V-)自动地缩短功率HEMT102的栅极。因此在进行这样的更安全的方案时的面积增加和效率降低可以被最小化。当然仅部分的栅极驱动器末级200或者用于功率HEMT102的附加的驱动器级可以与功率HEMT102单片集成在相同裸片上，如在本文中之前阐释的那样。
如在本文中之前提及的那样，在半导体裸片中使用的电源电压(V)至少部分取决于所采用的HEMT的类型，即常通或常断。图7图示驱动器的与功率HEMT102(1)单片集成的末级200的电路示意图。驱动器末级200包括上拉HEMT202(2)和下拉HEMT204(3)。除了在本文中之前描述的基于晶体管类型的电源电压考虑之外，驱动器级HEMT202、204各自具有二极管(D2、D3)，该二极管在特定条件下可能呈现针对功率HEMT102的问题。
向上拉栅极驱动器HEMT202的源极(s1)施加的电源电压(V)和向栅极驱动器HEMT202、204的栅极(g1、g2)施加的控制信号可以基于在电路中所采用的HEMT的类型来确定，以缓解与二极管相关联的任何不利影响并且确保功率HEMT102的正确操作。下表1提供了控制信号和电源电压幅度的矩阵作为不同晶体管类型的组合的函数。在表1中，“V”表示被施加至上拉栅极驱动器HEMT202的源极(s1)的电源电压，G2表示被施加至上拉栅极驱动器HEMT202的栅极的控制信号，G3表示被施加至下拉栅极驱动器HEMT204的栅极的控制信号，“D2”表示上拉栅极驱动器HEMT202的源极(s1)和漏极(d1)之间的二极管，“D3”表示下拉栅极驱动器HEMT204的源极(s2)和漏极(d2)之间的二极管，“F1”指示功率HEMT102是常断器件，“N1”指示功率HEMT102是常通器件，“F2”指示上拉栅极驱动器HEMT202是常断器件，“N2”指示上拉栅极驱动器HEMT202是常通器件，“F3”指示下拉栅极驱动器HEMT204是常断器件，“N3”指示下拉栅极驱动器HEMT204是常通器件，“N”指示对应的二极管(D2/D3)是非传导的，并且“Y”指示对应的二极管(D2/D3)是传导的。总体而言，驱动器级HEMT202、204的二极管可能是有问题的(即传导的)，但是这也取决于HEMT的阈值电压。如果良好地调节阈值电压以使得二极管在对于功率HEMT202的栅极而言将是有问题的时是完全不传导的，则二极管变得值得较少的关注，并且可以不需要在本文中描述的对应的二极管缓和技术。
表1.HEMT控制信号和电源电压条件
二极管D2在V小于0V(加上等于阈值电压的裕度)时变得有问题。在一个实施例中，可以减轻与驱动器级HEMT202、204的二极管相关联的不利影响，以通过改变其中二极管是个问题的栅极驱动器HEMT202/204的源极和漏极的位置来确保功率HEMT102的正确操作。然而，这样做要求改变用于该栅极驱动器HEMT202/204的控制信号。在另一实施例中，其中二极管是个问题的栅极驱动器HEMT202/204被足够稳固地关断，以确保HEMT的正确操作。HEMT在漏极-栅极电压超出HEMT的阈值电压时变得传导。在常通HEMT的情况下，传导点已经出现在0V处。参考表1，在‘N1F2F3’和‘N1N2F3’的情况下，下拉栅极驱动器HEMT204可以通过使用负控制电压G3来被足够稳固地关断，例如在绝对电压(Vsupply)太高时，在驱动晶体管的栅极上的这一电压如果未被缓解则可能太高。仔细选择栅极控制电压限定了有问题的二极管在其处导通的电压。通过将栅极控制电压设置到恰当的电压，可以消除功率HEMT102的栅极(G)上的每个尖峰。在一些电路中，这可以意味着利用与功率HEMT102不同的电压来驱动栅极驱动器HEMT202、204，即使所有HEMT102、202、204是相同类型(常断或常通)。此外或者备选地，可以修改一个或者多个HEMT102、202、204的构造，以调节这些器件的阈值电压或最大栅极电压。
根据制造在本文中描述的半导体裸片的方法的一个实施例，该方法包括：在III族氮化物半导体衬底中形成功率HEMT，该功率HEMT具有栅极、源极和漏极；将第一栅极驱动器HEMT与功率HEMT单片集成在III族氮化物半导体衬底中，第一栅极驱动器HEMT具有栅极、源极和漏极，并且在逻辑上形成驱动器的一部分；并且将第一栅极驱动器HEMT电连接至功率HEMT的栅极，使得第一栅极驱动器HEMT可操作用于响应于从驱动器或控制器接收的外部生成的控制信号而关断或导通功率HEMT。该方法可以进一步包括在III族氮化物半导体衬底中形成隔离区域，该隔离区域将功率HEMT与第一栅极驱动器HEMT分离。在第一栅极驱动器HEMT是下拉晶体管的情况下，该方法还可以包括将第一栅极驱动器HEMT的漏极电连接至功率HEMT的栅极，并且将第一栅极驱动器HEMT的源极电连接至功率HEMT的源极。在第一栅极驱动器HEMT是上拉晶体管的情况下，该方法还可以包括将第一栅极驱动器HEMT的漏极电连接至功率HEMT的栅极，并且将第一栅极驱动器HEMT的源极电连接至电源电压。在单片集成的完整的栅极驱动器末级的情况下，该方法还可以包括将其它(第二)栅极驱动器HEMT与功率HEMT和第一栅极驱动器HEMT单片集成在III族氮化物半导体衬底中，并且将第二栅极驱动器HEMT电连接至功率HEMT的栅极，以使得第二栅极驱动器HEMT可操作用于响应于从驱动器或控制器接收的附加的外部生成的控制信号来导通或关断功率HEMT。
在广义上，在本文中描述的每个单片集成的栅极驱动器HEMT用作栅极电压保护电路，该栅极电压保护电路将被施加至功率HEMT的栅极的电压限制到在功率HEMT的最大额定栅极电压以下。在其中栅极驱动器的至少一部分与功率HEMT单片集成的DC-DC变换器的情况下，这样的集成构造产生具有减小的死区时间、增加的频率并且不具有功率HEMT的感应的导通的DC-DC变换器。
为了便于描述，使用空间相对术语(诸如“之下”、“下方”、“下”、“之上”、“上”等)来阐释一个元件相对于第二元件的位置。这些术语旨在涵盖器件的与在附图中所描绘的取向不同的取向。此外，也使用诸如“第一”、“第二”等之类的术语来描述各个元件、区域、部分等，并且并不旨在限制。相似术语贯穿说明书指代相似元件。
如在本文中所使用的那样，术语“具有”、“包含”、“包括”等是开放性术语，其指示存在所述的元件或特征，但是并不排除附加的元件或特征。冠词“一”、“一个”和“该”等旨在包括复数以及单数，除非上下文明确以其它方式指示。
考虑上述变化和应用范围，应当理解本发明并不由前述描述限定，也不由附图限定。相反，本发明由所附权利要求及其在法律上的等效例限定。

Claims (24)

1.一种半导体裸片，包括：
III族氮化物半导体衬底；
功率HEMT(高电子迁移率晶体管)，设置在所述III族氮化物半导体衬底中并且具有栅极、源极和漏极；以及
第一栅极驱动器HEMT，与所述功率HEMT单片集成在所述III族氮化物半导体衬底中，并且具有栅极、源极和漏极，所述第一栅极驱动器HEMT在逻辑上形成驱动器的一部分并且电连接至所述功率HEMT的所述栅极，并且可操作用于响应于从所述驱动器或其它设备接收的外部生成的控制信号而关断或导通所述功率HEMT。
2.根据权利要求1所述的半导体裸片，其中所述功率HEMT通过设置在所述III族氮化物半导体衬底中的隔离区域与所述第一栅极驱动器HEMT分离。
3.根据权利要求1所述的半导体裸片，其中所述功率HEMT与所述第一栅极驱动器HEMT共享设置在所述III族氮化物半导体衬底中的共用源极区域。
4.根据权利要求1所述的半导体裸片，其中所述功率HEMT和所述第一栅极驱动器HEMT是常断的。
5.根据权利要求1所述的半导体裸片，其中所述功率HEMT是常通的，并且所述第一栅极驱动器HEMT是常断的。
6.根据权利要求1所述的半导体裸片，其中所述第一栅极驱动器HEMT的所述漏极电连接至所述功率HEMT的所述栅极，并且所述第一栅极驱动器HEMT的所述源极电连接至所述功率HEMT的所述源极。
7.根据权利要求1所述的半导体裸片，其中所述第一栅极驱动器HEMT的所述漏极电连接至所述功率HEMT的所述栅极，并且所述第一栅极驱动器HEMT的所述源极电连接至电源电压。
8.根据权利要求7所述的半导体裸片，其中所述功率HEMT是常通的，并且所述电源电压是负的。
9.根据权利要求1所述的半导体裸片，进一步包括第二栅极驱动器HEMT，所述第二栅极驱动器HEMT与所述功率HEMT和所述第一栅极驱动器HEMT单片集成在所述III族氮化物半导体衬底中并且具有栅极、源极和漏极，所述第二栅极驱动器HEMT在逻辑上与所述第一栅极驱动器HEMT形成相同驱动器的一部分，并且电连接至所述功率HEMT的所述栅极，并且可操作用于响应于从所述驱动器或其它设备接收的附加的外部生成的控制信号而关断或导通所述功率HEMT。
10.根据权利要求9所述的半导体裸片，其中所述功率HEMT与所述第一栅极驱动器HEMT共享设置在所述III族氮化物半导体衬底中的共用源极区域。
11.根据权利要求9所述的半导体裸片，其中所述第一栅极驱动器HEMT与所述第二栅极驱动器HEMT共享设置在所述III族氮化物半导体衬底中的共用漏极，所述共用漏极电连接至所述功率HEMT的所述栅极。
12.根据权利要求9所述的半导体裸片，其中所述第二栅极驱动器HEMT通过设置在所述III族氮化物半导体衬底中的隔离区域与所述功率HEMT和所述第一栅极驱动器HEMT分离。
13.根据权利要求9所述的半导体裸片，其中所述功率HEMT和所述第二栅极驱动器HEMT是常通的，并且所述第一栅极驱动器HEMT是常断的。
14.根据权利要求13所述的半导体裸片，其中所述第一栅极驱动器HEMT和所述第二栅极驱动器HEMT的所述漏极电连接至所述功率HEMT的所述栅极，所述第一栅极驱动器HEMT的所述源极电连接至所述功率HEMT的所述源极，并且所述第二栅极驱动器HEMT的所述源极电连接至负电源电压。
15.一种半导体裸片，包括：
III族氮化物半导体衬底；
功率HEMT(高电子迁移率晶体管)，设置在所述III族氮化物半导体衬底中，所述功率HEMT具有最大额定栅极电压；以及
栅极电压保护电路，与所述功率HEMT单片集成在所述III族氮化物半导体衬底中，所述栅极电压保护电路可操作用于将被施加至所述功率HEMT的所述栅极的电压限制到在所述最大额定栅极电压以下。
16.一种制造半导体裸片的方法，所述方法包括：
在III族氮化物半导体衬底中形成功率HEMT(高电子迁移率晶体管)，所述功率HEMT具有栅极、源极和漏极；
将第一栅极驱动器HEMT与所述功率HEMT单片集成在所述III族氮化物半导体衬底中，所述第一栅极驱动器HEMT具有栅极、源极和漏极，并且在逻辑上形成驱动器的一部分；以及
将所述第一栅极驱动器HEMT电连接至所述功率HEMT的所述栅极，使得所述第一栅极驱动器HEMT可操作用于响应于从所述驱动器或其它设备接收的外部生成的控制信号而关断或导通所述功率HEMT。
17.根据权利要求16所述的方法，进一步包括在所述III族氮化物半导体衬底中形成隔离区域，所述隔离区域分离所述HEMT与所述第一栅极驱动器HEMT。
18.根据权利要求16所述的方法，其中所述功率HEMT与所述第一栅极驱动器HEMT共享设置在所述III族氮化物半导体衬底中的共用源极区域。
19.根据权利要求16所述的方法，进一步包括：
将所述第一栅极驱动器HEMT的所述漏极电连接至所述功率HEMT的所述栅极，以及
将所述第一栅极驱动器HEMT的所述源极电连接至所述功率HEMT的所述源极。
20.根据权利要求16所述的方法，进一步包括：
将所述第一栅极驱动器HEMT的所述漏极电连接至所述功率HEMT的所述栅极，以及
将所述第一栅极驱动器HEMT的所述源极电连接至电源电压。
21.根据权利要求20所述的方法，其中所述功率HEMT是常通的，并且所述电源电压是负的。
22.根据权利要求16所述的方法，进一步包括：
将第二栅极驱动器HEMT与所述功率HEMT和所述第一栅极驱动器HEMT单片集成在所述III族氮化物半导体衬底中，所述第二栅极驱动器HEMT具有栅极、源极和漏极，所述第二栅极驱动器HEMT在逻辑上与所述第一栅极驱动器HEMT形成相同驱动器的一部分；以及
将所述第二栅极驱动器HEMT电连接至所述功率HEMT的所述栅极，使得所述第二栅极驱动器HEMT可操作用于响应于从所述驱动器或其它设备接收的附加的外部生成的控制信号而关断或导通所述功率HEMT。
23.根据权利要求22所述的方法，进一步包括在所述III族氮化物半导体衬底中形成隔离区域，所述隔离区域分离所述第二栅极驱动器HEMT与所述功率HEMT。
24.根据权利要求22所述的方法，其中所述功率HEMT和所述第二栅极驱动器HEMT是常通的，并且所述第一栅极驱动器HEMT是常断的，所述方法进一步包括：
将所述第一栅极驱动器HEMT和所述第二栅极驱动器HEMT的所述漏极电连接至所述功率HEMT的所述栅极；
将所述第一栅极驱动器HEMT的所述源极电连接至所述功率HEMT的所述源极；以及
将所述第二栅极驱动器HEMT的所述源极电连接至负电源电压。
CN201410219965.XA 2013-05-23 2014-05-22 针对iii族氮化物晶体管的栅极电压控制 Active CN104183637B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/901,183 2013-05-23
US13/901,183 US9799643B2 (en) 2013-05-23 2013-05-23 Gate voltage control for III-nitride transistors

Publications (2)

Publication Number Publication Date
CN104183637A true CN104183637A (zh) 2014-12-03
CN104183637B CN104183637B (zh) 2017-06-06

Family

ID=51863351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410219965.XA Active CN104183637B (zh) 2013-05-23 2014-05-22 针对iii族氮化物晶体管的栅极电压控制

Country Status (3)

Country Link
US (2) US9799643B2 (zh)
CN (1) CN104183637B (zh)
DE (1) DE102014107318B4 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017255A (zh) * 2015-11-27 2017-08-04 丰田自动车株式会社 氮化物半导体装置及其制造方法
CN112740498A (zh) * 2020-11-30 2021-04-30 英诺赛科(苏州)半导体有限公司 电子装置和静电放电保护电路
CN113809067A (zh) * 2021-11-16 2021-12-17 芯众享(成都)微电子有限公司 一种带有片内栅极回跳保护的常关型hmet器件
CN115566061A (zh) * 2022-10-20 2023-01-03 英诺赛科(苏州)半导体有限公司 一种电子装置、电路及其制造方法
WO2024103247A1 (en) * 2022-11-15 2024-05-23 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structure and method of manufacturing the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093301B2 (en) 2013-03-08 2015-07-28 Texas Instruments Incorporated Driver for normally on III-nitride transistors to get normally-off functionality
US9312760B2 (en) * 2013-12-16 2016-04-12 Infineon Technologies Austria Ag Switched-mode power converter with split partitioning
JP6510199B2 (ja) * 2014-08-19 2019-05-08 ローム株式会社 スイッチング回路、オーディオアンプ集積回路、電子機器、電気音響変換素子の駆動方法
EP3168871B1 (en) * 2015-11-11 2020-01-08 Nexperia B.V. Semiconductor device and a method of making a semiconductor device
US10381473B2 (en) 2016-12-02 2019-08-13 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
US10224426B2 (en) * 2016-12-02 2019-03-05 Vishay-Siliconix High-electron-mobility transistor devices
WO2019014901A1 (zh) * 2017-07-20 2019-01-24 华为技术有限公司 场效应管以及制造方法
JP6770261B2 (ja) * 2017-09-15 2020-10-14 サンケン電気株式会社 半導体装置
US10693288B2 (en) 2018-06-26 2020-06-23 Vishay SIliconix, LLC Protection circuits with negative gate swing capability
US10833063B2 (en) 2018-07-25 2020-11-10 Vishay SIliconix, LLC High electron mobility transistor ESD protection structures
US10680069B2 (en) 2018-08-03 2020-06-09 Infineon Technologies Austria Ag System and method for a GaN-based start-up circuit
US11670605B2 (en) * 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11456735B1 (en) * 2021-05-28 2022-09-27 Infineon Technologies Austria Ag Normally-off power switch with integrated failsafe pulldown circuit and controllable turn-off time
US20240106318A1 (en) * 2022-09-22 2024-03-28 Qualcomm Incorporated High-side n-type power transistor gate driving techniques without a bootstrap capacitor
WO2024141604A1 (en) * 2022-12-28 2024-07-04 Cambridge Gan Devices Limited Mixed material power devices and driver circuits
US20240223182A1 (en) * 2022-12-28 2024-07-04 Cambridge Gan Devices Limited Mixed material power devices and driver circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065810A1 (en) * 2007-09-12 2009-03-12 James Honea Iii-nitride bidirectional switches
CN102545559A (zh) * 2010-12-06 2012-07-04 三垦电气株式会社 栅极驱动电路及半导体装置
US20120268091A1 (en) * 2011-04-19 2012-10-25 Fujitsu Semiconductor Limited Switching circuit device and power supply device having same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214151B4 (de) 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
US6583663B1 (en) 2002-04-22 2003-06-24 Power Integrations, Inc. Power integrated circuit with distributed gate driver
CN101179226B (zh) 2002-10-25 2012-06-20 马维尔国际贸易有限公司 低损耗dc/dc变换器以及直流对直流功率变换方法
US20050173741A1 (en) 2004-02-09 2005-08-11 International Rectifier Corp. Top drain MOSFET with thickened oxide at trench top
US7265524B2 (en) 2004-09-14 2007-09-04 Linear Technology Corporation Adaptive control for inducer based buck-boost voltage regulators
DE102004047358B3 (de) 2004-09-29 2005-11-03 Infineon Technologies Ag In zwei Halbleiterkörpern integrierte Schaltungsanordnung mit einem Leistungsbauelement und einer Ansteuerschaltung
US7157888B2 (en) 2005-06-06 2007-01-02 Aimtron Technology Corp. Light loading control circuit for a buck-boost voltage converter
US7495419B1 (en) 2006-04-03 2009-02-24 National Semiconductor Corporation Apparatus and method for PFM buck-or-boost converter with smooth transition between modes
DE602007013251D1 (de) 2006-08-15 2011-04-28 St Ericsson Sa Dc-dc-wandler
US7839131B2 (en) * 2007-06-27 2010-11-23 International Rectifier Corporation Gate driving scheme for depletion mode devices in buck converters
US7911023B2 (en) 2007-11-06 2011-03-22 Denso Corporation Semiconductor apparatus including a double-sided electrode element and method for manufacturing the same
CN101442302B (zh) 2007-11-20 2010-11-03 盛群半导体股份有限公司 栅极驱动电路及其驱动方法
US7999288B2 (en) * 2007-11-26 2011-08-16 International Rectifier Corporation High voltage durability III-nitride semiconductor device
US20090212843A1 (en) 2008-02-25 2009-08-27 Infineon Technologies Ag Semiconductor device arrangement and method
US8193559B2 (en) 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
EP2264900B1 (en) * 2009-06-17 2014-07-30 Epcos AG Low-current inverter circuit
US8547162B2 (en) 2009-12-23 2013-10-01 Texas Instruments Incorporated Integration of MOSFETs in a source-down configuration
FR2955203B1 (fr) 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
JP5794855B2 (ja) * 2011-08-05 2015-10-14 トランスフォーム・ジャパン株式会社 電源装置の駆動回路及び電源装置
KR101922117B1 (ko) * 2012-08-16 2018-11-26 삼성전자주식회사 트랜지스터를 포함하는 전자소자 및 그 동작방법
US9048174B2 (en) * 2013-01-18 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065810A1 (en) * 2007-09-12 2009-03-12 James Honea Iii-nitride bidirectional switches
CN102545559A (zh) * 2010-12-06 2012-07-04 三垦电气株式会社 栅极驱动电路及半导体装置
US20120268091A1 (en) * 2011-04-19 2012-10-25 Fujitsu Semiconductor Limited Switching circuit device and power supply device having same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017255A (zh) * 2015-11-27 2017-08-04 丰田自动车株式会社 氮化物半导体装置及其制造方法
CN107017255B (zh) * 2015-11-27 2020-09-01 丰田自动车株式会社 氮化物半导体装置及其制造方法
CN112740498A (zh) * 2020-11-30 2021-04-30 英诺赛科(苏州)半导体有限公司 电子装置和静电放电保护电路
CN112740498B (zh) * 2020-11-30 2023-03-31 英诺赛科(苏州)半导体有限公司 电子装置和静电放电保护电路
CN113809067A (zh) * 2021-11-16 2021-12-17 芯众享(成都)微电子有限公司 一种带有片内栅极回跳保护的常关型hmet器件
CN115566061A (zh) * 2022-10-20 2023-01-03 英诺赛科(苏州)半导体有限公司 一种电子装置、电路及其制造方法
CN115566061B (zh) * 2022-10-20 2024-01-02 英诺赛科(苏州)半导体有限公司 一种电子装置、电路及其制造方法
WO2024103247A1 (en) * 2022-11-15 2024-05-23 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structure and method of manufacturing the same

Also Published As

Publication number Publication date
US20180047719A1 (en) 2018-02-15
DE102014107318A1 (de) 2014-11-27
CN104183637B (zh) 2017-06-06
DE102014107318B4 (de) 2020-08-06
US20140346569A1 (en) 2014-11-27
US10438945B2 (en) 2019-10-08
US9799643B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
CN104183637A (zh) 针对iii族氮化物晶体管的栅极电压控制
Li et al. Demonstration of GaN integrated half-bridge with on-chip drivers on 200-mm engineered substrates
US9406674B2 (en) Integrated III-nitride D-mode HFET with cascoded pair half bridge
US9349715B2 (en) Depletion mode group III-V transistor with high voltage group IV enable switch
US9310819B2 (en) Power converter including integrated driver providing overcurrent protection
US9461034B2 (en) Composite group III-V and group IV transistor having a switched substrate
US20140070627A1 (en) Integrated Group III-V Power Stage
US20150162832A1 (en) Group III-V Voltage Converter with Monolithically Integrated Level Shifter, High Side Driver, and High Side Power Switch
EP2518880B1 (en) Integrated power stage
US9754937B1 (en) Hybrid structure with separate controls
US11955478B2 (en) Power semiconductor device with an auxiliary gate structure
US9478651B2 (en) Breakdown voltage multiplying integration scheme
US9525410B2 (en) Power management chips and power management devices including the same
KR20140023611A (ko) 트랜지스터를 포함하는 전자소자 및 그 동작방법
CN103456733A (zh) 单片集成hemt和电流保护器件
US9917574B2 (en) Switching circuit
JP2014220486A (ja) 短絡保護された複合スイッチを含むインバータ回路
US20140021487A1 (en) Modular Power Converter Having Reduced Switching Loss
US9438112B2 (en) Power converter including integrated driver for depletion mode group III-V transistor
US20190273487A1 (en) Multi-Level Gate Control for Transistor Devices
US20230131602A1 (en) Power semiconductor device with an auxiliary gate structure
US10771057B1 (en) Semiconductor device
Häberlen et al. 95% DC-DC conversion efficiency by novel trench power MOSFET with dual channel structure to cut body diode losses
EP4404462A1 (en) Passive discharge circuit for bidirectional semiconductor switches

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant