CN104182665B - 一种带有保护模块的jtag电路 - Google Patents

Abstract

一种带有保护模块的JTAG电路，包括TAP控制器、指令寄存器、指令译码器、保护模块、BYPASS寄存器、器件ID寄存器、边界扫描寄存器、TDO电路，以及输入端口和输出端口，该电路在IEEE 1149.1标准的基础上，新增了锁定指令和解锁指令，通过代码识别方式实现JTAG电路锁定和解锁控制，防止非法用户对JTAG电路的控制，可以有效提高JTAG电路的安全性，防止外界通过JTAG电路对芯片系统进行攻击，本发明可以与IEEE 1149.1标准完全兼容，且硬件花销小。

Description

一种带有保护模块的JTAG电路

技术领域

本发明涉及集成电路领域，特别涉及一种带有保护模块的JTAG电路，适用于应用IEEE 1149.1标准的所有芯片。

背景技术

JTAG电路即边界扫描电路，基本都是在IEEE 1149.1标准的基础上实现的，一些基于IEEE 1149.4、IEEE 1149.5、IEEE 1149.6、IEEE 1532等标准所实现的电路也是以IEEE1149.1标准为基础。基于IEEE 1149.1标准的JTAG电路广泛应用于器件级、板级及系统级的测试和调试中。

在提供测试和调试便利性的同时，因为JTAG本身的特点，非法用户可以通过JTAG电路对芯片造成攻击。其中的一个场景是取得JTAG管脚控制权后，执行INTEST指令，通过所有可能的输入变量，监测输出结果从而推演芯片执行的功能。另一个普遍的场景是在JTAG串联型的多芯片系统中，通过控制某一个或某几个芯片，对目标芯片进行功能复制或破坏等。随着芯片、系统的复杂度提高，JTAG的安全性问题越加突出，因此需要提高JTAG电路的安全性。

发明内容

本发明的目的在于克服现有技术的不足，提供一种带有保护模块的JTAG电路，该电路在IEEE 1149.1标准的基础上，新增了锁定指令和解锁指令，通过代码识别方式实现JTAG电路锁定和解锁控制，防止非法用户对JTAG电路的控制，可以有效提高JTAG电路的安全性，防止外界通过JTAG电路对芯片系统进行攻击，本发明可以与IEEE 1149.1标准完全兼容，且硬件花销小。

本发明的上述目的主要是通过如下技术方案予以实现的：

一种带有保护模块的JTAG电路，包括TAP控制器、指令寄存器、指令译码器、保护模块、BYPASS寄存器、器件ID寄存器、边界扫描寄存器、TDO电路，以及输入端口和输出端口：

TAP控制器根据外部输入的模式选择数据和时钟信号，生成状态转移控制信号，将所述状态转移控制信号发送到指令译码器、保护模块、BYPASS寄存器、器件ID寄存器和边界扫描寄存器；

指令寄存器接收外部输入的串行指令数据，对所述串行指令数据进行串并变换，输出并行指令数据到指令译码器；同时将接收到的串行指令数据传送到TDO电路；

指令译码器接收TAP控制器发送的状态转移控制信号、指令寄存器发送的并行指令数据，对所述并行指令数据进行译码，生成控制信号A，并根据状态转移控制信号和译码后的并行指令数据，生成模式选择信号，根据所述模式选择信号，在保护模块、BYPASS寄存器、器件ID寄存器、边界扫描寄存器中选择一个作为目标模块，发送控制信号A到所述目标模块，并将所述模式选择信号发送到TDO电路；

保护模块与指令寄存器、指令译码器、TAP控制器根据外部输入的锁定指令或解锁指令完成JTAG电路锁定操作或JTAG电路解锁操作；包括控制缓冲寄存器组、锁定寄存器组、解锁寄存器组和比较电路，其中：

控制缓冲寄存器组接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移控制信号和外部输入的数据代码，根据状态转移控制信号完成所述数据代码移位操作；如果解锁寄存器组处于使能状态，则将移位操作后的数据代码发送到解锁寄存器组，如果锁定寄存器组处于使能状态，则将移位操作后的数据代码发送到锁定寄存器组；并在控制缓冲寄存器组使能状态下生成电路保护标识信号，并将所述标识信号发送到TDO电路；

锁定寄存器组接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移控制信号和控制缓冲寄存器组发送的数据代码，并根据状态转移控制信号完成所述数据代码移入并存储，并将所述存储的代码数据发送到比较电路；

解锁寄存器组接收指令译码器发送的控制信号A，如果JTAG电路进行电路锁定操作，则在指令译码器控制信号A的指示下进行清零，如果JTAG电路进行电路解锁操作，接收指令译码器控制信号A进行使能，并接收TAP控制器发送的状态转移控制信号和控制缓冲寄存器组发送的数据代码，然后在指令译码器控制信号A指示下，根据状态转移控制信号完成数据代码移入并存储，并将所述存储的代码数据发送到比较电路；

比较电路接收锁定寄存器组和解锁寄存器组发送的数据代码，并对所述两路数据代码进行比较，如果两路数据代码相同，则发送解锁控制信号到指令译码器，如果两路数据代码不同，则发送锁定控制信号到指令译码器；

BYPASS寄存器接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移信号和外部输入的数据，在状态转移信号的控制下将所述数据延迟一个时钟周期后输出到TDO电路；

器件ID寄存器接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移信号，并在状态转移信号的控制下，读取器件ID寄存器内存放的外部系统电路的标识码，将所述标识码发送到TDO电路；

边界扫描寄存器接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移信号和外部输入的数据，对所述数据进行测试处理后，输出测试数据到TDO电路；

TDO电路接收指令寄存器发送的串行指令数据、指令译码器发送的模式选择信号、保护模块中控制缓冲寄存器组发送的电路保护标识信号、BYPASS寄存器发送的延迟输出数据、器件ID寄存器发送的外部系统电路的标识码、边界扫描寄存器发送的测试数据；根据所述模式选择信号控制TDO电路中的多路选择器，使输入端口与输出端口之间通过一个模块形成工作闭环，所述模块为指令寄存器、保护模块、BYPASS寄存器、器件ID寄存器或边界扫描寄存器；

当所述模块为指令寄存器时，输入端口经指令寄存器与输出端口形成工作闭环，输出串行指令数据；

当所述模块为保护模块时，输入端口经保护模块与输出端口形成工作闭环，输出电路保护标识信号；

当所述模块为BYPASS寄存器时，输入端口经BYPASS寄存器与输出端口形成工作闭环，输出延迟输出数据；

当所述模块为器件ID寄存器时，输入端口经器件ID寄存器与输出端口形成工作闭环，输出外部系统电路的标识码；

当所述模块为边界扫描寄存器时，输入端口经边界扫描寄存器与输出端口形成工作闭环，输出测试数据；

在上述的带有保护模块的JTAG电路中，保护模块与指令寄存器、指令译码器、TAP控制器根据外部输入的锁定指令或解锁指令完成JTAG电路锁定操作或JTAG电路解锁操作，其中：

JTAG电路锁定操作具体操作过程如下：

(1)指令寄存器接收外部输入的锁定指令，并对所述锁定指令完成串并变换，输出并行锁定指令数据到指令译码器；

(2)指令译码器接收TAP控制器发送的状态转移控制信号、指令寄存器发送的并行锁定指令数据，对所述并行锁定指令数据进行译码，生成控制信号A，并根据状态转移控制信号和译码后的并行锁定指令数据，生成模式选择信号，在所述模式选择信号控制下，发送控制信号A对保护模块中的控制缓冲寄存器组和锁定寄存器组进行使能，并发送控制信号A对解锁寄存器组进行清零；

(3)控制缓冲寄存器组接收外部输入的数据代码，并根据TAP发送的状态转移控制信号完成所述数据代码移位操作；并将移位操作后的数据代码发送到锁定寄存器组；

(4)将解锁寄存器组和锁定寄存器组中保存的数据发送到比较电路，经比较电路进行数据比较后，判定解锁寄存器组和锁定寄存器组中存储的数据不同，发送锁定控制信号到指令译码器；

(5)指令译码器根据锁定控制信号，生成模式选择信号，在未接收到解锁控制信号之前，只对BYPASS寄存器进行使能，使输入端口经BYPASS寄存器与输出端口间形成工作闭环，其中BYPASS寄存器经过输入端口接收数据，根据TAP控制器发送的状态转移信号，将接收到的数据延迟一个时钟周期输出到TDO电路，并经输出端口输出；

JTAG电路解锁操作的具体操作过程如下：

(1)指令寄存器接收外部输入的解锁指令，并对所述解锁指令完成串并变换，输出并行解锁指令数据到指令译码器；

(2)指令译码器接收TAP控制器发送的状态转移控制信号、指令寄存器发送的并行解锁指令数据，对所述并行解锁指令数据进行译码，生成控制信号A，并根据状态转移控制信号和译码后的并行解锁指令数据，生成模式选择信号，在所述模式选择信号控制下，发送控制信号A到保护模块中的控制缓冲寄存器组和解锁寄存器组进行使能；

(3)控制缓冲寄存器组接收外部输入的数据代码，并根据TAP发送的状态转移控制信号完成所述数据代码移位操作；并将移位操作后的数据代码发送到解锁寄存器组；

(4)将解锁寄存器组和锁定寄存器组中保存的数据发送到比较电路，经比较电路进行数据比较后，判定解锁寄存器组和锁定寄存器组中存储的数据相同，发送解锁控制信号到指令译码器；

(5)指令译码器根据接收到的解锁控制信号，解除对模式选择信号的锁定，按照正常工作状态进行模式选择信号生成；

本发明与现有技术相比的优点在于：

(1)本发明在JTAG电路中增加保护模块，其中保护模块包括控制缓冲寄存器组、锁定寄存器组、解锁寄存器组和比较电路，保护模块与指令寄存器、指令译码器、TAP控制器根据外部输入的锁定指令或解锁指令完成JTAG电路锁定操作或JTAG电路解锁操作，提高JTAG电路的安全性，可以防止外界通过JTAG电路对芯片系统进行攻击；特别是在通信、国防领域，现场可编程门阵列(FPGA)及其配置芯片(PROM)组成的电子系统经常需要通过JTAG电路端口进行远程FPGA动态重配置，以实现分时复用功能，本发明的带用保护模块的JTAG电路可以有效避免FPGA和PROM芯片被远程恶意控制。

(2)本发明在IEEE 1149.1标准的基础上，新增了锁定指令和解锁指令，通过代码识别方式实现JTAG电路锁定和解锁控制，防止非法用户对JTAG电路的控制，可以与IEEE1149.1标准完全兼容，且硬件花销小。

附图说明

图1为本发明JTAG电路的组成框图；

图2为本发明JTAG电路中保护模块的组成框图。

具体实施方式

如图1所示为本发明JTAG电路的组成框图，由图可知本发明带有保护模块的JTAG电路包括TAP控制器、指令寄存器、指令译码器、保护模块、BYPASS寄存器、器件ID寄存器、边界扫描寄存器、TDO电路，以及TDI端口、TMS端口、TCK端口和TDO端口，其中：

TDI端口、TMS端口、TCK端口为JTAG电路的输入端口，TDO端口为JTAG电路的输出端口；

TAP控制器根据TMS端口输入的模式选择数据和TCK端口输入的时钟信号，生成状态转移控制信号，将所述状态转移控制信号发送到指令译码器、保护模块、BYPASS寄存器、器件ID寄存器、边界扫描寄存器；

指令寄存器接收经TDI端口输入的串行指令数据，对所述串行指令数据进行串并变换，输出并行指令数据到指令译码器；并将接收到串行指令数据传送到TDO电路；

指令译码器接收TAP控制器发送的状态转移控制信号、指令寄存器发送的并行指令数据，对所述并行指令数据进行译码，生成控制信号A，并根据状态转移控制信号和译码后的并行指令数据，生成模式选择信号，根据所述模式选择信号，在保护模块、BYPASS寄存器、器件ID寄存器、边界扫描寄存器中选择一个作为目标模块，发送控制信号A到所述目标模块，并将所述模式选择信号发送到TDO电路；如果根据模式选择信号选定BYPASS寄存器进行工作，则发送控制信号A对BYPASS寄存器进行使能，保护模块、器件ID寄存器、边界扫描寄存器处于非工作状态，传送给TDO电路的模式选择信号控制TDO电路中多路选择器选择BYPASS寄存器与TDO输出电路连接，从而在TDI输入到TDO输出之间形成一个工作闭环；

保护模块与指令寄存器、指令译码器、TAP控制器根据外部输入的锁定指令或解锁指令完成JTAG电路锁定操作或JTAG电路解锁操作；如图2所示为本发明JTAG电路中保护模块的组成框图，由图可知保护模块包括控制缓冲寄存器组、锁定寄存器组、解锁寄存器组和比较电路，其中：

当指令译码器选择保护模块作为目标模块发送控制信号A时，控制缓冲寄存器组接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移控制信号和经TDI端口输入的数据代码，所述状态转移控制信号包括时钟信号、清零控制信号、代码移位控制信号，根据状态转移控制信号完成所述数据代码移位操作；如果解锁寄存器组处于使能状态，则将移位操作后的数据代码发送到解锁寄存器组，如果锁定寄存器组处于使能状态，则将移位操作后的数据代码发送到锁定寄存器组；并在控制缓冲寄存器组使能状态下生成电路保护标识信号，并将所述标识信号发送到TDO电路；

当指令译码器选择保护模块作为目标模块发送控制信号A时，并且在保护模块执行锁定操作过程中，锁定寄存器组接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移控制信号和控制缓冲寄存器组发送的数据代码，并根据状态转移控制信号完成所述数据代码移入并存储，并将所述存储的代码数据发送到比较电路；

当指令译码器选择保护模块作为目标模块发送控制信号A时，解锁寄存器组接收指令译码器发送的控制信号A，如果JTAG电路进行电路锁定操作，则在指令译码器控制信号A的指示下进行清零，如果JTAG电路进行电路解锁操作，接收指令译码器控制信号A进行使能，并接收TAP控制器发送的状态转移控制信号和控制缓冲寄存器组发送的数据代码，然后在指令译码器控制信号A指示下，根据状态转移控制信号完成数据代码移入并存储，并将所述存储的代码数据发送到比较电路；

比较电路接收锁定寄存器组和解锁寄存器组发送的数据代码，并对所述两路数据代码进行比较，如果两路数据代码相同，则发送解锁控制信号到指令译码器，如果两路数据代码不同，则发送锁定控制信号到指令译码器；

当指令译码器选择BYPASS寄存器作为目标模块发送控制信号A时，BYPASS寄存器接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移信号，并经过TDI端口接收数据，在状态转移信号的控制下将所述数据延迟一个时钟周期后输出到TDO电路；

当指令译码器选择器件ID寄存器作为目标模块发送控制信号A时，器件ID寄存器接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移信号，并在状态转移信号的控制下，读取器件ID寄存器内存放的外部系统电路的标识码，将所述标识码发送到TDO电路；

当指令译码器选择边界扫描寄存器作为目标模块发送控制信号A时，边界扫描寄存器接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移信号和经TDI端口输入的数据，对所述数据进行测试处理后，输出测试数据到TDO电路；

TDO电路接收指令寄存器发送的串行指令数据、指令译码器发送的模式选择信号、保护模块中控制缓冲寄存器组发送的电路保护标识信号、BYPASS寄存器发送的延迟输出数据、器件ID寄存器发送的外部系统电路的标识码、边界扫描寄存器发送的测试数据；根据所述模式选择信号控制TDO电路中的多路选择器，使TDI端口与TDO端口之间通过一个模块形成工作闭环，所述模块包括：

(a)指令寄存器；

(b)保护模块；

(c)BYPASS寄存器；

(d)器件ID寄存器；

(e)边界扫描寄存器；

在所述的五种工作闭环状态中，将TDO电路接收的数据经过TDO端口输出，其中：

(a)在TDI端口经指令寄存器与TDO端口形成工作闭环时，经TDO端口输出串行指令数据；

(b)在TDI端口经保护模块与TDO端口形成工作闭环时，经TDO端口输出电路保护标识信号；

(c)在TDI端口经BYPASS寄存器与TDO端口形成工作闭环时，经TDO端口输出延迟输出数据；

(d)在TDI端口经器件ID寄存器与TDO端口形成工作闭环时，经TDO端口输出外部系统电路的标识码；

(e)在TDI端口经边界扫描寄存器与TDO端口形成工作闭环时，经TDO端口输出测试数据；

本发明带有保护模块的JTAG电路中，保护模块与指令寄存器、指令译码器、TAP控制器根据外部输入的锁定指令或解锁指令完成JTAG电路锁定操作或JTAG电路解锁操作，其中：

JTAG电路锁定操作具体操作过程如下：

(1)指令寄存器接收TDI端口输入的锁定指令，并对所述锁定指令完成串并变换，输出并行锁定指令数据到指令译码器；

(2)指令译码器接收TAP控制器发送的状态转移控制信号、指令寄存器发送的并行锁定指令数据，对所述并行锁定指令数据进行译码，生成控制信号A，并根据状态转移控制信号和译码后的并行锁定指令数据，生成模式选择信号，在所述模式选择信号控制下，发送控制信号A对保护模块中的控制缓冲寄存器组和锁定寄存器组进行使能，并发送控制信号A对解锁寄存器组进行清零；

(3)控制缓冲寄存器组接收经TDI端口输入的数据代码，并根据TAP发送的状态转移控制信号完成所述数据代码移位操作；并将移位操作后的数据代码发送到锁定寄存器组；

(4)将解锁寄存器组和锁定寄存器组中保存的数据发送到比较电路，由于解锁寄存器组已进行了清零操作，而锁定寄存器组中保存的是经TDI端口输入的数据代码，因此两个寄存器组中的数据完全不同，经比较电路进行数据比较后，判定解锁寄存器组和锁定寄存器组中存储的数据不同，发送锁定控制信号到指令译码器；

(5)指令译码器根据锁定控制信号，生成模式选择信号，在未接收到解锁控制信号之前，只对BYPASS寄存器进行使能，使输入端口经BYPASS寄存器与输出端口间形成工作闭环，其中BYPASS寄存器经过TDI端口接收数据，根据TAP控制器发送的状态转移信号，将接收到的数据延迟一个时钟周期输出到TDO电路，并经TDO端口输出。

JTAG电路解锁操作的具体操作过程如下：

(1)指令寄存器接收TDI端口输入的解锁指令，并对所述解锁指令完成串并变换，输出并行解锁指令数据到指令译码器；

(2)指令译码器接收TAP控制器发送的状态转移控制信号、指令寄存器发送的并行解锁指令数据，对所述并行解锁指令数据进行译码，生成控制信号A，并根据状态转移控制信号和译码后的并行解锁指令数据，生成模式选择信号，在所述模式选择信号控制下，发送控制信号A到保护模块中的控制缓冲寄存器组和解锁寄存器组进行使能；

(3)控制缓冲寄存器组通过TDI端口输入的数据代码，并根据TAP发送的状态转移控制信号完成所述数据代码移位操作；并将移位操作后的数据代码发送到解锁寄存器组；

(4)将解锁寄存器组和锁定寄存器组中保存的数据发送到比较电路，由于锁定寄存器组在锁定状态下已保存了数据代码，与解锁寄存器组中重新存入的数据代码相同，经比较电路进行数据比较后，判定解锁寄存器组和锁定寄存器组中存储的数据相同，发送解锁控制信号到指令译码器；

(5)指令译码器根据接收到的解锁控制信号，解除对模式选择信号的锁定，按照正常工作状态进行模式选择信号生成。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (2)

1.一种带有保护模块的JTAG电路，其特征在于：包括TAP控制器、指令寄存器、指令译码器、保护模块、BYPASS寄存器、器件ID寄存器、边界扫描寄存器、TDO电路，以及输入端口和输出端口：

TAP控制器根据外部输入的模式选择数据和时钟信号，生成状态转移控制信号，将所述状态转移控制信号发送到指令译码器、保护模块、BYPASS寄存器、器件ID寄存器和边界扫描寄存器；

指令寄存器接收外部输入的串行指令数据，对所述串行指令数据进行串并变换，输出并行指令数据到指令译码器；同时将接收到的串行指令数据传送到TDO电路；

指令译码器接收TAP控制器发送的状态转移控制信号、指令寄存器发送的并行指令数据，对所述并行指令数据进行译码，生成控制信号A，并根据状态转移控制信号和译码后的并行指令数据，生成模式选择信号，根据所述模式选择信号，在保护模块、BYPASS寄存器、器件ID寄存器、边界扫描寄存器中选择一个作为目标模块，发送控制信号A到所述目标模块，并将所述模式选择信号发送到TDO电路；

保护模块与指令寄存器、指令译码器、TAP控制器根据外部输入的锁定指令或解锁指令完成JTAG电路锁定操作或JTAG电路解锁操作；包括控制缓冲寄存器组、锁定寄存器组、解锁寄存器组和比较电路，其中：

控制缓冲寄存器组接收指令译码器发送的控制信号A，对控制缓冲寄存器组进行使能，接收TAP控制器发送的状态转移控制信号和外部输入的数据代码，根据状态转移控制信号完成所述数据代码移位操作；如果解锁寄存器组处于使能状态，则将移位操作后的数据代码发送到解锁寄存器组，如果锁定寄存器组处于使能状态，则将移位操作后的数据代码发送到锁定寄存器组；并在控制缓冲寄存器组使能状态下生成电路保护标识信号，并将所述标识信号发送到TDO电路；

锁定寄存器组接收指令译码器发送的控制信号A，对锁定寄存器组进行使能，接收TAP控制器发送的状态转移控制信号和控制缓冲寄存器组发送的数据代码，并根据状态转移控制信号完成所述数据代码移入并存储，并将所述存储的数据代码发送到比较电路；

解锁寄存器组接收指令译码器发送的控制信号A，如果JTAG电路进行电路锁定操作，则在指令译码器控制信号A的指示下进行清零，如果JTAG电路进行电路解锁操作，接收指令译码器控制信号A，对指令译码器进行使能，并接收TAP控制器发送的状态转移控制信号和控制缓冲寄存器组发送的数据代码，然后在指令译码器控制信号A指示下，根据状态转移控制信号完成数据代码移入并存储，并将所述存储的数据代码发送到比较电路；

比较电路接收锁定寄存器组和解锁寄存器组发送的数据代码，并对两路数据代码进行比较，如果两路数据代码相同，则发送解锁控制信号到指令译码器，如果两路数据代码不同，则发送锁定控制信号到指令译码器；

BYPASS寄存器接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移信号和外部输入的数据，在状态转移信号的控制下将所述数据延迟一个时钟周期后输出到TDO电路；

器件ID寄存器接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移信号，并在状态转移信号的控制下，读取器件ID寄存器内存放的外部系统电路的标识码，将所述标识码发送到TDO电路；

边界扫描寄存器接收指令译码器发送的控制信号A进行使能，接收TAP控制器发送的状态转移信号和外部输入的数据，对所述数据进行测试处理后，输出测试数据到TDO电路；

TDO电路接收指令寄存器发送的串行指令数据、指令译码器发送的模式选择信号、保护模块中控制缓冲寄存器组发送的电路保护标识信号、BYPASS寄存器发送的延迟输出数据、器件ID寄存器发送的外部系统电路的标识码、边界扫描寄存器发送的测试数据；根据所述模式选择信号控制TDO电路中的多路选择器，使输入端口与输出端口之间通过一个模块形成工作闭环，所述模块为指令寄存器、保护模块、BYPASS寄存器、器件ID寄存器或边界扫描寄存器；

当所述模块为指令寄存器时，输入端口经指令寄存器与输出端口形成工作闭环，输出串行指令数据；

当所述模块为保护模块时，输入端口经保护模块与输出端口形成工作闭环，输出电路保护标识信号；

当所述模块为BYPASS寄存器时，输入端口经BYPASS寄存器与输出端口形成工作闭环，输出延迟输出数据；

当所述模块为器件ID寄存器时，输入端口经器件ID寄存器与输出端口形成工作闭环，输出外部系统电路的标识码；

当所述模块为边界扫描寄存器时，输入端口经边界扫描寄存器与输出端口形成工作闭环，输出测试数据。

2.根据权利要求1所述的一种带有保护模块的JTAG电路，其特征在于：保护模块与指令寄存器、指令译码器、TAP控制器根据外部输入的锁定指令或解锁指令完成JTAG电路锁定操作或JTAG电路解锁操作，其中：

JTAG电路锁定操作具体操作过程如下：

(1)指令寄存器接收外部输入的锁定指令，并对所述锁定指令完成串并变换，输出并行锁定指令数据到指令译码器；

(2)指令译码器接收TAP控制器发送的状态转移控制信号、指令寄存器发送的并行锁定指令数据，对所述并行锁定指令数据进行译码，生成控制信号A，并根据状态转移控制信号和译码后的并行锁定指令数据，生成模式选择信号，在所述模式选择信号控制下，发送控制信号A对保护模块中的控制缓冲寄存器组和锁定寄存器组进行使能，并发送控制信号A对解锁寄存器组进行清零；

(3)控制缓冲寄存器组接收外部输入的数据代码，并根据TAP发送的状态转移控制信号完成所述数据代码移位操作；并将移位操作后的数据代码发送到锁定寄存器组；

(4)将解锁寄存器组和锁定寄存器组中保存的数据发送到比较电路，经比较电路进行数据比较后，判定解锁寄存器组和锁定寄存器组中存储的数据不同，发送锁定控制信号到指令译码器；

(5)指令译码器根据锁定控制信号，生成模式选择信号，在未接收到解锁控制信号之前，只对BYPASS寄存器进行使能，使输入端口经BYPASS寄存器与输出端口间形成工作闭环，其中BYPASS寄存器经过输入端口接收数据，根据TAP控制器发送的状态转移信号，将接收到的数据延迟一个时钟周期输出到TDO电路，并经输出端口输出；

JTAG电路解锁操作的具体操作过程如下：

(1)指令寄存器接收外部输入的解锁指令，并对所述解锁指令完成串并变换，输出并行解锁指令数据到指令译码器；

(2)指令译码器接收TAP控制器发送的状态转移控制信号、指令寄存器发送的并行解锁指令数据，对所述并行解锁指令数据进行译码，生成控制信号A，并根据状态转移控制信号和译码后的并行解锁指令数据，生成模式选择信号，在所述模式选择信号控制下，发送控制信号A到保护模块中的控制缓冲寄存器组和解锁寄存器组进行使能；

(3)控制缓冲寄存器组接收外部输入的数据代码，并根据TAP发送的状态转移控制信号完成所述数据代码移位操作；并将移位操作后的数据代码发送到解锁寄存器组；

(4)将解锁寄存器组和锁定寄存器组中保存的数据发送到比较电路，经比较电路进行数据比较后，判定解锁寄存器组和锁定寄存器组中存储的数据相同，发送解锁控制信号到指令译码器；

(5)指令译码器根据接收到的解锁控制信号，解除对模式选择信号的锁定，按照正常工作状态进行模式选择信号生成。