CN104167217B - 电源处理装置以及方法 - Google Patents
电源处理装置以及方法 Download PDFInfo
- Publication number
- CN104167217B CN104167217B CN201310182056.9A CN201310182056A CN104167217B CN 104167217 B CN104167217 B CN 104167217B CN 201310182056 A CN201310182056 A CN 201310182056A CN 104167217 B CN104167217 B CN 104167217B
- Authority
- CN
- China
- Prior art keywords
- voltage
- voltage adjuster
- adjuster
- memory
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Power Sources (AREA)
Abstract
本发明公开了一种电源处理装置及方法，其中，所述装置适用于存储器装置，其中存储器装置包括第一存储器单元以及第二存储器单元，包括：第一电压调节器、第二电压调节器以及控制器。第一电压调节器接收外部供应电源的供应电压，并提供第一内部电压至第一存储器单元；第二电压调节器，接收外部供应电源的供应电压，并提供第二内部电压至第二存储器单元；控制器根据控制信号独立地使能或失能第一电压调节器以及第二电压调节器。
Description
技术领域
本发明是有关于电源管理装置以及方法，特别是关于多核心存储器的电源管理装置以及方法。
背景技术
随着技术的发达以及芯片架构设计的演进，双核心、四核心甚至多核心的处理器在现今的世界中变得越来越普遍与流行。然而，多核心的处理器共用同一个存储器时，速度的快慢取决于处理器与存储器间数据总线的传输速度，为了突破此一瓶颈，最简单的方式就是将存储器也设计成多核心，使得每一核心的处理器皆可对应至独立的存储器，以维持效能。当存储器也多核心化时，其电源管理更显得重要。
发明内容
有鉴于此，本发明提供一种电源处理装置，适用于一存储器装置，其中上述存储器装置包括一第一存储器单元以及一第二存储器单元，所述第一存储器单元包括一第一存储器接口以及一第一储存阵列，所述第二存储器单元包括一第二存储器接口以及一第二储存阵列，所述电源处理装置包括：一第一电压调节器，接收一外部供应电源的一供应电压，并提供一第一内部电压至上述第一存储器单元；一第二电压调节器，接收上述外部供应电源的上述供应电压，并提供一第二内部电压至上述第二存储器单元；一第三电压调节器，产生所述参考电压；以及一控制器，根据一控制信号独立地使能或失能上述第一电压调节器以及上述第二电压调节器，其中，所述控制器将所述第一内部信号提供至所述第一存储器接口与所述第一储存阵列作为重置信号，将所述第二内部信号提供至所述第二存储器接口与所述第二储存阵列作为重置信号。
上述的电源处理装置，更包括一内部解码器，用以将一外部控制指令转换成上述控制信号。上述控制信号也可根据一外部信号线而决定。
上述电源处理装置在一第一状态时，上述控制器使能上述第一电压调节器且使能上述第二电压调节器，在一第二状态时，上述控制器失能上述第一电压调节器且使能上述第二电压调节器，在一第三状态时，上述控制器使能上述第一电压调节器且失能上述第二电压调节器，以及在一第四状态时，上述控制器失能上述第一电压调节器且失能上述第二电压调节器。
上述电源处理装置，更包括一第三电压调节器，接收上述外部供应电源的上述供应电压，提供一参考电压至上述第一电压调节器以及上述第二电压调节器，且由上述控制器控制使能以及失能。其中在上述第一状态时，上述控制器使能上述第三电压调节器，在上述第二状态时，上述控制器使能上述第三电压调节器，在上述第三状态时，上述控制器使能上述第三电压调节器，以及在上述第四状态时，上述控制器失能上述第三电压调节器。
本发明更提供一种电源处理方法，适用于一存储器装置，其中上述存储器装置包括一第一存储器单元以及一第二存储器单元，所述第一存储器单元包括一第一存储器接口以及一第一储存阵列，所述第二存储器单元包括一第二存储器接口以及一第二储存阵列，步骤包括：
利用一第三电压调节器接收一外部供应电源的一供应电压而输出一参考电压；
利用一第一电压调节器接收一所述外部供应电源的一所述供应电压以及所述参考电压，并提供一第一内部电压至上述第一存储器单元；
利用一第二电压调节器接收所述外部供应电源的所述供应电压以及所述参考电压，并提供一第二内部电压至所述第二存储器单元；以及
根据一控制信号产生一第一内部信号、一第二内部信号以及一第三内部信号，分别用以独立地使能或失能所述第一电压调节器以及所述第二电压调节器以及所述第三电压调节器；以及
所述控制器将所述第一内部信号提供至所述第一存储器接口与所述第一储存阵列作为重置信号，将所述第二内部信号提供至所述第二存储器接口与所述第二储存阵列作为重置信号。
上述电源处理方法，其中步骤更包括将一外部控制指令转换成上述控制信号，或上述控制信号可根据一外部信号线而决定。
上述电源处理方法，在一第一状态时，使能上述第一电压调节器且使能上述第二电压调节器，在一第二状态时，失能上述第一电压调节器且使能上述第二电压调节器，在一第三状态时，使能上述第一电压调节器且失能上述第二电压调节器，以及在一第四状态时，失能上述第一电压调节器且失能上述第二电压调节器。
上述电源处理方法，其中步骤更包括使能以及失能一第三电压调节器，上述第三电压调节器接收上述外部供应电源的上述供应电压而输出一参考电压，其中在上述第一状态时，使能上述第三电压调节器，在上述第二状态时，使能上述第三电压调节器，在上述第三状态时，使能上述第三电压调节器，以及在上述第四状态时，失能上述第三电压调节器。
本发明的电源处理装置以及方法，在存储器多核心化时，可以实现对电源进行管理，以维持存储器的工作效能。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1是根据本发明的一实施例所示的多核心处理器与多核心存储器的系统方块图；
图2是根据本发明的一实施例所述的存储器电源管理方块图；
图3是根据本发明的一实施例显示的电源处理方法的流程图。附图标号说明：
100、300 处理器
110、310 第一核心
111、311 第二核心
120 第一L1快取
121 第二L1快取
130 第一L2快取
131 第二L2快取
140、320 第一数据总线
141、321 第二数据总线
200、400 存储器
210、410 第一存储器单元
211、411 第二存储器单元
420 第一存储器接口
421 第二存储器接口
430 第一储存阵列
431 第二储存阵列
440 第一电压调节器
441 第二电压调节器
442 第三电压调节器
450 上电检测装置
460 控制器
VDD1 第一供应电压
VDD2 第二供应电压
VEST 外部电压
VREF 参考电压
SEXT 控制信号
SI1 第一内部信号
SI2 第二内部信号
SI3 第三内部信号
S0、S1、S2 步骤
S3、S4、S5 步骤
S6、S7 步骤
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
图1是根据本发明的一实施例所示的多核心处理器与多核心存储器的系统方块图。如图1所示，处理器100包括第一核心110以及第二核心111，第一L1快取120耦接至第一核心110以及第一L2快取130，其中第一L1快取120以及第一L2快取130专属第一核心110所用。第二L1快取121耦接至第二核心111以及第二L2快取131，同样的第二L1快取121以及第二L2快取131专属第二核心111所用。根据本发明的一实施例，处理器100制作于一芯片上。
存储器200包括两个独立的存储器单元，分别为第一存储器单元210以及第二存储器单元211。其中，第一核心110通过第一数据总线140与第一存储器单元210相互沟通；同样的第二核心111通过第二数据总线141与第二存储器单元211沟通。根据本发明的一实施例，存储器200与处理器100相同，同样制作于单一芯片上，存储器200制作于单一芯片上的好处是第一存储器单元210以及第二存储器单元211之间的沟通较为方便与容易。相较于第一存储器单元210以及第二存储器单元211制作于不同芯片，第一存储器单元210以及第二存储器单元211之间许多控制信号会变得相当麻烦而产生额外的成本。此外，制作于不同芯片也伴随整体系统面积与体积的增加，不利于小型化与轻量化的应用系统。基于相同的想法，处理器100与存储器200亦可制作于单一芯片以节省成本。
图2是根据本发明的一实施例所述的存储器电源管理方块图。如图2所示，存储器400包括第一存储器单元410以及第二存储器单元411，其中第一存储器单元410包括第一存储器接口420以及第一储存阵列430，第二存储器单元411包括第二存储器接口421以及第二储存阵列431。处理器300的第一核心310以及第二核心311，分别经由第一数据总线320以及第二数据总线321耦接至第一存储器接口420以及第二存储器接口421与存储器400的第一存储器单元410以及第二存储器单元411沟通，进而存取第一储存阵列430以及第二储存阵列431。在图2中，处理器300以及存储器400分别对应至图1的处理器100以及存储器200，第一数据总线320以及第二数据总线321分别对应至图1的第一数据总线140以及第二数据总线141。
如图2所示，存储器400更包括第一电压调节器440、第二电压调节器441以及第三电压调节器442。当上电检测装置(power-on detector)450检测到外部电压VEST时，上电检测装置450检测外部电压VEST是否高于最低操作电压再将外部电压VEST传送至整个存储器。根据本发明的一实施例，存储器400的工作电压为5V，外部电压VEST一开始由0V缓慢爬升至5V而提供至存储器400，为了确保存储器400内部的逻辑状态正常，当外部电压VEST达到存储器400最低工作电压2V时，上电检测装置450将外部电压VEST已达到最低工作电压的结果提供至存储器400的内部电路，并开始内部电路的运作，以避免开机时造成存储器400的逻辑状态不正常。
根据本发明的一实施例，在上电检测装置450检测外部电压VEST已达到最低工作电压后，第一电压调节器440提供第一供应电压VDD1至第一存储器单元410的第一存储器接口420以及第一储存阵列430，第二电压调节器441提供第二供应电压VDD2至第二存储器单元411的第二存储器接口421以及第二储存阵列431，第三电压调节器442用以产生参考电压VREF提供给第一电压调节器440以及第二电压调节器441使用。
控制器460接收上电检测装置450所提供的外部电压比较结果以及控制信号SEXT，产生第一内部信号SI1、第二内部信号SI2以及第三内部信号SI3，分别用以独立地使能或失能第一电压调节器440、第二电压调节器441以及第三电压调节器442。根据本发明的一实施例，控制信号SEXT可经由一内部解码器将一组外部控制指令转换而成。根据本发明的另一实施例，控制信号SEXT是根据一外部信号线而决定。
根据本发明的一实施例，控制器460可同时使能第一电压调节器440以及第二电压调节器441，或是使能第一电压调节器440以及第二电压调节器441其中一者，亦或是同时失能第一电压调节器440以及第二电压调节器441。由于第三电压调节器442用以提供参考电压VREF至第一电压调节器440以及第二电压调节器441，因此当第一电压调节器440以及第二电压调节器441的任一者使能时，第三电压调节器442则必须维持使能的状态，待第一电压调节器440以及第二电压调节器441皆失能时，才可失能第三电压调节器442。
根据本发明的一实施例，为了使得电路失能后在使能维持正确的逻辑状态，控制器460输出的第一内部信号SI1以及第二内部信号SI2，分别提供至第一存储器接口420与第一储存阵列430以及第二存储器接口421与第二储存阵列431，作为一重置信号。
图3是根据本发明的一实施例显示的电源处理方法的流程图。在此，图3的流程将搭配图2说明。一开始，外部电压VEST提供至存储器400(步骤S0)；当外部电压VEST判定大于最低操作电压时，使能第一电压调节器、第二电压调节器以及第三电压调节器(步骤S1)；决定是否失能第一存储器单元410以及第二存储器单元411任一者(步骤S2)；若决定失能第一存储器单元410以及第二存储器单元411任一者时，失能对应第一存储器单元410的第一电压调节器440或对应第二存储器单元411的第二电压调节器441，并持续使能第三电压调节器442(步骤S3)；若决定不失能第一存储器单元410以及第二存储器单元411任一者时，则维持步骤S1的状态；接着，决定是否同时失能第一存储器单元410以及第二存储器单元411(步骤S4)；若决定同时失能第一存储器单元410以及第二存储器单元411时，失能第一电压调节器440、第二电压调节器441以及第三电压调节器442(步骤S5)；若否，则维持步骤S3的状态。当第一存储器单元410以及第二存储器单元411皆被失能时，决定是否使能第一存储器单元410以及第二存储器单元411的任一者(步骤S6)。若否，则维持步骤S5；若决定使能第一存储器单元410以及第二存储器单元411的任一者时，则再决定是否同时使能第一存储器单元410以及第二存储器单元411(步骤S7)。若决定同时使能第一存储器单元410以及第二存储器单元411时，则回到步骤S1；若否，则回到步骤S3。
本发明的电源处理装置以及方法，在存储器多核心化时，可以实现对电源进行管理，以维持存储器的工作效能。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种电源处理装置，其特征在于，适用于一存储器装置，其中所述存储器装置包括一第一存储器单元以及一第二存储器单元，所述第一存储器单元包括一第一存储器接口以及一第一储存阵列，所述第二存储器单元包括一第二存储器接口以及一第二储存阵列，所述电源处理装置包括：
一第一电压调节器，接收一外部供应电源的一供应电压以及一参考电压，并提供一第一内部电压至所述第一存储器单元；
一第二电压调节器，接收所述外部供应电源的所述供应电压以及所述参考电压，并提供一第二内部电压至所述第二存储器单元；
一第三电压调节器，产生所述参考电压；以及
一控制器，根据一控制信号产生一第一内部信号、一第二内部信号以及一第三内部信号，分别用以独立地使能或失能所述第一电压调节器以及所述第二电压调节器以及所述第三电压调节器；
其中，所述控制器将所述第一内部信号提供至所述第一存储器接口与所述第一储存阵列作为重置信号，将所述第二内部信号提供至所述第二存储器接口与所述第二储存阵列作为重置信号。
2.根据权利要求1所述的电源处理装置，其特征在于，更包括一内部解码器，用以将一外部控制指令转换成所述控制信号。
3.根据权利要求1所述的电源处理装置，其特征在于，更包括一上电检测装置，所述上电检测装置检测所述外部供应电源的所述供应电压是否高于一最低操作电压，并产生一外部电压比较结果，其中，当所述外部供应电源的所述供应电压高于所述最低操作电压时，所述控制器使能所述第一电压调节器以及所述第二电压调节器以及所述第三电压调节器。
4.根据权利要求1所述的电源处理装置，其特征在于，
在一第一状态时，所述控制器使能所述第一电压调节器且使能所述第二电压调节器；
在一第二状态时，所述控制器失能所述第一电压调节器且使能所述第二电压调节器；
在一第三状态时，所述控制器使能所述第一电压调节器且失能所述第二电压调节器；以及
在一第四状态时，所述控制器失能所述第一电压调节器且失能所述第二电压调节器。
5.根据权利要求4所述的电源处理装置，其特征在于，
在所述第一状态时，所述控制器使能所述第三电压调节器；
在所述第二状态时，所述控制器使能所述第三电压调节器；
在所述第三状态时，所述控制器使能所述第三电压调节器；以及
在所述第四状态时，所述控制器失能所述第三电压调节器。
6.一种电源处理方法，适用于一存储器装置，其特征在于，所述存储器装置包括一第一存储器单元以及一第二存储器单元，所述第一存储器单元包括一第一存储器接口以及一第一储存阵列，所述第二存储器单元包括一第二存储器接口以及一第二储存阵列，步骤包括：
利用一第三电压调节器接收一外部供应电源的一供应电压而输出一参考电压；
利用一第一电压调节器接收一所述外部供应电源的一所述供应电压以及所述参考电压，并提供一第一内部电压至所述第一存储器单元；
利用一第二电压调节器接收所述外部供应电源的所述供应电压以及所述参考电压，并提供一第二内部电压至所述第二存储器单元；
根据一控制信号产生一第一内部信号、一第二内部信号以及一第三内部信号，分别用以独立地使能或失能所述第一电压调节器以及所述第二电压调节器以及所述第三电压调节器；以及
将所述第一内部信号提供至所述第一存储器接口与所述第一储存阵列作为重置信号，将所述第二内部信号提供至所述第二存储器接口与所述第二储存阵列作为重置信号。
7.根据权利要求6所述的电源处理方法，其特征在于，步骤更包括将一外部控制指令转换成所述控制信号。
8.根据权利要求6所述的电源处理方法，更包括：
检测所述外部供应电源的所述供应电压是否高于一最低操作电压，并产生一外部电压比较结果；以及
当所述外部供应电源的所述供应电压高于所述最低操作电压时，使能所述第一电压调节器以及所述第二电压调节器以及所述第三电压调节器。
9.根据权利要求6所述的电源处理方法，其特征在于，
在一第一状态时，使能所述第一电压调节器且使能所述第二电压调节器；
在一第二状态时，失能所述第一电压调节器且使能所述第二电压调节器；
在一第三状态时，使能所述第一电压调节器且失能所述第二电压调节器；以及
在一第四状态时，失能所述第一电压调节器且失能所述第二电压调节器。
10.根据权利要求9所述的电源处理方法，其中
在所述第一状态时，使能所述第三电压调节器；
在所述第二状态时，使能所述第三电压调节器；
在所述第三状态时，使能所述第三电压调节器；以及
在所述第四状态时，失能所述第三电压调节器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310182056.9A CN104167217B (zh) | 2013-05-16 | 2013-05-16 | 电源处理装置以及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310182056.9A CN104167217B (zh) | 2013-05-16 | 2013-05-16 | 电源处理装置以及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104167217A CN104167217A (zh) | 2014-11-26 |
| CN104167217B true CN104167217B (zh) | 2018-10-30 |
Family
ID=51910997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310182056.9A Active CN104167217B (zh) | 2013-05-16 | 2013-05-16 | 电源处理装置以及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104167217B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10049719B1 (en) * | 2017-06-12 | 2018-08-14 | Nanya Technology Corporation | Voltage system and method for operating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101751976A (zh) * | 2008-12-18 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 一种集成电路结构及应用该结构的芯片组 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549945B1 (ko) * | 2003-07-22 | 2006-02-07 | 삼성전자주식회사 | 내부전원 전압발생회로 |
| KR100715147B1 (ko) * | 2005-10-06 | 2007-05-10 | 삼성전자주식회사 | 전류소모를 감소시키는 내부전원전압 발생회로를 가지는멀티칩 반도체 메모리 장치 |
| KR101094947B1 (ko) * | 2010-02-26 | 2011-12-15 | 주식회사 하이닉스반도체 | 반도체 집적회로 |
| KR101239682B1 (ko) * | 2010-12-29 | 2013-03-06 | 에스케이하이닉스 주식회사 | 내부전압생성회로 및 반도체 집적회로 |
-
2013
- 2013-05-16 CN CN201310182056.9A patent/CN104167217B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101751976A (zh) * | 2008-12-18 | 2010-06-23 | 台湾积体电路制造股份有限公司 | 一种集成电路结构及应用该结构的芯片组 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104167217A (zh) | 2014-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102235055B1 (ko) | 미세 입도의 리프레시 | |
| KR102444201B1 (ko) | 플랫폼 마지닝 및 디버그를 위한 소프트웨어 모드 레지스터 액세스 | |
| EP2973571B1 (en) | A memory system | |
| JP6322838B2 (ja) | システム・オン・チップにおけるメモリアクセスの電力管理 | |
| US10429915B2 (en) | Enhanced dynamic memory management with intelligent current/power consumption minimization | |
| US7870400B2 (en) | System having a memory voltage controller which varies an operating voltage of a memory and method therefor | |
| US20090089543A1 (en) | Integrated circuit performance improvement across a range of operating conditions and physical constraints | |
| CN103543815A (zh) | 信息处理设备和信息处理方法 | |
| US9256279B2 (en) | Multi-element memory device with power control for individual elements | |
| US20170102894A1 (en) | System and method for retaining dram data when reprogramming reconfigurable devices with dram memory controllers incorporating a data maintenance block colocated with a memory module or subsystem | |
| CN109285573B (zh) | 动态随机存取存储器及其电力管理方法 | |
| US20160179156A1 (en) | Hybrid power management approach | |
| CN104167217B (zh) | 电源处理装置以及方法 | |
| US20110138211A1 (en) | Apparatus and method for using multiple memories in a portable terminal | |
| CN106293825A (zh) | 一种基于硬件信号量的多核启动同步方法 | |
| JP7343257B2 (ja) | ホストシステム、方法、及び、システム | |
| US9256278B2 (en) | Devices and methods for multi-core memory | |
| CN103473094A (zh) | 多处理器高安全启动的异构系统及其启动方法 | |
| CN106708239A (zh) | 一种功耗调整方法及装置 | |
| US20210191737A1 (en) | System and method for providing system level sleep state power savings | |
| CN101751355B (zh) | 能够启动事务的非易失性存储设备 | |
| TWI508092B (zh) | 電源處理裝置以及方法 | |
| CN105302745A (zh) | 高速缓冲存储器及其应用方法 | |
| CN113220628A (zh) | 面向电网异常检测的处理器和边缘计算装置 | |
| CN110136666A (zh) | 时序控制器及时序控制板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |