CN104145539A - 制造柔性电路的方法 - Google Patents

制造柔性电路的方法 Download PDF

Info

Publication number
CN104145539A
CN104145539A CN201380011859.6A CN201380011859A CN104145539A CN 104145539 A CN104145539 A CN 104145539A CN 201380011859 A CN201380011859 A CN 201380011859A CN 104145539 A CN104145539 A CN 104145539A
Authority
CN
China
Prior art keywords
substrate
layer
conductor layer
resist
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380011859.6A
Other languages
English (en)
Other versions
CN104145539B (zh
Inventor
飞利浦·约翰斯顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trackwise Designs Ltd
Original Assignee
Trackwise Designs Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trackwise Designs Ltd filed Critical Trackwise Designs Ltd
Publication of CN104145539A publication Critical patent/CN104145539A/zh
Application granted granted Critical
Publication of CN104145539B publication Critical patent/CN104145539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B5/00—Presses characterised by the use of pressing means other than those mentioned in the preceding groups
    • B30B5/04—Presses characterised by the use of pressing means other than those mentioned in the preceding groups wherein the pressing means is in the form of an endless band
    • B30B5/06—Presses characterised by the use of pressing means other than those mentioned in the preceding groups wherein the pressing means is in the form of an endless band co-operating with another endless band
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B32B37/1027—Pressing using at least one press band
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种制造多层柔性电路的方法包括提供第一柔性衬底和第二柔性衬底，每个柔性衬底包括导体层和绝缘体层。第一衬底的导体层是图案化导体层。使用双带压机将第一衬底和第二衬底层压在一起，第一衬底和第二衬底以连续工艺移动穿过双带压机。该方法可以包括使用蚀刻方法图案化第一衬底的导体层和/或第二衬底的导体层，该蚀刻方法包括通过对相邻的和/或重叠的区域进行多次曝光使导体层上的干膜抗蚀剂曝光形成图案。

Description

制造柔性电路的方法
技术领域
本发明涉及一种制造柔性电路的方法。更具体地讲，本发明涉及一种适于制造任意长度的多层柔性电路的方法。
背景技术
柔性电路板(PCB)是已知的，通常包括薄的柔性电气绝缘层(例如，聚酯、聚酰亚胺、热塑性塑料)，该绝缘层上设有图案化电气导电层(例如，铜)。可以在导电层上方设置另一个保护盖层以保护导电层，该盖层具有孔隙来提供通向导电层的电气入口。
在柔性绝缘层的单侧具有单个导电层的单侧PCB可以通过以下方式制造：将铜层和聚酰亚胺层层压在一起；在所述铜层上沉积抗蚀剂涂层；通过平版印刷方法使抗蚀剂层图案化；蚀刻抗蚀剂层；剥离抗蚀剂并且施加盖层。在柔性绝缘层中以及/或者穿过柔性PCB的所有层可以形成孔。
层压导电层和绝缘层可以在图案化这些层之前通过将连续的未图案化的导体和绝缘体的片材进给到轧辊压机中来实现，该轧辊压机提供热量和压力给导体和绝缘体片材之间的粘合剂以便使导体和绝缘体粘结在一起。
双侧柔性PCB是已知的，其中导电层设置在柔性绝缘层的两侧上。为了制造双侧柔性PCB，连续的未图案化片材首先被层压在一起以形成导体-绝缘体-导体层结构。随后通过在柔性PCB的两侧执行上述图案化过程使两侧上的导电层图案化。可以形成导电通路以提供在两个导电层之间的电气连接。
通过使用静止压机将单侧或双侧柔性PCB层压在一起可以形成多层PCB。因此这种多层PCB包括至少两个导电层和至少两个柔性绝缘层。
相对于可以使用连续工艺实现的层压未图案化覆盖层，要求层压多个柔性PCB(均具有图案化导电层)，并且通常要求热量和压力持续更长的时间。因此通常使用静止压机进行多层PCB的层压，并且使用适当粘合剂的典型固化循环可能会超过一个小时。在这种长时间层压中使用的静止压机的尺寸目前限制了多层柔性PCB的最大尺寸。
柔性PCB可以用作线束的替代物。在许多这种应用中，多层柔性PCB是合适的，例如，由于它们提供屏蔽电磁干扰，并且/或者通过堆叠提供更大密度的导电通道的潜力。一些航天应用要求线束总长度比平压机通常能够适应的长度更长。尽管几个多层柔性PCB可以串联，但是连接器形成潜在的故障点，并且可能产生问题。
本申请人认为轧辊压机不适用于将多层柔性PCB的组成层层压在一起。电路图导致层厚在宽度(垂直于辊压机的运动方向)上并且沿着长度(平行于辊压机的运动方向)发生变化。轧辊施加与厚度有关的线性力，而不是固定的压力，厚度的这种变化导致线性力发生变化并且容易干扰粘结的这些层，从而导致未对齐和/或层折皱。
WO 2008/150622公开了一种制造任意长度的多层柔性电路的方法，所述方法通过使用连续层压过程使得多个绝缘层与多个导电层结合。WO 2008/150622教导了一种方法，所述方法通过使绝缘材料和导电材料的自支承交替层穿过辊子并且将这些层层压在一起而使这些层结合，其中这些层上的通孔用于维持这些层之间的对齐。WO 2008/150622未公开使这些层结合的层压方法，并且没有披露适用于结合多个图案层的方法。此外，WO 2008/150622的方法不适用于包括多个单独的(即，分离的)区域的层，因为每个层在结合在一起之前单独穿过辊子。根据WO 2008/150622的启示，包括多个单独的区域的层因此会在层压之前分离。
US 2001/0018796公开了一种制造多层电路结构的方法，其中两个电路衬底通过在施加热量和压力的同时穿过在辊子元件与主体之间的辊隙而结合在一起。电路衬底设有加工孔，辊子元件上的加工销穿过加工孔啮合，从而在衬底结合时维持衬底之间的对齐。如上所述，本申请人认为这种类型的热辊层压过程不适用于对具有从图案化导电层得到的拓扑结构的PCB进行层压。
因此需要一种制造任意长度的多层柔性PCB的方法，该PCB能够适应由不连续的、不规则的和/或图案化导电层得到的拓扑结构。
发明内容
在一个方面，一种制造多层柔性电路的方法，包括：提供第一柔性衬底和第二柔性衬底，每个所述第一柔性衬底和所述第二柔性衬底包括导体层和绝缘体层，所述第一衬底的导体层是图案化导体层；并且使用双带压机将所述第一衬底和所述第二衬底层压在一起，所述第一衬底和所述第二衬底以连续工艺移动穿过所述双带压机。所述方法可以包括使用蚀刻方法图案化所述第一衬底的导体层和/或所述第二衬底的导体层，所述蚀刻方法包括通过对相邻的和/或重叠的区域进行多次曝光使所述导体层上的干膜抗蚀剂曝光形成图案。
双带压机可以看成是在两个相对的带的相邻区域上施加压力或力的压机，在两个带之间挤压材料。带可以同步运动使得带在挤压材料时输送材料。两个带可以是连续的，从而可以连续不断地输送并挤压两者之间的材料。双带压机可以包括至少两个相对的带，并且可以另外包括其他带，或者其他多对相对的带。
双带压机可以包括等压区。
双带压机可以包括等容区。
所述第一衬底可以设有对齐特征，所述对齐特征用于后续对齐其他的层或衬底。所述对齐特征可以包括通孔。所述对齐特征可以设置在所述第一衬底的任一端。可以沿着所述衬底的长度以规则间距设置所述对齐特征。
所述方法可以进一步包括在将所述第一衬底和所述第二衬底层压在一起之前使所述第一衬底和所述第二衬底对齐的步骤。对齐所述衬底可以包括使用所述对齐特征。
所述方法可以包括在将所述第一衬底和所述第二衬底层压在一起之前使所述第一衬底和所述第二衬底固定在一起的步骤。固定可以包括将所述第一衬底局部焊接在所述第二衬底上。
所述方法可以包括将外导体层与所述第一衬底和所述第二衬底设置在一起，并且随后将其与所述第一衬底和所述第二衬底层压在一起，从而形成所述柔性电路的外导体层。
所述方法可以进一步包括图案化导体层的以下步骤：将干膜抗蚀剂层压在所述导体层上：使所述抗蚀剂曝光以形成图案；使所述抗蚀剂显影；蚀刻所述导体层，从而根据所述显影的抗蚀剂使所述导体层图案化；并且剥离所述抗蚀剂层。
曝光可以包括在所述抗蚀剂层上对齐光掩膜。多个重叠的并且/或者相邻的光掩膜可以在抗蚀剂层上对齐。曝光可以包括对抗蚀剂层的相邻区域进行多次曝光。
曝光可以包括使用激光直接成像。所述方法可以包括使所述衬底在静止的激光直接成像设备下方运动以便以连续工艺曝光所述抗蚀剂。
所述衬底可以以逐步方式在激光直接成像设备下方运动以曝光所述抗蚀剂。激光直接成像设备可以在静止的衬底上方移动。
对齐特征可以被图案化在所述导体层中。所述导体层中的所述对齐特征可以用于在后续导体层的图案化中对齐。
所述图案化导体层可以包括多个单独的(电气分离的)导体区域。所述图案化导体层可以不是自支承的。所述图案化导体层可以是不连续的。所述导体层的图案化可以是不规则的。所述图案化导体层可以被设置以形成回路。
所述衬底的每个部分可以在层压期间受到预定循环的热量和压力。所述循环可以具有至少10分钟的持续时间。所述循环可以具有至少1小时的持续时间。
所述压机可以包括多个区域，每个区域在层压期间作用预定温度和/或压力给所述衬底。所述压机的中央区域作用的温度和压力可以高于与所述压机的入口相邻的区域所作用的温度和压力，并且/或者高于与所述压机的出口相邻的区域所作用的温度和压力。
所述第二衬底的导体层可以在将所述第一衬底和所述第二衬底层压在一起之前被图案化。
所述第二衬底的导体层可以在将所述第一衬底和所述第二衬底层压在一起之后被图案化。所述外导体层可以在将所述第一衬底和所述第二衬底层压在一起之后被图案化。所述第一衬底和/或所述第二衬底可以包括多个导电层。所述第一和/或所述第二衬底可以包括双侧衬底，每个所述双侧衬底包括第一导电层和第二导电层，并且在所述第一导电层与所述第二导电层之间具有绝缘层。至少三个衬底可以层压在一起，所以所述方法可以包括使第三个衬底和任选的额外的这种衬底与所述第一衬底和所述第二衬底层压在一起。
在相邻的衬底和/或层层压在一起之前在所述相邻的衬底和/或层之间可以设置粘结膜。
所述外导体层可以在与所述第一衬底和所述第二衬底层压在一起之后被图案化。
术语“连续工艺”旨在包括使第一衬底和第二衬底在压机中保持静止一段预定时间的工艺作为连续工艺的一部分。
在另一方面，一种制造多层柔性电路的方法包括：提供第一柔性衬底和第二柔性衬底，每个所述第一柔性衬底和所述第二柔性衬底包括导体层和绝缘体层，所述第一衬底的导体层是图案化导体层；将所述第一衬底和所述第二衬底固定在一起；使用双带压机层压所述第一衬底和所述第二衬底，所述第一衬底和所述第二衬底以连续工艺移动穿过所述双带压机；并且通过以下步骤图案化所述第一衬底的导体层和/或所述第二衬底的导体层：将干膜抗蚀剂层压在所述导体层上：使所述抗蚀剂曝光以形成图案，其中曝光包括对抗蚀剂层的相邻区域进行多次曝光；使所述抗蚀剂显影；蚀刻所述导体层，从而根据所述显影的抗蚀剂使所述导体层图案化；并且剥离所述抗蚀剂层。
提出了一种用于生产任意长度的多层柔性印刷电路板的方法，所述方法包括以下步骤：
在有限区域内：通过常规装置在绝缘体层上沉积和/或图案化金属层并且形成对齐特征；
步进并重复沉积/图案化操作，使用所述对齐特征使所述图案化操作对齐以形成任意长度的图案化组成层(衬底)；
重复所述步进的沉积/图案化操作以形成多个任意长度的组成层(衬底)；
使用所述对齐特征对齐所述组成层(衬底)；
使用连续层压过程(例如，使用等压压机)使所述组成层(衬底)层压在一起，从而形成任意长度的多层柔性PCB。
所述组成层可以在绝缘体的两侧上包括图案化金属层。步进和重复过程可以包括将沉积和/或图案化的有限区域进行重叠。所述对齐特征可以是通孔。
使用对齐特征可以包括重叠对齐特征并且通过这些对齐特征固定并且/或者铆接从而以适当的相对对齐的方式固定这些层。应力消除特征可以包括在组成层中。
附图说明
图1示出了根据本发明的第一实施例的工序(a)至(g)的第一子集。
图2示出了根据本发明的第一实施例的工序(h)至(k)的第二子集。
图3示出了根据本发明的第一实施例的工序(l)至(n)的第三子集。
图4示出了根据本发明的第二实施例的工序(a)至(h)的第一子集。
图5示出了根据本发明的第二实施例的工序(i)至(l)的第二子集。
图6示出了根据本发明的第二实施例的工序(m)至(n)的第三子集。
图7示出了根据本发明的实施例的曝光方法。
图8示出了根据本发明的实施例的等压压机的示意图。
具体实施方式
根据第一实施例，可以生产任意长度的多层柔性PCB的方法总结为以下工序(a)至(k)，以下参照图1至图3进行描述。
应当理解，为了简单起见，图1至图8未示出通过层压第一和第二衬底10、20得到的拓扑结构，而是将每个层图示为平面。例如，在实践中，以下引入的粘结膜5会部分回流以使图案化的导电层的拓扑结构部分平坦化，并且覆盖在拓扑结构上的层会弯曲以适应拓扑结构；为了简单起见，在图中并未示出。
根据第一实施例的方法以(a)适当长度的第一预层压衬底10开始，该衬底包括在连续的未图案化的绝缘体层1上的未图案化的连续金属导电层2。这种衬底10对技术人员来说是熟知的，并且这种衬底的长度基本上不受限制，是以连续工艺生产的。举例来说，将参照任意长度的衬底10来描述该方法。
在下一步(b)中，在衬底10上钻出对齐孔3，该对齐孔3用于后续工序的对齐。随后，使用适于任意长度的衬底10的水平连续传送过程来清洁第一衬底10。
在步骤(c)中，使用能够适应任意长度的衬底10的水平连续传送过程将干膜光敏抗蚀剂4层压在金属层2上。随后，通过将抗蚀剂4曝光于光图案并使抗蚀剂显影(步骤(d))来图案化抗蚀剂4。
一种曝光抗蚀剂层4的方法是使用光掩膜选择性地遮挡照射抗蚀剂的泛光源。光掩膜可以是在曝光期间放置成与抗蚀剂层接触的具有不透明印刷图案层的透明薄膜。
难以获得非常长的光掩膜，光掩膜的最大长度通常局限于例如小于3m。根据图7所示的本发明的实施例，通过设置彼此对齐并且与底层衬底对齐的多个重叠或相邻的光掩膜14、15可以得到图案化长衬底上的抗蚀剂层。在这种情况下，可以设置第一光掩膜14和第二光掩膜15，每个光掩膜具有与衬底10中的对齐孔3对应的特征。第一光掩膜14可以用衬底10上的对齐孔3来对齐，并且第二光掩膜15可以用衬底10上的对齐孔3来对齐。检查中央重叠区16是否对齐的方式可以为：参照每个光掩膜的重叠特征以及使用透明带(未示出)封在一起的光掩膜14、15之间的接口来确保维持对齐。随后通过曝光组合的光掩膜14、15(并且随后曝光抗蚀剂的图案)可以使抗蚀剂4曝光于适当波长的基本上均匀的照明17。
这可以通过使衬底10从固定光源下通过，通过使用具有与衬底10相同区域的光源，或者通过随后曝光衬底的不同部分区域来实现。在一个实施例中，在第一操作中曝光抗蚀剂图案的一半，并且在第二操作中曝光抗蚀剂图案的另一半。
应当理解，组合多个相邻的光掩膜并且执行连续曝光或多次曝光使长度不受限制的抗蚀剂层能使用尺寸均受限的多个光掩膜和曝光区域来图案化。
可替代地，延伸超过衬底10的整个区域的单个光掩膜可以在曝光于抗蚀剂之前设置成与抗蚀剂层4接触。
在通过光掩膜曝光的另外的替代方式中，可以使用激光直接成像(LDI)工艺来曝光抗蚀剂4，其中激光在不需要光掩膜的情况下照射抗蚀剂4的图案。通过现场拼接可以在相邻的或重叠的区域中顺序进行LDI。可替代地，通过使用扫描LDI设备可以实施抗蚀剂4的LDI，衬底10在连续工艺中在扫描LDI设备下方移动，从而使任意长度的抗蚀剂层4能被图案化。可替代地，激光直接成像设备可以在静止的衬底10上移动以曝光抗蚀剂。
通过在衬底的运动方向上静止的激光直接成像设备下方以恒定速度移动衬底可以实施抗蚀剂的连续激光直接成像。随着在激光直接成像设备下方移动衬底，静止的LDI设备可以用激光扫描衬底(与衬底运动方向垂直)。可替代地，衬底可以在静止的激光直接成像设备下方以逐步方式运动。在LDI过程中可以使用衬底中的对齐特征(例如，孔)来确保成像的位置精确，两者均在曝光的区域以及随后对齐的相邻区域中。
连续的激光直接成像过程可以每次只曝光一侧的抗蚀剂。按照这种方法，连续激光直接成像可以用基准或对齐目标来标记电路，所述基准或对齐目标用于对齐第二侧的成像。
可替代地，连续激光直接成像过程可以同时曝光两侧的抗蚀剂。
在下一个步骤(e)中，使用水平连续工艺(适用于任意长度的衬底)使曝光的抗蚀剂4显影，使底层金属2被蚀刻成对应的图案，并且剥离抗蚀剂4。
在步骤(f)中，具有与衬底10基本相同的延伸长度的粘结膜5被钻孔或者借助于与对齐孔3对应的通孔被图案化，并且被放置成与图案化的金属层2接触(步骤(g))。
另一个衬底20具有与第一衬底基本上相同的尺寸，包括未图案化的连续的金属层6和金属层7。在第二衬底20中钻出与第一衬底10中的对齐孔3对应的对齐孔3。在步骤(h)中，第二衬底20设置在粘结膜5的顶部，并且使用对齐孔3与第一衬底10对齐并且被固定成与第一衬底对齐。
将加工销插入穿过第一和第二衬底10、20的对齐孔3的对齐过程用于对齐。在随后的加工操作中，加工销可能是个问题，并且为了在不需要对齐孔中的加工销的情况下在挤压期间维持对齐，第一衬底10和第二衬底20在挤压之前在多个位置焊接在一起。这可以通过在每个位置施加局部热量和压力来实现，从而在每个位置使粘结膜5回流和固化。然后可以去除加工销以防止加工销与加工过程干涉。
在步骤(i)中，如图8所示，组装的第一衬底10和第二衬底20通过穿过双带压机50而被随后挤压并层压在一起。应当理解，为了简单起见，图8中未图示第一衬底10的导电层2的拓扑结构。举例来说，在US4485733中描述了一种双带压机。
应当理解，双带压机可以配备有多个区域，这些区域被配置成通过不同的机构施加不同水平的压力和温度。双带压机可以被配置成包括等压区，在等压区中，在两条带之间施加基本上恒定的预定压力和温度。双带压机还可以被配置成包括等容区，在等容区中压力基本上取决于层厚。具有等容区的双带压机可以例如包括循环辊、固定辊和滑瓦。具有等压区的双带压机可以例如包括通过相邻的带施加压力和热量的充油加压区。应当理解双带压机可以包括等容区和等压区。
在使粘结膜5回流并固化的连续工艺中通过压机50来进给组装的第一衬底10、粘结膜5和第二衬底20，从而将第一衬底10和第二衬底20层压在一起。
根据实施例，双带压机包括多个等压区51至56，每个等压区均设置成施加特定的压力和温度。这些区的尺寸和数量、它们特定的压力和温度以及带的运动速度限定多层电路在运动穿过压机时所经历的环境或层压结构。应当理解，这些区的最佳压力和温度以及带的运动速度会由于不同的多层设计和不同的粘结膜而变化。
在一个特定实施例中，多个区51至56可以设置成施加相同的特定压力，其中51至55区设置成施加第一温度，并且56区设置成施加第二温度。第一温度可以超过150℃。第二温度可以低于第一温度。第二温度可以低于100℃。特定的压力可以在5巴与100巴之间。特定的压力可以超过20巴。
总层压循环可以大约为110分钟。
使用双带压机50允许任意长度的第一衬底10和第二衬底20层压在一起。双带压机50允许使用长层压循环，在此期间，长时间施加基本上均匀的压力和温度。相比之下，使用热辊的层压工艺在层压材料穿过辊子时提供变化的压力，并且在层压循环的最大持续时间方面受到限制。
作为在挤压之前将第一衬底10和第二衬底20对齐并固定在一起的替代方案，可以在挤压入口处设置自动对齐系统，类似于US 2001/0018796中所述。因此，第一衬底10和第二衬底20在进行挤压时可以连续对齐，从而避免需要预对齐两个衬底10、20并将其焊接在一起。
在步骤(j)和(k)中，通过使用与用于图案化第一衬底10的金属层2的上述步骤相同的步骤，可以随后加工层压的第一和第二衬底10、20以图案化第二衬底20的金属层7。
可替代地，不是在图案化之前层压衬底20，而是在层压第一衬底10和第二衬底20之前图案化第二衬底20。
应当理解，上述过程可以用于图案化并组合任意数量的衬底，每个衬底均包括导体和绝缘体，还应当理解，在绝缘体层的任一侧上包括图案化的导体层的双侧衬底能够通过以下方式包括在完成的柔性PCB中：图案化绝缘体层每侧上的导体层(例如，通过使用上述图案化步骤)，然后通过在它们之间放置粘结膜并使用挤压工艺来结合衬底，如上所述。同样应当理解，并非必须图案化柔性PCB的所有金属层。未图案化金属层可能适用于某些应用，例如，用于电磁屏蔽和/或作为接地层。
在步骤(l)中，将盖层施加在曝光的外金属面上。
将至少两个衬底10、20层压在一起之后，在步骤(m)中在层压的衬底上钻孔以提供通向导电层的入口，并且在步骤(n)中使用激光烧蚀，例如，提供通向连接孔周围的掩埋导体的入口。例如通过电镀工艺(未示出)可以设置导电层之间的连接通路。
最后，例如通过通路工艺可以形成柔性印刷电路板的结构。
根据第二实施例，可以生产任意长度的多层柔性PCB的替代工艺总结如以下加工步骤(a)至(n)，将参照图4至图6进行描述。
此过程开始于：(a)适当长度的第一预层压衬底10，该第一预层压衬底10包括每侧具有连续的未图案化的金属导体层2A、2B的连续的未图案化的绝缘体层1。这种双侧衬底10是熟知的并且其长度基本上不受限制。
在下一个步骤(b)中，在衬底10上钻出对齐孔3，该对齐孔用于后续工序的对齐。随后，使用适于任意长度的衬底10的水平连续传送过程来清洁第一衬底10。
在步骤(c)中，使用能适应任意长度的衬底10的水平连续传送过程将干膜光敏抗蚀剂4层压在金属层2A上。随后，通过按照如上所述将抗蚀剂4曝光于光图案并使抗蚀剂显影(步骤(d))来图案化抗蚀剂。
在下一个步骤(e)中，使用水平连续工艺(适用于任意长度的衬底)使曝光的抗蚀剂4显影，使底层金属2A被蚀刻成对应的图案，并且剥离抗蚀剂4。
在步骤(f)中，重复此前的步骤(c)至(e)以图案化第一衬底10的第二金属层2B。
在替代方案中，可以在衬底10的两侧同时进行曝光和显影步骤(d)以及金属图案化步骤(e)，从而同时图案化金属层2A和2B。
在步骤(g)中，具有与衬底10基本相同的延伸长度的三个粘结膜5被钻孔或者借助于与对齐孔3对应的通孔被图案化。
第二衬底20和外金属层30、40具有与第一衬底10基本上相同的尺寸。第二衬底20包括每侧具有图案化金属层7A和7B的未图案化的连续绝缘层6。金属层7A和7B可以通过前述的工艺加以图案化。
在步骤(h)中，第一衬底10和第二衬底20以及外金属层30、40以对齐堆垛方式层叠，两者之间具有粘结膜5，从而产生以下布置(从下到上)：外金属40、粘结膜5、第一衬底10、粘结膜5、第二衬底20、粘结膜5和外金属30。
上述任意对齐方法可以用于在步骤(h)中在层结合时使这些层对齐。
应当理解，可以按照这种方式组合任意数量的图案化或未图案化的单侧或双侧衬底，包括一堆以粘结膜分隔开的n个衬底，每侧最外面还用粘结膜和金属层完成堆叠。
在步骤(i)中，使用上述方法的任意一种将层堆40、5、10、5、20、5、30对齐固定在一起。
在步骤(j)中，通过使组装的层堆40、5、10、5、20、5、30穿过双带压机50，随后被挤压并层压在一起以形成层压的衬底，如上所述。
在步骤(k)中，重复步骤(c)至(e)，从而使用上述方法的任意一种来图案化外金属层30、40。在步骤(l)中，可以随后施加盖层11。
在步骤(m)中在层压的衬底上钻孔以提供通向导电层的入口，并且在步骤(n)中使用激光烧蚀，例如，提供通向连接孔周围的掩埋导体的入口。例如通过电镀工艺(未示出)可以设置导电层之间的连接通路。
最后，例如通过通路工艺可以形成柔性印刷电路板的结构。
在不脱离由所附权利要求书所限定的本发明的范围的情况下，可以对上述布置进行多种其他修改和改变。
上述工艺与用于制造多层柔性PCB的常规固定挤压工艺的不同之处在于，上述工艺是连续的，并且因此适于制造任意长度，例如超过5m的长度的多层柔性PCB。
在使用静止压机的常规多层结构中，单个层可以通过使用加工销和加工孔用销连接起来，加工销在挤压期间容纳在压板的衬套中。US 2001/0018796讨论了可以使这种加工销适应热辊压机的方法。将第一衬底固定在第二衬底上的上述方法消除了在挤压期间对加工销的需求，从而克服了成功连续加工多层柔性PCB的重大障碍。
本文中公开的方法比用于单侧单层柔性PCB制造的现有连续工艺还具有的优势是便于生产任意长度的多层柔性PCB。这种多层柔性PCB具有优于单层或双侧PCB的多个优势，例如，有利于较小PCB的增大的导电通路密度以及提高的屏蔽性能和电流输送性能。
尽管热辊挤压机层压是容易理解且广泛使用的技术，但是它用于层压在辊子上均具有恒定的厚度的多个薄膜/织物/条带。热辊压机层压并不适合于层压任意一层和/或包括多个单独区域的层的厚度在辊子的宽度上变化的薄膜或衬底。在层压柔性PCB的过程中，图案化的导体层不具有恒定的厚度，具有由电路细节得到的拓扑结构，热辊压机层压因此不适于层压多层柔性PCB。辊对辊接触只提供窄峰值的温度和压力，不适合于层压具有拓扑结构的薄膜或衬底。
双带压机被开发用于层压厚度基本恒定的多个层，例如，在连续挤压期间通过施加基本均匀的压力来制造地板材料。本申请人认为双带压机允许在连续工艺中将不均匀厚度的衬底成功层压在一起。双带压机允许用于长时间挤压，并且本发明人认为这种过程能够实现与层压多层PCB的固定压机相同的挤压性能。尽管描述了具有等压双带压机的具体实施例，但是本发明不限于此，在替代实施例中考虑具有等容区的双带压机。
本文所述的方法适用于生产具有任意长度的多个不连续图案化金属层的柔性PCB。所述方法允许使用能适应不限长度的衬底的连续工艺将图案化柔性衬底层压在一起。
此外，公开了可以图案化抗蚀剂层的几种替代方法，包括适于在不限长度的衬底上连续图案化抗蚀剂的布置。

Claims (38)

1.一种制造多层柔性电路的方法，包括：
提供第一柔性衬底和第二柔性衬底，每个所述第一柔性衬底和所述第二柔性衬底包括导体层和绝缘体层，所述第一衬底的导体层是图案化导体层；
使用双带压机将所述第一衬底和所述第二衬底层压在一起，所述第一衬底和所述第二衬底以连续工艺移动穿过所述双带压机；并且
其中所述方法包括使用蚀刻方法图案化所述第一衬底的导体层和/或所述第二衬底的导体层，所述蚀刻方法包括通过对相邻的和/或重叠的区域进行多次曝光使所述导体层上的干膜抗蚀剂曝光形成图案。
2.根据权利要求1所述的方法，其中所述双带压机包括等压区。
3.根据权利要求1或2所述的方法，其中所述双带压机包括等容区。
4.根据前述权利要求的任一项所述的方法，其中所述第一衬底设有对齐特征，所述对齐特征用于后续对齐另一个层、衬底和/或后续过程。
5.根据权利要求4所述的方法，其中所述对齐特征包括通孔。
6.根据权利要求4或5所述的方法，其中所述对齐特征设置在所述第一衬底的任一端。
7.根据权利要求4至6的任一项所述的方法，其中沿着所述衬底的长度以规则间距设置所述对齐特征。
8.根据前述权利要求的任一项所述的方法，还包括以下步骤：在将所述第一衬底和所述第二衬底层压在一起之前使所述第一衬底和所述第二衬底对齐。
9.根据权利要求8所述的方法，当依据权利要求4时，其中所述对齐包括使用所述对齐特征。
10.根据前述权利要求的任一项所述的方法，还包括以下步骤：在将所述第一衬底和所述第二衬底层压在一起之前将所述第一衬底和所述第二衬底固定在一起。
11.根据权利要求10所述的方法，其中所述固定包括将所述第一衬底与所述第二衬底进行局部焊接。
12.根据前述权利要求的任一项所述的方法，其中外导体层与所述第一衬底和所述第二衬底设置在一起，并且随后与所述第一衬底和所述第二衬底层压在一起以形成所述柔性电路的外导体层。
13.根据前述权利要求的任一项所述的方法，其中图案化所述导体层包括：
首先将所述干膜抗蚀剂层压在所述导体层上：
使所述抗蚀剂曝光形成图案；
使所述抗蚀剂显影；
蚀刻所述导体层，从而根据所述显影的抗蚀剂使所述导体层图案化；并且
剥离所述抗蚀剂层。
14.根据权利要求13所述的方法，其中曝光包括在所述抗蚀剂层上对齐光掩膜。
15.根据权利要求14所述的方法，其中曝光包括使多个重叠的并且/或者相邻的光掩膜对齐以便使比每个所述光掩膜长的图案曝光。
16.根据权利要求1至13的任一项所述的方法，其中曝光包括使用激光直接成像。
17.根据权利要求16所述的方法，包括使所述衬底在静止的激光直接成像设备下方运动以便以连续工艺曝光所述抗蚀剂。
18.根据权利要求17所述的方法，其中所述衬底以逐步方式在激光直接成像设备下方运动以曝光所述抗蚀剂。
19.根据权利要求16所述的方法，其中激光直接成像设备在静止的衬底上方运动。
20.根据权利要求13至19的任一项所述的方法，其中对齐特征被图案化在所述导体层中。
21.根据权利要求20所述的方法，其中所述导体层中的所述对齐特征用于在后续导体层的图案化中对齐。
22.根据前述权利要求的任一项所述的方法，其中所述图案化导体层包括多个单独的导体区域。
23.根据前述权利要求的任一项所述的方法，其中所述图案化导体层是不连续的、不规则的和不自支承的至少一种。
24.根据前述权利要求的任一项所述的方法，其中所述图案化导体层被设置以形成回路。
25.根据前述权利要求的任一项所述的方法，其中所述衬底的每个部分在层压期间受到预定循环的热量和压力的作用。
26.根据权利要求25所述的方法，其中所述循环具有至少10分钟的持续时间。
27.根据权利要求26所述的方法，其中所述循环具有至少1小时的持续时间。
28.根据权利要求25至27的任一项所述的方法，其中所述压机包括多个区域，每个所述区域在层压期间作用预定温度和/或压力给所述衬底。
29.根据权利要求25至28的任一项所述的方法，其中所述压机的中央区域作用的温度和压力高于与所述压机的入口相邻的区域所作用的温度和压力，并且/或者高于与所述压机的出口相邻的区域所作用的温度和压力。
30.根据前述权利要求的任一项所述的方法，其中所述第二衬底的导体层在将所述第一衬底和所述第二衬底层压在一起之前被图案化。
31.根据权利要求1至29的任一项所述的方法，其中所述第二衬底的导体层在将所述第一衬底和所述第二衬底层压在一起之后被图案化。
32.根据权利要求12所述的方法，其中所述外导体层在将所述第一衬底和所述第二衬底层压在一起之后被图案化。
33.根据前述权利要求的任一项所述的方法，其中所述第一衬底和/或所述第二衬底包括多个导电层。
34.根据前述权利要求的任一项所述的方法，其中所述第一和/或所述第二衬底包括双侧衬底，每个所述双侧衬底包括第一导电层和第二导电层，在所述第一导电层与所述第二导电层之间具有绝缘层。
35.根据前述权利要求的任一项所述的方法，其中至少三个衬底层压在一起。
36.根据前述权利要求的任一项所述的方法，其中在相邻的衬底和/或层层压在一起之前在所述相邻的衬底和/或层之间设置粘结膜。
37.根据权利要求12所述的方法，其中所述外导体层在与所述第一衬底和所述第二衬底层压在一起之后被图案化。
38.一种制造多层柔性电路的方法，包括：
提供第一柔性衬底和第二柔性衬底，每个所述第一柔性衬底和所述第二柔性衬底包括导体层和绝缘体层，所述第一衬底的导体层是图案化导体层；
将所述第一衬底和所述第二衬底固定在一起；
使用双带压机层压所述第一衬底和所述第二衬底，所述第一衬底和所述第二衬底以连续工艺移动穿过所述双带压机；并且
通过以下步骤图案化所述第一衬底的导体层和/或所述第二衬底的导体层：
将干膜抗蚀剂层压在所述导体层上：
使所述抗蚀剂曝光形成图案，其中所述曝光包括对抗蚀剂层的相邻区域进行多次曝光；
使所述抗蚀剂显影；
蚀刻所述导体层，从而根据所述显影的抗蚀剂使所述导体层图案化；并且
剥离所述抗蚀剂层。
CN201380011859.6A 2012-02-02 2013-01-24 制造柔性电路的方法 Active CN104145539B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB1201806.5 2012-02-02
GBGB1201806.5 2012-02-02
GB201201806A GB2498994B (en) 2012-02-02 2012-02-02 Method of making a flexible circuit
PCT/GB2013/050147 WO2013114080A1 (en) 2012-02-02 2013-01-24 Method of making a flexible circuit

Publications (2)

Publication Number Publication Date
CN104145539A true CN104145539A (zh) 2014-11-12
CN104145539B CN104145539B (zh) 2018-04-27

Family

ID=45896511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380011859.6A Active CN104145539B (zh) 2012-02-02 2013-01-24 制造柔性电路的方法

Country Status (7)

Country Link
US (1) US9226410B2 (zh)
EP (1) EP2810543B1 (zh)
CN (1) CN104145539B (zh)
BR (1) BR112014019033B1 (zh)
CA (1) CA2862772C (zh)
GB (1) GB2498994B (zh)
WO (1) WO2013114080A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201313893D0 (en) * 2013-08-02 2013-09-18 Day Ian J Network servier flex rigid
CN104375382A (zh) * 2014-03-31 2015-02-25 中能柔性光电（滁州）有限公司 一种柔性导电膜图形化制造方法
US9568626B2 (en) 2014-06-12 2017-02-14 Pgs Geophysical As Flexible printed circuits in marine geophysical streamers
CN106793581B (zh) * 2016-11-18 2019-05-14 深圳崇达多层线路板有限公司 多层n+n叠构线路板压合定位方法
KR102530258B1 (ko) 2017-07-13 2023-05-08 셀링크 코포레이션 인터커넥트 회로 방법 및 장치
CN107241865B (zh) * 2017-07-19 2023-09-12 广东力兹微电气技术有限公司 制造柔性线路板的设备及其工艺
CA3083463A1 (en) 2019-06-14 2020-12-14 Hutchinson Aeronautique & Industrie Ltee Composite panel comprising an integrated electrical circuit and manufacturing method thereof
US11572929B2 (en) 2020-04-16 2023-02-07 Raytheon Company Vibration isolator and method of assembly using flex circuits
US11821938B2 (en) 2021-09-30 2023-11-21 Hamilton Sundstrand Corporation Rigid-flex printed circuit board including built-in diagnostic
WO2024092246A1 (en) * 2022-10-28 2024-05-02 Electroninks Writeables, Inc. Electronic component stickers and methods of use

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599128A (en) * 1983-11-25 1986-07-08 Kurt Held Process and apparatus for the continuous production of metal-clad laminates
CN85101038A (zh) * 1985-02-07 1986-08-27 总统机械有限公司 印刷电路板用金属叠层基底材料的生产方法
CN1035410A (zh) * 1988-02-10 1989-09-06 库尔特·海尔德 连续生产多层印刷电路板的装置
CN1125657A (zh) * 1993-01-23 1996-07-03 库特·海尔德 用于将杂散堆积的热塑性颗粒压实成带的方法和装置
JPH09314785A (ja) * 1996-05-27 1997-12-09 Matsushita Electric Works Ltd 金属箔張り積層板の製造方法及び製造装置
US6015607A (en) * 1995-06-28 2000-01-18 Fraivillig Materials Company Flexible laminates and method of making the laminates
CN101932439A (zh) * 2007-10-24 2010-12-29 宇部兴产株式会社 金属箔层叠聚酰亚胺树脂基板
CN102066073A (zh) * 2008-06-19 2011-05-18 帝人芳纶有限公司 制备聚烯烃薄膜的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4052603A (en) * 1974-12-23 1977-10-04 International Business Machines Corporation Object positioning process and apparatus
EP0087651B2 (de) 1982-02-27 1994-06-08 Kurt Held Vorrichtung zur Stützung der Pressbänder an wälzkörpergestützten Doppelbandpressen
DE3307057C2 (de) * 1983-03-01 1991-02-14 Held, Kurt, 7218 Trossingen Vorrichtung zur kontinuierlichen Herstellung kupferkaschierter Elektrolaminate
DE3413434A1 (de) 1984-04-10 1985-10-17 Dielektra GmbH, 5000 Köln Verfahren zum kontinuierlichen herstellen von kupferkaschiertem basismaterial fuer leiterplatten
US4659425A (en) * 1986-02-03 1987-04-21 Ibm Corporation Continuous process for the manufacture of printed circuit boards
EP0291629A3 (de) * 1987-05-16 1990-02-28 Aeg Isolier- Und Kunststoff Gmbh Verfahren zum kontinuierlichen Herstellen von bandförmigem Basismaterial
US5350621A (en) * 1992-11-30 1994-09-27 Allied-Signal Inc. System of electronic laminates with improved registration properties
DE59409539D1 (de) * 1993-07-07 2000-11-02 Heinze Dyconex Patente Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
US5976391A (en) * 1998-01-13 1999-11-02 Ford Motor Company Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same
US20010018796A1 (en) 1999-08-16 2001-09-06 Michael G. Lee Method of forming multilayer circuit structure
US7026436B2 (en) * 2002-11-26 2006-04-11 E.I. Du Pont De Nemours And Company Low temperature polyimide adhesive compositions and methods relating thereto
US7827682B2 (en) * 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
US20080295327A1 (en) 2007-06-01 2008-12-04 3M Innovative Properties Company Flexible circuit
WO2010090489A2 (ko) * 2009-02-06 2010-08-12 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법 및 적층체

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599128A (en) * 1983-11-25 1986-07-08 Kurt Held Process and apparatus for the continuous production of metal-clad laminates
CN85101038A (zh) * 1985-02-07 1986-08-27 总统机械有限公司 印刷电路板用金属叠层基底材料的生产方法
CN1035410A (zh) * 1988-02-10 1989-09-06 库尔特·海尔德 连续生产多层印刷电路板的装置
CN1125657A (zh) * 1993-01-23 1996-07-03 库特·海尔德 用于将杂散堆积的热塑性颗粒压实成带的方法和装置
US6015607A (en) * 1995-06-28 2000-01-18 Fraivillig Materials Company Flexible laminates and method of making the laminates
JPH09314785A (ja) * 1996-05-27 1997-12-09 Matsushita Electric Works Ltd 金属箔張り積層板の製造方法及び製造装置
CN101932439A (zh) * 2007-10-24 2010-12-29 宇部兴产株式会社 金属箔层叠聚酰亚胺树脂基板
CN102066073A (zh) * 2008-06-19 2011-05-18 帝人芳纶有限公司 制备聚烯烃薄膜的方法

Also Published As

Publication number Publication date
CA2862772C (en) 2020-07-14
BR112014019033A8 (pt) 2021-03-02
US20150108084A1 (en) 2015-04-23
GB2498994A (en) 2013-08-07
GB2498994B (en) 2014-03-19
US9226410B2 (en) 2015-12-29
EP2810543B1 (en) 2019-08-28
CA2862772A1 (en) 2013-08-08
EP2810543A1 (en) 2014-12-10
BR112014019033B1 (pt) 2022-02-08
GB201201806D0 (en) 2012-03-21
CN104145539B (zh) 2018-04-27
WO2013114080A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
CN104145539A (zh) 制造柔性电路的方法
EP1337136A2 (en) Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate
CN102056403B (zh) 印制线路板
DE102009002823A1 (de) Solarzelle, diese Solarzelle umfassendes Solarmodul sowie Verfahren zu deren Herstellung und zur Herstellung einer Kontaktfolie
KR101572916B1 (ko) 연경성회로기판 제조방법
TWI472277B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
US11570904B2 (en) Method for contacting and rewiring an electronic component embedded into a printed circuit board
CN103517558A (zh) 封装基板、其制作方法及封装结构
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
CN101466205B (zh) 电路板的制作方法
TW201410092A (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
DE102010049333A1 (de) Bandförmige Struktur sowie Verfahren und Vorrichtung zur Herstellung der bandförmigen Struktur
KR20050091785A (ko) 마이크로시스템의 제조방법
DE102009055031A1 (de) Solarzelle, diese Solarzelle umfassendes Solarmodul, Verfahren zu deren Herstellung und zur Herstellung einer Kontaktfolie
JP6158031B2 (ja) フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物
CN102170747B (zh) 押出式软性电路板、其制作方法及具有该电路板的条灯
TWI410186B (zh) 押出式軟性電路板、製作方法及具該電路板的條燈
TWI357290B (en) Structure with embedded circuit and process thereo
CN107567208A (zh) 一种印刷电路板制备方法及印刷电路板
CN117295260B (zh) 一种多层软硬结合印制电路板及其制作方法
CN103781284A (zh) 一种电路板制作方法
KR101445098B1 (ko) 비아 홀을 갖는 다층 직물 회로기판의 제조 방법.
JP2004281827A (ja) 配線板の製造方法
US9035191B2 (en) Printed circuit board and method for manufacturing the same
JP2002171032A (ja) 両面フレキシブルプリント基板用銅張積層板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant