CN106793581B - 多层n+n叠构线路板压合定位方法 - Google Patents
多层n+n叠构线路板压合定位方法 Download PDFInfo
- Publication number
- CN106793581B CN106793581B CN201611028126.5A CN201611028126A CN106793581B CN 106793581 B CN106793581 B CN 106793581B CN 201611028126 A CN201611028126 A CN 201611028126A CN 106793581 B CN106793581 B CN 106793581B
- Authority
- CN
- China
- Prior art keywords
- pressing
- circuit board
- multilayer
- localization method
- structure circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003825 pressing Methods 0.000 title claims abstract description 36
- 230000004807 localization Effects 0.000 title claims abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052802 copper Inorganic materials 0.000 claims abstract description 14
- 239000010949 copper Substances 0.000 claims abstract description 14
- 238000001035 drying Methods 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 5
- 238000003475 lamination Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 238000007747 plating Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000003628 erosive Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000149 penetrating Effects 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
Abstract
本发明提供了一种多层N+N叠构线路板压合定位方法，将用于第一次压合线路板的定位PIN孔经过干膜护孔、蚀刻铜层，锣槽扩孔的处理后，又可以作为压合定位孔进行线路板二次压合。本发明的有益效果在于：将第一次压合采用的PIN孔经过干膜护孔、蚀刻孔铜和对PIN孔周围锣槽扩孔的步骤后，可以在第二次压合时再次利用，节省了生产工艺步骤，提高了生产效率，提高了N+N叠构线路板压合的成功率。
Description
技术领域
本发明涉及线路板制造领域，尤其是指一种多层N+N叠构线路板压合定位方法。
背景技术
线路板又名印刷电路板，是电子元器件电气连接的载体，属于重要的电子部件。线路板一般分为单层板或者多层板，也有因为特殊的要求，需要将两个多层线路板子板压合为一块母板，这种二次压合的对位精度要求非常高，稍有不慎就会出现对位偏差，微小的偏差也会导致线路板需要返修，甚至报废，增加企业成本。
现有技术手段是在线路板子板的板边设置内层靶位PAD，在完成子板外层线路后，采用打靶方式制作出定位孔，再采用钻孔方式钻出压合PIN孔，作为线路板第二次压合定位用，但是这种方法对位精度差，容易出现线路板偏位的情况。
另外多层的子板在压合退PIN后，孔口周围的铜面会起皱，孔口也会产生毛刺，而子板在制作外层线路时需要经历电镀流程，PIN孔内壁会生成铜层，影响定位的准确性，最终导致压合失败，造成产品报废。此外，二次压合定位往往需要增加额外的开孔流程，不利于提高生产效率。
发明内容
本发明所要解决的技术问题是：提供一种不易偏位的线路板压合定位方法，提高多层N+N叠构线路板压合的合格率。
为了解决上述技术问题，本发明采用的技术方案为：一种多层N+N叠构线路板压合定位方法，依次包括以下步骤：
S1、将干膜覆盖在线路板的PIN孔上；
S2、对线路板进行外层图形处理；
S3、对线路板进行蚀刻处理；
S4、对线路板的PIN孔进行扩孔处理。
进一步的，所述干膜的面积大于所述PIN孔的面积。
进一步的，所述干膜边缘到PIN孔边缘的距离大于0.2mm。
进一步的，步骤S4中，对PIN孔进行锣槽处理。
进一步的，锣槽深度为板厚的18％-22％。
进一步的，步骤S3和S4之间还依次包括洗板、烘干的步骤。
进一步的，步骤S1之前还依次包括开料、内层图形、内层AOI、棕化、压合、钻孔、沉铜的步骤。
进一步的，步骤S4之后还依次包括二次压合、电测、终检、包装的步骤。
本发明的有益效果在于：将第一次压合采用的PIN孔经过干膜保护、蚀铜和对PIN孔周围锣槽的步骤后，可以在第二次压合时再次利用，节省了生产工艺步骤，提高了生产效率，提高了N+N叠构线路板压合的成功率。
附图说明
下面结合附图详述本发明的具体流程：
图1为本发明的流程示意图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
请参阅图1，一种多层N+N叠构线路板压合定位方法，依次包括以下步骤：
S1、将干膜覆盖在线路板的PIN孔上；
S2、对线路板进行外层图形处理；
S3、对线路板进行蚀刻处理；
S4、对线路板的PIN孔进行扩孔处理。
从上述描述可知，本发明的有益效果在于：将第一次压合采用的PIN孔经过干膜保护、蚀铜和对PIN孔周围锣槽的步骤后，可以在第二次压合时再次利用，节省了生产工艺步骤，提高了生产效率，提高了N+N叠构线路板压合的成功率。
实施示例
子板1和子板2的压合均采用PIN-LAM制作，4个PIN孔分别位于4条板边的中心位置，子板在压合完毕退PIN后，孔口周围的铜面往往会起皱，而孔口边缘往往会有毛刺，孔内则无异常。然而子板在后续制作外层线路时会经历电镀流程，PIN孔内壁会镀上铜，为了能继续利用该孔进行线路板的二次压合定位，在制作外层图形时，采用干膜将PIN孔覆盖，且干膜外缘距孔边的距离大于0.2mm，以免因为干膜盖孔不良，电镀液渗入孔内，在图形电路时孔内被镀锡，在后续的蚀刻流程中，不能将PIN空内壁的铜层蚀刻干净。完成外层线路后，用锣刀将PIN孔周围锣出成型槽，槽深为板厚的20％，线路板两边的均需锣开，这样可以去除PIN孔边的毛刺，保证第二次压合时，两块子板不会因为PIN孔边有毛刺导致不能完全叠合，造成上PIN困难的情况。
实施例1
步骤S1中，将干膜覆盖在线路板的PIN孔上，所述干膜的面积大于所述PIN孔的面积。
保证干膜盖孔良好，防止电镀也渗入孔内，造成孔壁在图形电镀过程中被镀上锡层。
实施例2
步骤S1中，将干膜覆盖在线路板的PIN孔上，所述干膜的面积大于所述PIN孔的面积，其中所述干膜边缘到PIN孔边缘的距离大于0.2mm。
保证干膜能盖孔良好，防止电镀也渗入孔内，造成孔壁在图形电镀过程中被镀上锡层。
实施例3
步骤S4中，对线路板的PIN孔进行扩孔处理是以锣槽的方式对PIN孔进行处理。
用锣刀将PIN孔周围锣出成型槽，去除孔口周围的起皱铜面及孔口的毛刺，保证压合时线路板的贴合度。
实施例4
步骤S4中，对线路板的PIN孔进行扩孔处理是以锣槽的方式对PIN孔进行处理，其中锣槽深度为板厚的18％-22％。
不影响PIN孔定位功能的情况下，保证有效去除孔口周围的起皱铜面及孔口的毛刺。
实施例5
对线路板进行蚀刻处理步骤S3和对线路板的PIN孔进行扩孔处理步骤S4之间，还依次包括洗板、烘干的步骤。
将线路板上的药水洗净、烘干，便于后面工序的进行，也有利于观察PIN孔周围是否处理干净。
实施例6
将干膜覆盖在线路板的PIN孔上的步骤S1之前，还依次包括开料、内层图形、内层AOI、棕化、压合、钻孔、沉铜的步骤。
以此工艺流程处理线路板，能保证生产效率最大化。
实施例7
对线路板的PIN孔进行扩孔处理的步骤S4之后还依次包括二次压合、电测、终检、包装的步骤。
以此工艺流程处理线路板，能保证生产效率最大化。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (6)
1.一种多层N+N叠构线路板压合定位方法，依次包括以下步骤：
S1、将干膜覆盖在线路板的PIN孔上，所述干膜的面积大于所述PIN孔的面积，所述干膜边缘到PIN孔边缘的距离大于0.2mm；
S2、对线路板进行外层图形处理；
S3、对线路板进行蚀刻处理；
S4、对线路板的PIN孔进行扩孔处理。
2.如权利要求1所述的多层N+N叠构线路板压合定位方法，其特征在于：步骤S4中，以锣槽的方式对PIN孔进行处理。
3.如权利要求2所述的多层N+N叠构线路板压合定位方法，其特征在于：锣槽深度为板厚的18％-22％。
4.如权利要求1所述的多层N+N叠构线路板压合定位方法，其特征在于：步骤S3和S4之间还依次包括洗板、烘干的步骤。
5.如权利要求1所述的多层N+N叠构线路板压合定位方法，其特征在于：步骤S1之前还依次包括开料、内层图形、内层AOI、棕化、压合、钻孔、沉铜的步骤。
6.如权利要求1所述的多层N+N叠构线路板压合定位方法，其特征在于：步骤S4之后还依次包括二次压合、电测、终检、包装的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611028126.5A CN106793581B (zh) | 2016-11-18 | 2016-11-18 | 多层n+n叠构线路板压合定位方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611028126.5A CN106793581B (zh) | 2016-11-18 | 2016-11-18 | 多层n+n叠构线路板压合定位方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106793581A CN106793581A (zh) | 2017-05-31 |
| CN106793581B true CN106793581B (zh) | 2019-05-14 |
Family
ID=58971319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611028126.5A Active CN106793581B (zh) | 2016-11-18 | 2016-11-18 | 多层n+n叠构线路板压合定位方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106793581B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113316310A (zh) * | 2021-05-18 | 2021-08-27 | 南京宏睿普林微波技术股份有限公司 | 一种微波多层板及其制作方法 |
| CN113316324B (zh) * | 2021-05-27 | 2022-01-18 | 定颖电子（昆山）有限公司 | 一种hdi板制造工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104168712A (zh) * | 2014-08-20 | 2014-11-26 | 广东生益科技股份有限公司 | 槽型金属化半孔及其制作方法 |
| CN104540338A (zh) * | 2014-11-24 | 2015-04-22 | 东莞康源电子有限公司 | 高对准度hdi产品制作方法 |
| US9226410B2 (en) * | 2012-02-02 | 2015-12-29 | Trackwise Designs Limited | Method of making a flexible circuit |
-
2016
- 2016-11-18 CN CN201611028126.5A patent/CN106793581B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9226410B2 (en) * | 2012-02-02 | 2015-12-29 | Trackwise Designs Limited | Method of making a flexible circuit |
| CN104168712A (zh) * | 2014-08-20 | 2014-11-26 | 广东生益科技股份有限公司 | 槽型金属化半孔及其制作方法 |
| CN104540338A (zh) * | 2014-11-24 | 2015-04-22 | 东莞康源电子有限公司 | 高对准度hdi产品制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106793581A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104244612B (zh) | 一种在ptfe电路板上制作金属化孔的方法 | |
| CN101695218B (zh) | 一种制作具有半边孔印刷电路板的方法 | |
| CN103249264B (zh) | 一种内置金手指的多层线路板制作方法 | |
| CN104918421B (zh) | 一种pcb金手指的制作方法 | |
| CN202310279U (zh) | 一种二阶阶梯槽底部图形化印制板 | |
| CN106793581B (zh) | 多层n+n叠构线路板压合定位方法 | |
| CN105682366B (zh) | 一种叠孔激光hdi板的制备工艺 | |
| CN102325426A (zh) | 一种多层板外层再压合不对称光板的制作方法 | |
| CN104202930A (zh) | 高密度多层电路板的生产方法 | |
| US11246226B2 (en) | Laminate structures with hole plugs and methods of forming laminate structures with hole plugs | |
| CN102365000A (zh) | 一种单面铝基电路板的制造方法 | |
| CN104717846A (zh) | 一种pcb中金属化槽孔的制作方法 | |
| CN105830542B (zh) | 一种pcb中阶梯铜柱的制作方法 | |
| CN104105349A (zh) | 一种覆盖层压与垫衬填充方法加工刚挠结合印制板的方法 | |
| CN104981096B (zh) | 悬空金手指的加工方法和电路板 | |
| CN103144378A (zh) | 一种pn固化体系的覆铜板、pcb板及其制作方法 | |
| CN103052267B (zh) | 盲埋孔线路板的加工方法 | |
| CN109714907A (zh) | 一种用于5g通信的多层pcb的制作方法 | |
| CN104981110B (zh) | 金手指的加工方法和金手指电路板 | |
| WO2020220680A1 (zh) | 一种软硬结合板高精度成型的方法 | |
| CN105228346B (zh) | 台阶槽电路板的加工方法和台阶槽电路板 | |
| CN104981115B (zh) | 电路板金手指的加工方法和金手指电路板 | |
| CN105682365A (zh) | 一种在pcb上制作半金属化平台的方法 | |
| CN106455339B (zh) | 一种具有挠折功能的半挠性印制板及其制作方法 | |
| CN109005645A (zh) | 一种pcb双排电厚金手指的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |