CN104143976B - 用于数字锁相环的自动环路带宽校准 - Google Patents
用于数字锁相环的自动环路带宽校准 Download PDFInfo
- Publication number
- CN104143976B CN104143976B CN201310753116.8A CN201310753116A CN104143976B CN 104143976 B CN104143976 B CN 104143976B CN 201310753116 A CN201310753116 A CN 201310753116A CN 104143976 B CN104143976 B CN 104143976B
- Authority
- CN
- China
- Prior art keywords
- gain
- digital
- loop
- calibrator
- calibrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 claims abstract description 21
- 230000010354 integration Effects 0.000 claims abstract description 14
- 230000006870 function Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 16
- 230000008859 change Effects 0.000 description 4
- 238000001914 filtration Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000011088 calibration curve Methods 0.000 description 1
- 230000001447 compensatory effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
锁相环数字带宽校准器包括具有增益乘法器存储器的数字环路滤波器以及配置为生成校准偏移信号以发起校准的扰动单元。此外，锁相环数字带宽校准器还包括配置为提供经校正的标称增益用于存储在增益乘法器存储器中的数字带宽校准单元，其中用于经校正的标称增益的数字增益校正由数字积分级和校正数据库确定。还提供锁相环数字带宽校准方法。
Description
相关申请的交叉引用
本申请要求享有由Ba等人于2013年5月7日所提交的、序列号为13/888,490的、题目为“AUTOMATIC LOOP-BANDWIDTH CALIBRATION FOR A DIGITAL PHASE-LOCKED LOOP”的美国申请的优先权，其与本申请共同转让并且通过援引并入本文。
技术领域
本申请总地针对锁相环，并且更具体地，针对锁相环数字带宽校准器和锁相环数字带宽校准方法。
背景技术
锁相环（PLL）的设计中的关键问题是跨工艺、电压和温度（PVT）变化的PLL环路带宽的变化。对于未经调制的PLL，该带宽的减少产生较长的稳定时间，而带宽的增加转译为退化的相位噪声性能。在经调制的PLL的情况下，对PLL的逆传递函数进行仿真的预增强滤波器典型地用来确保例如感兴趣的带宽内的传输链的平坦幅值和群时延响应。PLL和预增强滤波器之间的带宽失配影响高斯最小频移键控（GMSK）调制的RMS相位误差，其中PLL带宽越小，带宽失配的影响越高。因此，即使PLL环路带宽的相对小的变化也可以导致显著的性能退化。因此，PLL环路带宽校准的改进将对本领域是有益的。
发明内容
本公开的实施例提供锁相环数字带宽校准器和锁相环数字带宽校准方法。
在一个实施例中，锁相环数字带宽校准器包括具有增益乘法器存储器的数字环路滤波器以及配置为生成校准偏移信号以发起校准的扰动单元。此外，锁相环数字带宽校准器还包括配置为提供经校正的标称增益用于存储在增益乘法器存储器中的数字带宽校准单元，其中用于经校正的标称增益的数字增益校正由数字积分级和校正数据库确定。
在另一方面，锁相环数字带宽校准方法包括提供采用增益乘法器存储器的数字环路滤波器和通过生成校准偏移信号发起校准。方法还包括提供经校正的标称增益用于存储在增益乘法器存储器中，其中用于经校正的标称增益的数字增益校正由数字积分和所存储的校正量确定。
前述已经概括本公开的优选和可替换特征，使得本领域的技术人员可以更好地理解本公开以下的详细描述。本公开的附加特征将在下文中进行描述，其形成本公开的权利要求的主题。本领域的技术人员应该理解他们可以容易地使用所公开的概念和具体实施例作为基础来设计或修改其他结构以实行本公开的相同目的。
附图说明
现在参考结合附图所采取的以下描述，在附图中：
图1示出了根据本公开的原理所构建的锁相环的实施例的框图；
图2A、2B和2C示出了如可在校准操作期间在PLL中生成的校准波形的示例，该PLL诸如图1的PLL；
图3示出了作为针对25微妙的时间段的图2C所示的二重积分结果的函数的、所要求的增益校正的示例；以及
图4示出了根据本公开的原理所实行的锁相环数字带宽校准方法的实施例的流程图。
具体实施方式
本公开的实施例为数字PLL提供完全数字化环路带宽校准方法，其允许快速并准确的环路带宽校正，同时维护经济有效的实现方案。不同于要求附加的模拟部件（例如电荷泵和数据转换器）、对模拟信号或高频RF信号（例如涉及VCO输出）的复杂处理的方法，该全数字域校准通过处理数字环路滤波器信号以及调整数字增益参数来进行操作。
校准方法测量PLL对单位阶跃输入的响应。单位阶跃输入可以通过快速地改变反馈分频比或数字地将偏移添加到VCO控制信号来取得。输入阶跃一经应用，就针对已确定的持续时间实行数字二重积分操作，其中二重积分可以实现为级联的两个数字累加器。作为另一关键特征，已经在实验上验证了针对选择的最小测量时间，二重积分的输出与环路带宽的倒数成反比。在一个实施例中，使用数据库或存储器（例如查找表）来确定增益校正，其之后被应用到PLL中的数字环路滤波器的数字增益控制。
图1示出了根据本公开的原理所构建的、总地标为100的锁相环的实施例的框图。锁相环（PLL）100可以作为经调制的PLL加以采用并且包括相位检测器105、相位量化器110、数字环路滤波器115，该数字环路滤波器115采用低通滤波器（LPF）并且具有增益乘法器存储器（GMM）；数模转换器（DAC）120、压控振荡器（VCO）级125和反馈分频器130。PLL100还包括扰动（perturbation）单元135和数字带宽校准单元140。
相位检测器105将具有参考输入频率（FREF）输入信号与来自VCO级125的反馈信号进行比较以提供两者之间的相位误差。相位误差在相位量化器110中被量化并且被提供到数字环路滤波器115用于低通滤波。在正常操作期间，经滤波的相位误差（数字量）被提供到DAC120用于转换为经滤波的模拟相位误差电压，其之后被提供到VCO级125以确定VCO级输出频率。VCO级输出频率进一步由反馈分频器130分频以将反馈信号提供到相位检测器105。
扰动单元135包括直接（即内联）多路复用器136、数字偏移生成器137和校准偏移求和点138。数字带宽校准单元140包括采用二重积分器的数字积分级141、采用斜率查找表（LUT）的形式的校正数据库142、第一校准乘法器143、第二校准乘法器144和校准多路复用器145。
在所示出的实施例中，校准操作测量对用于PLL100的单位阶跃（即阶跃函数）输入的响应。单位阶跃输入通过经由校准偏移求和点138将来自数字偏移生成器137的数字偏移数字地添加到用于VCO级125的VCO控制信号来取得。此处，扰动单元135在校准操作发起时生成校准偏移信号。可替换地，单位阶跃可以通过改变反馈分频器130中的分频比加以应用。因为环路带宽取决于分频比，所以数字偏移是对于数字PLL100的优选选项。
在PLL100的校准操作期间，将初始环路增益设置为大于标称的值（例如将数字环路滤波器115的环路滤波器增益设置为大约是其标称值的四倍的值）以帮助较快的校准。在等待固定的持续时间以允许PLL稳定之后，直接多路复用器136编程为选择直接来自数字环路滤波器115的无偏移路径并且针对预定的持续时间（例如10微秒）并发地对数字环路滤波器115的输入信号使能数字二重积分操作。
一般地，数字带宽校准单元140提供经校正的标称增益用于存储在数字环路滤波器115的增益乘法器存储器（GMM）中，其中用于经校正的标称增益的数字增益校正kcorr由数字积分级141和校正数据库142确定。一旦单位阶跃输入通过直接多路复用器136（由来自数字带宽校准单元140的CalStart命令所控制）加以应用，二重积分级141就被重置并且激活指定的持续时间。使用二重积分结果来选择斜率LUT142中的斜率。在第一校准乘法器143中将斜率应用到二重积分结果以获得数字增益校正kcorr。之后在第二校准乘法器144中将标称数字增益kn乘以数字增益校正kcorr以提供经校正的标称增益。通过校准多路复用器145应用经校正的标称增益用于存储在数字环路滤波器115的增益乘法器存储器（GMM）中并且将来在PLL100的正常操作期间使用。
图2A、2B和2C示出了如可在校准期间在PLL中生成的、总地标为200、220、240的校准波形的示例，该PLL诸如图1的PLL100。图2A示出了如可在单位阶跃校准信号已经被供应到PLL之后不久被提供到数字带宽校准单元的数字积分级的输入校准波形200。
图2B示出了与输入校准波形200相对应的、如可在数字积分级的第一积分之后被提供用于七个不同的环路带宽设定的结果校准波形220。结果校准波形220示出了在60微秒之后使能第一积分25微秒时间段。
图2C示出了与输入校准波形200相对应的、如可在数字积分级的二重积分之后被提供用于图2B的七个不同的环路带宽设定的结果校准波形240。结果校准波形240也示出了在60微秒之后使能二重积分25微秒时间段。
图3示出了作为针对25微秒时间段的图2C所示的二重积分结果的函数的、总地标为300的所要求的增益校正的示例。对于给定的二重积分结果，垂直轴上的对应的数字增益校正值是校正因子，该校正因子需要被应用到数字增益以将PLL带宽设置为其所要求的或目标标称值。
此外，图3示出了所要求的增益校正300与二重积分结果成正比。所要求的增益校正300的斜率是目标带宽、用于单位阶跃输入的偏移和二重积分的总持续时间的函数。即使所要求的增益校正300看起来是线性函数，但是实际的增益校正曲线将通常因为各种亏损而不是完美线性的，该各种亏损在这些仿真中不被建模。因此，可以典型地采用校准查找表以更好地确保整体精度。
图4示出了根据本公开的原理所实行的、总地标为400的锁相环数字带宽校准方法的实施例的流程图。方法400始于步骤405，并且在步骤410中提供采用增益乘法器存储器的数字环路滤波。之后，在步骤415中，通过生成校准偏移信号发起校准。在步骤420中，提供用于存储在增益乘法器存储器中的经校正的标称增益，其中用于经校正的标称增益的数字增益校正由数字积分和所存储的校正量确定。
在一个实施例中，将初始环路增益设置为大于标称环路增益的值。相应地，可以将初始环路增益设置为大约是标称环路增益的四倍的值。在另一个实施例中，校准偏移信号被应用为阶跃函数并且从包括频率偏移和反馈分频器中的分频比的组中选择。在又一个实施例中，数字积分与数字环路滤波的输入信号的二重积分相对应，并且所存储的校正量由斜率查找表提供。
在又一个实施例中，在第一校准乘法中采用数字积分和所存储的校正量来生成数字增益校正。此外，第二校准乘法使用数字增益校正和标称增益提供经校正的标称增益。相应地，将经校正的标称增益或标称增益提供到增益乘法器存储器。方法400在步骤425中结束。
虽然本文所公开的方法已经参考以特定顺序所实施的特定步骤进行了描述和示出，但是应该理解这些步骤可以组合、细分或重新排序以形成等同方法而不脱离本公开的教导。因此，除非本文特别指示，否则步骤的顺序和分组不是对本公开的限制。
本申请相关领域的技术人员将理解可以对所描述的实施例进行其他和进一步的添加、删除、替换和修改。
Claims (8)
1.一种锁相环数字带宽校准器，包括：
数字环路滤波器，其具有增益乘法器存储器；
扰动单元，其配置为生成校准偏移信号以发起校准；
数字带宽校准单元，其配置为提供经校正的标称增益用于存储在所述增益乘法器存储器中，其中用于所述经校正的标称增益的数字增益校正由数字积分级和校正数据库确定，其中所述数字积分级配置为提供所述数字环路滤波器的输入信号的二重积分，其中所述数字环路滤波器的初始环路增益设置为大于标称环路增益的值。
2.如权利要求1所述的校准器，其中所述校准偏移信号从包括以下各项的组中选择：
频率偏移；以及
反馈分频器中的分频比。
3.如权利要求1所述的校准器，其中所述校准偏移信号与阶跃函数相对应。
4.如权利要求1所述的校准器，其中所述校正数据库由斜率查找表提供。
5.如权利要求1所述的校准器，其中所述数字积分级和所述校正数据库配置为提供输出至第一校准乘法器以生成所述数字增益校正。
6.如权利要求5所述的校准器，其中第二校准乘法器配置为采用所述数字增益校正和标称增益提供所述经校正的标称增益。
7.如权利要求6所述的校准器，其中校准多路复用器配置为将所述经校正的标称增益或所述标称增益提供到所述增益乘法器存储器。
8.如权利要求1所述的校准器，其中所述初始环路增益设置为是所述标称环路增益的四倍的值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/888,490 US9007109B2 (en) | 2013-05-07 | 2013-05-07 | Automatic loop-bandwidth calibration for a digital phased-locked loop |
| US13/888,490 | 2013-05-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104143976A CN104143976A (zh) | 2014-11-12 |
| CN104143976B true CN104143976B (zh) | 2018-02-06 |
Family
ID=51787394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310753116.8A Active CN104143976B (zh) | 2013-05-07 | 2013-12-31 | 用于数字锁相环的自动环路带宽校准 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9007109B2 (zh) |
| CN (1) | CN104143976B (zh) |
| DE (1) | DE102013013194A1 (zh) |
| TW (1) | TWI519078B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104901686B (zh) * | 2015-06-09 | 2018-03-27 | 中山大学 | 一种低相位噪声的锁相环 |
| US9634826B1 (en) | 2015-11-30 | 2017-04-25 | Intel Corporation | Apparatus and method for automatic bandwidth calibration for phase locked loop |
| US9954542B1 (en) * | 2017-02-01 | 2018-04-24 | Apple Inc. | Digital linearization technique for charge pump based fractional phased-locked loop |
| KR102424352B1 (ko) * | 2017-06-19 | 2022-07-25 | 삼성전자주식회사 | 루프 대역폭을 균일하게 유지시키기 위해 디지털 이득을 조절하는 디지털 위상 고정 루프 회로 |
| CN107454555B (zh) * | 2017-06-30 | 2021-02-09 | 建荣半导体（深圳）有限公司 | 锁相环参数调整方法、蓝牙模组、蓝牙从设备以及蓝牙系统 |
| DE102018202128A1 (de) * | 2018-02-12 | 2019-08-14 | Te Connectivity Germany Gmbh | Elektrische Verbindungseinheit und Batteriesystem |
| US11496139B2 (en) | 2018-06-13 | 2022-11-08 | Movellus Circuits, Inc. | Frequency measurement circuit with adaptive accuracy |
| US11493950B2 (en) | 2018-06-13 | 2022-11-08 | Movellus Circuits, Inc. | Frequency counter circuit for detecting timing violations |
| US11070215B2 (en) * | 2018-06-13 | 2021-07-20 | Movellus Circuits, Inc. | Locked loop circuit and method with digitally-controlled oscillator (DCO) gain normalization |
| US11271572B2 (en) * | 2020-04-29 | 2022-03-08 | Analog Devices International Unlimited Company | Self-tuning phase-locked loop (PLL) circuit |
| CN113670357A (zh) * | 2021-08-03 | 2021-11-19 | 深圳市汇川技术股份有限公司 | 信号处理方法及电路 |
| US11509313B1 (en) * | 2021-12-03 | 2022-11-22 | Fujian Jinhua Integrated Circuit Co., Ltd. | Delay-locked loop circuit with multiple modes |
| US11831318B1 (en) | 2022-11-17 | 2023-11-28 | Movellus Circuits Inc. | Frequency multiplier system with multi-transition controller |
| US11979165B1 (en) | 2022-11-17 | 2024-05-07 | Movellus Circuits Inc. | Frequency multiplier circuit with programmable frequency transition controller |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101366192A (zh) * | 2005-09-12 | 2009-02-11 | 高通股份有限公司 | 多频带射频调制器 |
| CN101414824A (zh) * | 2007-10-16 | 2009-04-22 | 联发科技股份有限公司 | 全数字锁相环 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482883B2 (en) * | 2005-10-19 | 2009-01-27 | Texas Instruments Incorporated | Gain normalization of a digitally controlled oscillator in an all digital phase locked loop based transmitter |
| WO2010025563A1 (en) * | 2008-09-05 | 2010-03-11 | Icera Canada ULC | Method and system for calibrating a frequency synthesizer |
| TWI356593B (en) * | 2009-06-29 | 2012-01-11 | Ind Tech Res Inst | Digital phase-locked loop and digital phase-freque |
| TWI492545B (zh) * | 2012-09-14 | 2015-07-11 | Univ Nat Chiao Tung | 具有增益校正之鎖相迴路、用於鎖相迴路之增益量測方法、校正方法及抖動量測方法 |
-
2013
- 2013-05-07 US US13/888,490 patent/US9007109B2/en active Active
- 2013-08-09 DE DE201310013194 patent/DE102013013194A1/de active Pending
- 2013-09-04 TW TW102131850A patent/TWI519078B/zh active
- 2013-12-31 CN CN201310753116.8A patent/CN104143976B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101366192A (zh) * | 2005-09-12 | 2009-02-11 | 高通股份有限公司 | 多频带射频调制器 |
| CN101414824A (zh) * | 2007-10-16 | 2009-04-22 | 联发科技股份有限公司 | 全数字锁相环 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI519078B (zh) | 2016-01-21 |
| TW201444293A (zh) | 2014-11-16 |
| DE102013013194A1 (de) | 2014-11-13 |
| CN104143976A (zh) | 2014-11-12 |
| US9007109B2 (en) | 2015-04-14 |
| US20140333351A1 (en) | 2014-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104143976B (zh) | 用于数字锁相环的自动环路带宽校准 | |
| US8692599B2 (en) | Interpolative divider linearity enhancement techniques | |
| US8791733B2 (en) | Non-linear-error correction in fractional-N digital PLL frequency synthesizer | |
| KR100682279B1 (ko) | 주파수 합성기의 적응 주파수 조정장치 | |
| KR101364852B1 (ko) | 전압 제어 발진기를 위한 고해상도 자동-동조 | |
| KR102541738B1 (ko) | 발진기를 위한 주파수 제어 워드 선형화 | |
| US9893876B2 (en) | Phase locked loop with reduced noise | |
| US20110286510A1 (en) | Electronic device for generating a fractional frequency | |
| US11095296B2 (en) | Phase modulator having fractional sample interval timing skew for frequency control input | |
| US9350296B1 (en) | Systems and methods for calibrating a dual port phase locked loop | |
| CN103490774A (zh) | 振荡器的校准装置及校准方法 | |
| WO2009147793A2 (en) | Self-calibrating modulator apparatuses and methods | |
| US10862487B2 (en) | Locked loop circuit with reference signal provided by un-trimmed oscillator | |
| US20040041638A1 (en) | Digital modulation synthesizer | |
| JP4866855B2 (ja) | マルチパス角度変調器の利得を常時較正する方法 | |
| US11841738B2 (en) | Multi-phase clock signal phase difference detection and calculation circuit and method and digital phase modulation system | |
| US10230380B2 (en) | Phase-locked loop | |
| US20150070060A1 (en) | Multi-output phase detector | |
| CN105406861B (zh) | 一种宽带压控振荡器预置电压拟合方法 | |
| CN110199481B (zh) | 具有高精度的数字可控振荡器 | |
| EP1758250A1 (en) | Pulse generator | |
| CN106941351A (zh) | 用于随机扩频调制器的双校准环路 | |
| US7956699B2 (en) | Frequency modulator and method for adjusting gain thereof | |
| US9680486B2 (en) | DCO phase noise with PVT-insensitive calibration circuit in ADPLL applications | |
| US20230327676A1 (en) | Ultra-low power instant lock phase lock loop (pll) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |