CN104133514A - 电压追踪电路 - Google Patents

Abstract

本发明公开了一种电压追踪电路，包含一电压产生装置、一第一运算放大器、一第一电压产生器及一接成二极管形式的装置。电压产生装置用于提供一固定电压。第一运算放大器包含一第一输入端、一第二输入端和一输出端。第一运算放大器的第一输入端施加该固定电压，第一运算放大器的第二输入端耦接一受保护电路模型。第一电压产生器耦接第一运算放大器的输出端和一限压器，其中该限压器耦接受保护装置。接成二极管形式的装置设置在一反馈回路上，该反馈回路连接第一运算放大器的第二输入端和第一电压产生器。本发明可避免因制程、电压和温度变异而产生的电流变化，所造成电压追踪误差。

Description

电压追踪电路

技术领域

本发明涉及一种电压追踪电路。

背景技术

当栅极至源极电压(gate to source voltages)太高时，具薄氧化层的半导体装置会有可靠性的问题。于是，通路晶体管(pass transistor)通常被运用来作为电压限制器(voltage limiter)，以保护这些半导体装置。然而，如果栅极电压不够高，此电压限制器也会有计时(timing)上和性能方面等的隐忧。为降低这些隐忧的影响，会使用临界电压追踪电压产生器(threshold voltage trackingvoltage generator)，以在即便电压限制器受到PVT(制程(process)、电压(voltage)和温度(temperature))变异的影响下，电压限制器可拥有固定最大的电压。

图1为一传统的临界电压(V_t)追踪电压产生器1。V_t追踪电压产生器1具有一运算放大器11。运算放大器11的正输入端连接一参考电压源V_ref。运算放大器11的输出端连接晶体管12的栅极端。晶体管12可为P型金属氧化物半导体晶体管，其源极可施加一电压，其漏极可连接晶体管M_track的栅极、晶体管M_track的漏极及晶体管MPG的栅极。晶体管M_track的源极连接串联电阻(R1和R2)的一端，而串联电阻(R1和R2)的另一端则接地。一负反馈(negative feedback)连接运算放大器11的负输入端和串联电阻(R1和R2)间的接点(connection node)。晶体管MPG的源极电压V_out可利用下列式子计算：

$V_{\mathrm{out}}=V_{\mathrm{ref}}\×(1+\frac{R1}{R2})+V_{\mathrm{gs}}-V_t$

其中V_gs为晶体管M_track中从栅极至源极的电压；V_t为晶体管MPG的临界电压(threshold voltage)。

如果电压V_gs非常接近电压V_t，则电压V_out会概略等于一安全电压(safevoltage)V_safe。因为电压V_gs是用来追踪晶体管MPG的临界电压V_t，所以电压V_out会可限制不超过安全电压V_safe。

V_t追踪电压产生器1使用一二极管连接晶体管(diode-connectedtransistor)M_track来追踪相同大小的晶体管MPG的临界电压V_t。然而，流经晶体管Mtrack(或从漏极到源极)的电流I_fb不会随着流经晶体管MPG的电流I_ds的变化而变化，因此电流I_fb的变化(因PVT变异而产生)可能会使电压V_gs和电压V_t间有显著的差异，从而导致产生无法接受的追踪误差的问题。

发明内容

根据上述问题，本发明对应地实现不同实施例的电压追踪电路。

本发明一实施例的电压追踪电路包含一电压产生装置、一第一运算放大器、一第一电压产生器及一接成二极管形式的装置。电压产生装置用于提供一固定电压。第一运算放大器包含一第一输入端、一第二输入端和一输出端。第一运算放大器的第一输入端施加该固定电压，第一运算放大器的第二输入端耦接一受保护电路模型。第一电压产生器耦接第一运算放大器的输出端和一限压器，其中该限压器耦接受保护装置。接成二极管形式的装置设置在一反馈回路上，该反馈回路连接第一运算放大器的第二输入端和第一电压产生器。

在一些实施例中，第一电压产生器包含一第一晶体管，第一晶体管包含一栅极端和一第一端，其中第一晶体管的栅极端耦接第一运算放大器的输出端，第一晶体管的第一端耦接限压器。

在一些实施例中，第一电压产生器包含两串联的电阻，其中该两串联的电阻和第一晶体管串联。

在一些实施例中，电压产生装置包含一多路供应开关。

在一些实施例中，电压追踪电路还包含一开关，其中该开关与两串联的电阻中一者并联。

在一些实施例中，电压追踪电路还包含另一开关，其中该另一开关和接成二极管形式的装置并联。

在一些实施例中，电压产生装置包含一第二运算放大器及一第二电压产生器。第二运算放大器包含一第一输入端、一第二输入端及一输出端，其中第二运算放大器的第一输入端与一参考电压源耦接。第二电压产生器与第二运算放大器的第二输入端和输出端耦接，以产生固定电压。

在一些实施例中，第二电压产生器包含一第二晶体管，第二晶体管包含一栅极端和一电极端，其中第二晶体管的栅极端耦接第二运算放大器的输出端，第二晶体管的电极端耦接第二运算放大器的第二输入端。

在一些实施例中，第二电压产生器包含两串联的可调式电阻。

在一些实施例中，第一晶体管的第一端是正输入端。

本发明至少部分实施例揭露的电压追踪电路可避免因PVT变异而产生的电流变化，所造成电压追踪误差。

附图说明

图1为一传统的临界电压(V_t)追踪电压产生器。

图2为本发明一实施例的电压追踪电路的示意图。

图3为本发明一实施例的电压追踪电路的应用的示意图。

图4为本发明一实施例的输入缓冲器模型的示意图。

图5为本发明一实施例的电压追踪电路的示意图。

其中，附图标记说明如下：

1  临界电压追踪电压产生器

2  电压追踪电路

3  电压限制器

4  输入缓冲器

5  输入缓冲器模型

6  电压追踪电路

7  单位缓冲器

8  列译码器模型

11  运算放大器

12  晶体管

21  电压产生装置

22  运算放大器

23  电压产生器

24  接成二极管形式的装置

61  多路供应开关

62  运算放大器

63  电压产生器

64  接成二极管形式的装置

211  运算放大器

212  电压产生器

220  反馈回路

221  第一输入端

222  第二输入端

223  输出端

231  晶体管

232  电阻

631  晶体管

2111、2112  输入端

2113  输出端

2121  晶体管

2311  栅极端

2312、2313  电极端

I_ds、I_fb、I_gate  电流

MPG、M_track  晶体管

R1、R2、R3、R4、R5、R6  电阻

sw1、sw2  开关

V₁  固定电压

V_bgr、V_cc  电源供应

V_ccpGidl、V_ccpRdec、V_nwl  电源供应端

V_ccp、V_in  电源

V_FB、V_fb、V_gate、V_ccrdec  电压

V_gs  栅极至源极的电压

V_out  源极电压

V_ref  参考电压源

V_safe  安全电压

V_t  临界电压

具体实施方式

图2为本发明一实施例的电压追踪电路2的示意图。参照图2所示，电压追踪电路2用于连接一电压限制器(voltage limiter)3。电压追踪电路2可包含一运算放大器(operational amplifier)22、一电压产生器(voltage generator)23和一接成二极管形式的装置(diode-connected device)24。接成二极管形式的装置24和电压限制器3可具有相同的临界电压(threshold voltage)V_t。接成二极管形式的装置24设置在运算放大器22的反馈回路(feedback loop)220上，其中反馈回路220是从电压产生器23至运算放大器22的一输入端间延伸。运算放大器22可接受一固定电压V1，并提供一电压于电压产生器23，如此电压产生器23可相应地产生一电压V_gate，其中电压V_gate可约略等于电压V₁及电压限制器3的临界电压(threshold voltage)之和。

在一实施例中，电压限制器3可为一晶体管。在一实施例中，电压限制器3可为一N型金属氧化物半导体导体晶体管(NMOS transistor)。

在一实施例中，运算放大器22包含一第一输入端221、一第二输入端222及一输出端223。固定电压V1施加在第一输入端221。反馈回路220连接第二输入端222至电压产生器23。输出端223连接电压产生器23。在一实施例中，第一输入端221是正输入端(positive input terminal)，而第二输入端222是负输入端(negative input terminal)。

如图2所示，电压产生器23与电压限制器3耦接，以提供电压限制器3电压V_gate。电压产生器23可包含一晶体管231。晶体管231包含一栅极端2311、一电极端2313及另一电极端2312，其中栅极端2311连接运算放大器22的输出端223；电极端2313可为源极或漏极，且连接电压限制器3；另一电极端2312连接电源供应端(power supply node)。运算放大器22的反馈回路220可连接晶体管231的电极端2313至运算放大器22的一输入端，例如：负输入端。在一实施例中，晶体管231为P型金属氧化物半导体晶体管(PMOStransistor)。

电压产生器23可进一步包含一电阻232，其中该电阻232可连接晶体管231的电极端2313至接地(ground)。反馈电流I_fb流经电阻232。

参照图2所示，电压追踪电路2可包含一电压产生装置21。电压产生装置21用于提供运算放大器22一固定电压V₁。在一实施例中，电压产生装置21可包含一运算放大器(operational amplifier)211和一电压产生器(voltagegenerator)212，其中运算放大器211的一输入端2111连接至一参考电压源V_ref；反馈回路连接运算放大器211的另一输入端2112至电压产生器212；而运算放大器211的输出端2113连接电压产生器212，以提供固定电压V₁。

在一实施例中，电压产生器212可包含一晶体管2121及两串联的电阻(R3和R4)。晶体管2121和两串联的电阻(R3和R4)是串联，并设置在一电源和接地之间。运算放大器211的输出端2113连接晶体管2121的栅极端(gateterminal)，运算放大器211的输入端2112连接一反馈回路，其中该反馈回路延伸并连接至在两串联的第一和第二电阻(R3和R4)的接点(connectionnode)。晶体管2121的源极端或漏极端连接一电源接点(power supply node)，而晶体管2121的另一端连接至两串联的第一和第二电阻(R3和R4)。在一实施例中，第一和第二电阻(R3和R4)中至少一电阻是可调的(adjustable)。在一实施例中，晶体管2121是P型金属氧化物半导体晶体管。

如图2所示，电压限制器3可连接受保护装置(devices under protection)。一受保护电路模型(protected device model)可使用且连接运算放大器22的第二输入端222，以复制流入受保护装置的电流I_gate，所以接成二极管形式的装置24可用来追踪电压限制器3的临界电压(threshold voltage)V_t。如此，可避免因电流I_fb的变异(由于PVT变异而产生)所造成接成二极管形式的装置24的电压V_gs和临界电压V_t的差异的问题。

图3为本发明一实施例的电压追踪电路2的应用的示意图。图4为本发明一实施例的输入缓冲器模型(input buffer model)5的示意图。参照图3与图4所示，电压追踪电路2可运用在输入缓冲器(input buffer)4上。在此应用中，电压限制器3可连接至输入缓冲器4，运算放大器22的第二输入端222可连接至输入缓冲器模型5。

在一实施例中，电压V₁或V_FB可为2至2.1伏特；而且，为确保在输入缓冲器4内的NMOS装置能安全地操作，从运算放大器211将NCOM设为(例如)1.05伏特的电压值，以减低输入缓冲器模型5内的NMOS装置的电压V_gs，其中NCOM的电压值代表在输入缓冲器4内一输入NMOS对(input NMOSpair)的源极直流电压(source DC voltage)。

在一实施例中，为使流入输入缓冲器模型5的电流I_gate相同于流入输入缓冲器4的电流I_gate，在输入缓冲器模型5的NMOS装置被设计成较在输入缓冲器4内的NMOS装置大18倍以上，如此可补偿在输入缓冲器4内的NMOS装置的截止电压(cut down voltage)V_gs。

在一实施例中，输入缓冲器4包含输入PLVT(low V_t PMOS；低临界电压PMOS)装置，其中输入缓冲器4的输入PLVT装置与输入缓冲器模型5的输入PLVT装置具有相同大小。

在一实施例中，PCOM从运算放大器211接受1.15伏特电压，PCOM的电压值代表在输入缓冲器4内输入PMOS对(input PMOS pair)的源极直流电压(source DC voltage)。NCOM从运算放大器211接受1.05伏特的电压。

图5为本发明一实施例的电压追踪电路6的示意图。如图5所示，电压追踪电路6包含一电压产生装置(包含多路供应开关(multiplex supply switch)61)、一运算放大器62、一电压产生器(voltage generator)63及一接成二极管形式的装置64。多路供应开关61连接两电源供应V_bgr和V_cc。运算放大器62具有一连接多路供应开关61的输入端，连接一反馈回路的另一端，以及连接电压产生器63的输出端。接成二极管形式的装置64设置在运算放大器62的反馈回路。

在一实施例中，电压产生器63包含一晶体管631和两串联的电阻(R5和R6)。晶体管631具有一栅极端、一源极端(source terminal)及一漏极端(drainterminal)，其中栅极端连接运算放大器62的输出端，源极端连接一电源(V_ccp)，漏极端连接串联的电阻(R5和R6)。运算放大器62的反馈回路连接串联的电阻(R5和R6)间的连接处。

晶体管631的漏极端可连接电压限制器3的栅极端(输出电压V_ccrdec)，电压限制器3的源极端连接电源(V_in)，电压限制器3的漏极端连接字线驱动器(word line driver)或单位缓冲器(unit buffer)7，字线驱动器或单位缓冲器7的电路与电源供应端(V_ccpGidl、V_ccpRdec和V_nwl(negative word line voltage；负字线电压))一同显示。对应地，运算放大器62的负输入端可连接列译码器模型(row decoder model)8，如此流入列驱动装置8的电流I_gate可被复制，而且接成二极管形式的装置64可被用来正确地追踪电压限制器3的临界电压V_t。

参照图5所示，电压追踪电路6进一步包含一开关sw1，其中开关sw1和电阻R5是并联。电压追踪电路6可进一步包含另一开关sw2，其中开关sw2和接成二极管形式的装置64是并联。

参照图5所示，当开关sw1关闭(closed)，开关sw2是打开(open)，且多路供应开关61供应电压V_bgr时，单位缓冲器7接受电压(V_bgr+V_t)，其中电压V_t是电压限制器3的临界电压。当开关sw1关闭，开关sw2是打开，且多路供应开关61供应电压V_cc时，单位缓冲器7接受电压(V_cc+V_t)。当开关sw1打开，开关sw2是关闭，单位缓冲器7可接受固定电压(V_bgr或V_cc)×(1+R5/R6)。

本揭露的技术内容及技术特点已揭示如上，然而本领域的技术人员仍可能基于本揭露的教示及揭示而作种种不背离本揭露精神的替换及修饰。因此，本揭露的保护范围应不限于实施范例所揭示者，而应包括各种不背离本揭露的替换及修饰，并为所附的权利要求所涵盖。

Claims (10)

1.一种电压追踪电路，包含：

一电压产生装置，提供一固定电压；

一第一运算放大器，包含一第一输入端、一第二输入端和一输出端，该第一输入端施加该固定电压，该第二输入端耦接一受保护电路模型；

一第一电压产生器，耦接该第一运算放大器的该输出端和一限压器，其中该限压器耦接受保护装置；以及

一接成二极管形式的装置，设置在一反馈回路上，该反馈回路连接该第一运算放大器的该第二输入端和该第一电压产生器。

2.根据权利要求1所述的电压追踪电路，其中该第一电压产生器包含一第一晶体管，该第一晶体管包含一栅极端和一第一端，其中该栅极端耦接该第一运算放大器的该输出端，该第一端耦接该限压器。

3.根据权利要求2所述的电压追踪电路，其中该第一电压产生器包含两串联的电阻，其中该两串联的电阻和该第一晶体管串联。

4.根据权利要求3所述的电压追踪电路，其中该电压产生装置还包含一多路供应开关。

5.根据权利要求4所述的电压追踪电路，还包含一开关，其中该开关与该两串联的电阻中一者并联。

6.根据权利要求5所述的电压追踪电路，还包含另一开关，其中该另一开关和该接成二极管形式的装置并联。

7.根据权利要求1所述的电压追踪电路，其中该电压产生装置包含：

一第二运算放大器，包含一第一输入端、一第二输入端及一输出端，其中该第一输入端与一参考电压源耦接；以及

一第二电压产生器，与该第二运算放大器的该第二输入端和该输出端耦接，以产生该固定电压。

8.根据权利要求7所述的电压追踪电路，其中该第二电压产生器包含一第二晶体管，该第二晶体管包含一栅极端和一电极端，其中该第二晶体管的栅极端耦接该第二运算放大器的该输出端，该电极端耦接该第二运算放大器的该第二输入端。

9.根据权利要求8所述的电压追踪电路，其中该第二电压产生器包含两串联的可调式电阻。

10.根据权利要求2所述的电压追踪电路，其中该第一晶体管的该第一端是正输入端。